JPS61161027A - ヴイタビ復号器 - Google Patents
ヴイタビ復号器Info
- Publication number
- JPS61161027A JPS61161027A JP118385A JP118385A JPS61161027A JP S61161027 A JPS61161027 A JP S61161027A JP 118385 A JP118385 A JP 118385A JP 118385 A JP118385 A JP 118385A JP S61161027 A JPS61161027 A JP S61161027A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pathmetric
- inputted
- group
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野）
この発明は畳込み符号化された送信信号を受信して最尤
復号するヴイタビ復号器に関するものである。
復号するヴイタビ復号器に関するものである。
まず、第６図に畳込み符号化器の一構成例を示す。図に
於て、（ｌ）は送信情報入力、（２）はクロックＣＬＫ
ｔ入力、（３）は送信シンボルＰ出力、（４）は送信シ
ンボルＱ出力、（５）はディレーフリップフロップで構
成されるｌクロック遅延回路、（６）はｅｘｃ ｌｕｓ
１ｖｅＯＲ回路、（７）は使用するたたみ込み符号に
よって決定される、ｌ又はＯの係数で、それぞれ短絡又
は開放を表すスイッチである＠ 第６図において送信シンボルＰ及びＱは互いに直交する
関係にあって、この関係を第７図に示す。
於て、（ｌ）は送信情報入力、（２）はクロックＣＬＫ
ｔ入力、（３）は送信シンボルＰ出力、（４）は送信シ
ンボルＱ出力、（５）はディレーフリップフロップで構
成されるｌクロック遅延回路、（６）はｅｘｃ ｌｕｓ
１ｖｅＯＲ回路、（７）は使用するたたみ込み符号に
よって決定される、ｌ又はＯの係数で、それぞれ短絡又
は開放を表すスイッチである＠ 第６図において送信シンボルＰ及びＱは互いに直交する
関係にあって、この関係を第７図に示す。
次に、第８図は従来のヴイタビ復号器の一構成を示す。
図に於て、（２）は第６図と同じＣＬＫＩ入力、ＱＱは
軟判定復調データと呼ばれる復号器Ｐ入力、ａ刀は同じ
くＱ入力、四は枝メトリツク計算回路、（至）はパスメ
トリック格納レジスタ群αη、加算回路群（至）、比較
選択回路群（６）から構成される加算比較選択回路（以
下、ＡＣ５回路と称す。）、σ膏は受信信号検出回路、
（ト）は最尤状態検出回路、Ｉｌｌは受信情報出力であ
る。
軟判定復調データと呼ばれる復号器Ｐ入力、ａ刀は同じ
くＱ入力、四は枝メトリツク計算回路、（至）はパスメ
トリック格納レジスタ群αη、加算回路群（至）、比較
選択回路群（６）から構成される加算比較選択回路（以
下、ＡＣ５回路と称す。）、σ膏は受信信号検出回路、
（ト）は最尤状態検出回路、Ｉｌｌは受信情報出力であ
る。
第８図において、ヴイタビ復号器入力の軟判定復調の受
信データＰＲ及びＱＲは互いに直交関係にあり、この関
係を第９図（ζ示す。
信データＰＲ及びＱＲは互いに直交関係にあり、この関
係を第９図（ζ示す。
次に動作１こついて説明する。第６図は符号化器の一構
成例である。図ではレートｒ■ｌ／２．拘束長に＝−８
シンボルを表している。１ビツトの送信情報系列を（１
）から入力すれば、符号化された２ビツトの送信シンボ
ル系列が（３）及び（４）から出力する。
成例である。図ではレートｒ■ｌ／２．拘束長に＝−８
シンボルを表している。１ビツトの送信情報系列を（１
）から入力すれば、符号化された２ビツトの送信シンボ
ル系列が（３）及び（４）から出力する。
これらが伝送路を通り、雑音が付加されてヴイタビ復号
器に入力する。＠８図にヴイタビ復号器の一構成例を示
す。
器に入力する。＠８図にヴイタビ復号器の一構成例を示
す。
上記ＣＰ、Ｑ）に雑音が付加された受信シンボル系列（
ＰＲ−ＱＲ） Ｑ［） ｅ （’１）が枝メトリツク計
算回路（６）に入力する。同回路υにおいて４種類の遷
移パス長が（ＰＲ、ＱＲ）の値から計算され、同回路亜
から出力し、 ＡＣＳ回路□□□の加算回路群（ト）に
入力する。
ＰＲ−ＱＲ） Ｑ［） ｅ （’１）が枝メトリツク計
算回路（６）に入力する。同回路υにおいて４種類の遷
移パス長が（ＰＲ、ＱＲ）の値から計算され、同回路亜
から出力し、 ＡＣＳ回路□□□の加算回路群（ト）に
入力する。
パスメトリック格納レジスタ８￥Ｑ？）はＣＬＫｔで動
作する１段のディレーフリップフロップ群で、１クロツ
クでデータ群が押し出される仕組みになっている。パス
メトリックはＮ−２”ｌ （−４）個の状態について別
々の値が存在する〇 （２）からクロックが１つパスメトリック格納レジスタ
群αηに入力すれば、Ｎ個のパスメトリックＦ（Ｓ）は
加算回路群（ト）に入力し、枝メトリツク計算回路側か
ら入力した遷移パス長群と色々な組合せで加算され、総
計Ｎ謹２に−”（−４）対、即ち２Ｎ−２Ｋ（−８）個
の遷移状態についてそれぞれのパス候補メトリックθを
発生して、同回路（至）から出力し、比較選択回路群Ｑ
Ｑに入力する。同回路四に於て、それぞれの対の遷移状
態に対するパス候補メトリックθを比較し、尤度の高い
方のパス候補メトリックθを有するＮ個のパス候補状態
を選択して（これらを残存パス状態と称することにする
）、これらを受信信号検出回路ｑ◆に出力すると共に、
これらに対するＮ個のパス候補メトリックθを残存した
パスメトリックｒ （ｓ）としてパスメトリック格納レ
ジスタ群（ロ）にフィードバックすると共１こ、最尤状
態検出回路（イ）に送り込む。同回路（ト）では残存し
たＮｍのパスメトリックｒ （ｓ）の大きさを比較して
最尤のパス状態を検出し、この信号（最尤状態信号）を
受信信号検出回路α４に与える。同回路（１４１では比
較選択回路群α場から与えられたＮ個の残存パス状態の
中から最尤状態信号の示す最も尤度の高イハス状態を１
つ選出し、これから残存パスを抽出して（ｌに出力する
。以上で（２）から入力したｌクロックに対する処理を
完了し１次のクロック入力を待つ。次のクロックが１つ
入力すれば以上に述べたことをくり返す。
作する１段のディレーフリップフロップ群で、１クロツ
クでデータ群が押し出される仕組みになっている。パス
メトリックはＮ−２”ｌ （−４）個の状態について別
々の値が存在する〇 （２）からクロックが１つパスメトリック格納レジスタ
群αηに入力すれば、Ｎ個のパスメトリックＦ（Ｓ）は
加算回路群（ト）に入力し、枝メトリツク計算回路側か
ら入力した遷移パス長群と色々な組合せで加算され、総
計Ｎ謹２に−”（−４）対、即ち２Ｎ−２Ｋ（−８）個
の遷移状態についてそれぞれのパス候補メトリックθを
発生して、同回路（至）から出力し、比較選択回路群Ｑ
Ｑに入力する。同回路四に於て、それぞれの対の遷移状
態に対するパス候補メトリックθを比較し、尤度の高い
方のパス候補メトリックθを有するＮ個のパス候補状態
を選択して（これらを残存パス状態と称することにする
）、これらを受信信号検出回路ｑ◆に出力すると共に、
これらに対するＮ個のパス候補メトリックθを残存した
パスメトリックｒ （ｓ）としてパスメトリック格納レ
ジスタ群（ロ）にフィードバックすると共１こ、最尤状
態検出回路（イ）に送り込む。同回路（ト）では残存し
たＮｍのパスメトリックｒ （ｓ）の大きさを比較して
最尤のパス状態を検出し、この信号（最尤状態信号）を
受信信号検出回路α４に与える。同回路（１４１では比
較選択回路群α場から与えられたＮ個の残存パス状態の
中から最尤状態信号の示す最も尤度の高イハス状態を１
つ選出し、これから残存パスを抽出して（ｌに出力する
。以上で（２）から入力したｌクロックに対する処理を
完了し１次のクロック入力を待つ。次のクロックが１つ
入力すれば以上に述べたことをくり返す。
【発明が解決しようとする問題点フ
従来この種のヴイタビ復号器では、パスメトリックの大
きさｒ （ｓ）は時間と共に単調増加し、パスメトリッ
ク格納レジスタ群亜はオーバーフローして加算比較選択
動作が不正確になる問題点があった。またこれを避ける
ため、比較選択回路群（６）の出力側にパスメトリック
減衰器を置いて、ここで最小のパスメトリックＰｍ１ｎ
を抽出し、然る後、この値Ｐｍ１ｎをＮコの全てのパス
メトリック値ｒ（Ｓ）から差引いて、パスメトリック格
納レジスタ群（財）曇こフィードバックする方式があっ
た。この方式では、パスメトリックｒ （ｓ）の値のオ
ーバーフローは避けることができたが、Ｐｍｌ。抽出及
び減算動作に長時間必要であるため、加算比較動作を高
速化できない問題点があった。
きさｒ （ｓ）は時間と共に単調増加し、パスメトリッ
ク格納レジスタ群亜はオーバーフローして加算比較選択
動作が不正確になる問題点があった。またこれを避ける
ため、比較選択回路群（６）の出力側にパスメトリック
減衰器を置いて、ここで最小のパスメトリックＰｍ１ｎ
を抽出し、然る後、この値Ｐｍ１ｎをＮコの全てのパス
メトリック値ｒ（Ｓ）から差引いて、パスメトリック格
納レジスタ群（財）曇こフィードバックする方式があっ
た。この方式では、パスメトリックｒ （ｓ）の値のオ
ーバーフローは避けることができたが、Ｐｍｌ。抽出及
び減算動作に長時間必要であるため、加算比較動作を高
速化できない問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、パスメトリックｒ ＜ｓ＞の値をオーバーフローさ
せることなく、高速に加算比較選択動作が実行できるヴ
イタビ復号器を提供することを目的とする。
で、パスメトリックｒ ＜ｓ＞の値をオーバーフローさ
せることなく、高速に加算比較選択動作が実行できるヴ
イタビ復号器を提供することを目的とする。
Ｌ問題点を解決するための手段〕
この発明のヴイタビ復号器は、比較選択回路群の出力を
減衰してパスメトリック格納レジスタ群にフィードバッ
クするパスメトリック減衰器を設け、この減衰器にてパ
スメトリックｒ （ｓ）から２（ｎＬ）を差引いて新た
なパスメトリックとするものである◎ここで、２ ｎ
Ｌは受信信号から得られる枝メトリックをλ・この最大
値をλｍａ！ ” ２（ｎＬ）−人。としｌ≦λ０≦２
（ｎＬ）−１を満足する正の整数とする。
減衰してパスメトリック格納レジスタ群にフィードバッ
クするパスメトリック減衰器を設け、この減衰器にてパ
スメトリックｒ （ｓ）から２（ｎＬ）を差引いて新た
なパスメトリックとするものである◎ここで、２ ｎ
Ｌは受信信号から得られる枝メトリックをλ・この最大
値をλｍａ！ ” ２（ｎＬ）−人。としｌ≦λ０≦２
（ｎＬ）−１を満足する正の整数とする。
この発明においては、パスメトリック減衰器がパスメト
リックｒ （ｓ）の値がオーバーフローするのを高速演
算で容易Ｃζ防ぐ。
リックｒ （ｓ）の値がオーバーフローするのを高速演
算で容易Ｃζ防ぐ。
第１図に一実施例によるヴイタビ復号器の全体構成を示
す。図において、四はパスメトリック減衰器、 （１１
Ｂ）はこのパスメトリック減衰器−を含む新しいＡＣＳ
回路である。
す。図において、四はパスメトリック減衰器、 （１１
Ｂ）はこのパスメトリック減衰器−を含む新しいＡＣＳ
回路である。
また、他の回路については先に述べた第８図のものと同
じである。
じである。
まず、この発明について説明する。時刻ｉにおける状態
Ｓに対するパスメトリックをＦｉ（Ｓ）とし。
Ｓに対するパスメトリックをＦｉ（Ｓ）とし。
次の様に２進数で表す。
ｒ Ｈ（Ｓ） −Ｅ ＰＰ（Ｓ） ２” ｓｗ
（−＝ ａ’、唱５）−ａｉ”’（ｓ） ）
（１）ｎ＝ＯＢ 但し、 ａ １（ｎ）（Ｓ）ε（０，１） である。時刻ｉにおける枝メトリックλｉを次の様に表
すことＧζする。
（−＝ ａ’、唱５）−ａｉ”’（ｓ） ）
（１）ｎ＝ＯＢ 但し、 ａ １（ｎ）（Ｓ）ε（０，１） である。時刻ｉにおける枝メトリックλｉを次の様に表
すことＧζする。
λｉ ” ”＋−Ｃｉ （２）ここに
、 ｄｉはユークリッド距離。
、 ｄｉはユークリッド距離。
Ｃｉはｍ１ｎ（人ｉ）が０：ζなるように定める定数で
ある。
ある。
λｉを量子化すると共に、量子化器（Ａ／Ｄコンバータ
）の最大値に対応してλｉｆこ最大値λｍａｘ が存在
する。すなわち ０＝λｉ≦λｍａＸ （３’
である。λｍａｘがｎＬ桁の二進整数とすると、λｍａ
ｘは次式のように表現できる。
）の最大値に対応してλｉｆこ最大値λｍａｘ が存在
する。すなわち ０＝λｉ≦λｍａＸ （３’
である。λｍａｘがｎＬ桁の二進整数とすると、λｍａ
ｘは次式のように表現できる。
＾ｍａｘ１１１１２（ｎＬ）−人。
（４）ただし、ｎＬは正の整数であり、λ０は次式で
表される。
（４）ただし、ｎＬは正の整数であり、λ０は次式で
表される。
ｌ≦λ０≦２ ｎ Ｌ−Ｉ Ｌ
５Ｊ任意の状態Ｓを出発したパスは（Ｋ−１）回の遷移
の後、全ての状態に到達する可能性を有するから、ｒｉ
（Ｓ）値の状態間の拡がり△ｒｉはで上界される。ここ
に、には拘束長（単位シンボル）であり、２以上の整数
である。
５Ｊ任意の状態Ｓを出発したパスは（Ｋ−１）回の遷移
の後、全ての状態に到達する可能性を有するから、ｒｉ
（Ｓ）値の状態間の拡がり△ｒｉはで上界される。ここ
に、には拘束長（単位シンボル）であり、２以上の整数
である。
Ｋ≧２ （７）（フェーズ
■） 式（３３、（４３より、λｉ≦２（ｎＬ）−＾０である
から、ｉが初期の項は必ず ０＝ｍｉ ｎ （Ｆｌ（Ｓ））≦２（ｎＬ）−１（８）
となる。この場合、式（６） 、 （８）を用いて＝
Ｋ２（ｎＬ）−（Ｋ−１）Ａｏ−１−２”、 （９）
となる。いま、 ｎＧ■整数（ＫＧ）−整数（ｌｏｇｓ ＬＫ２（ｎＬ）
−（Ｋ −１）Ａ。−１）） （１１）とすると、ｍ
ａｘ（７’１（Ｓ））は高々（ｎｃ”ｌ ＠で表現でき
る。この場合、パス候補メトリック（残存パスの候補に
対するメトリック）は、 −（Ｋ＋１ ）２（ｎＬ）−ｘＡ、−１＝ ２（ｎＭ）
０１）となる。いま、 ｎＭ！整数（ｎｌ ）−整数｛ｌｏｇ＊（Ｋ＋１）２（
ｎＬ）−にλｏ−１）） Ｑａとすると、ａｉは高々
（ｎＭ＋１）桁で表現できる。
■） 式（３３、（４３より、λｉ≦２（ｎＬ）−＾０である
から、ｉが初期の項は必ず ０＝ｍｉ ｎ （Ｆｌ（Ｓ））≦２（ｎＬ）−１（８）
となる。この場合、式（６） 、 （８）を用いて＝
Ｋ２（ｎＬ）−（Ｋ−１）Ａｏ−１−２”、 （９）
となる。いま、 ｎＧ■整数（ＫＧ）−整数（ｌｏｇｓ ＬＫ２（ｎＬ）
−（Ｋ −１）Ａ。−１）） （１１）とすると、ｍ
ａｘ（７’１（Ｓ））は高々（ｎｃ”ｌ ＠で表現でき
る。この場合、パス候補メトリック（残存パスの候補に
対するメトリック）は、 −（Ｋ＋１ ）２（ｎＬ）−ｘＡ、−１＝ ２（ｎＭ）
０１）となる。いま、 ｎＭ！整数（ｎｌ ）−整数｛ｌｏｇ＊（Ｋ＋１）２（
ｎＬ）−にλｏ−１）） Ｑａとすると、ａｉは高々
（ｎＭ＋１）桁で表現できる。
ところで式（４）、東から、
２（ｎＭ）−２人ｍａｘ ｓｍ （（Ｋ＋１ ）２（ｎ
Ｌ）−にλｏ−１）−２（２’ ＡＯ）” （Ｋ−１）
２（ｎＬ）−（Ｋ−２）λｏ−１ｍΔ 賂となる。
Ｌ）−にλｏ−１）−２（２’ ＡＯ）” （Ｋ−１）
２（ｎＬ）−（Ｋ−２）λｏ−１ｍΔ 賂となる。
然るに、式（５）からλ０≦２（ｎＬ より、Ｋ≧２に
対して、 Δ≧（Ｋ−１）２（ｎＬ）−（Ｋ−２）２（ｎＬ）−”
−１”Ｋ２（ｎＬ）−Ｉ
Ｇ４Ｊとなる。従って、Ｋ≧２．ｎＬ≧１に対して
、Δ〉Ｏ（ト） すなわち Ａｍ３Ｘ＜２５Ｍ−１ を得る。式＋９３ 、 （１のから が導かれるから、両辺の対数（底２）をとって、ｎＭ−
ｎＧ ＜ ２ ａ８となる０
然るにｎＭ ｌ ｎＧは共に正の整数で、且つｎ）（≧
ｎＧであるから、結局次式を得る。
対して、 Δ≧（Ｋ−１）２（ｎＬ）−（Ｋ−２）２（ｎＬ）−”
−１”Ｋ２（ｎＬ）−Ｉ
Ｇ４Ｊとなる。従って、Ｋ≧２．ｎＬ≧１に対して
、Δ〉Ｏ（ト） すなわち Ａｍ３Ｘ＜２５Ｍ−１ を得る。式＋９３ 、 （１のから が導かれるから、両辺の対数（底２）をとって、ｎＭ−
ｎＧ ＜ ２ ａ８となる０
然るにｎＭ ｌ ｎＧは共に正の整数で、且つｎ）（≧
ｎＧであるから、結局次式を得る。
ｎｌ −ｎＧ又はｎＧ＋ １ α
り従ってｓｎｇは（ｎＭ−１） 又はｎＭに等しいの
で、結局全ての状態Ｓに対して、ｒ＜Ｓ） 、ａｉは共
に高々ＣｎＨ十＋１）桁で表現できる。
り従ってｓｎｇは（ｎＭ−１） 又はｎＭに等しいの
で、結局全ての状態Ｓに対して、ｒ＜Ｓ） 、ａｉは共
に高々ＣｎＨ十＋１）桁で表現できる。
（フェーズＩ）
遷移前においてｍｉｎ （Ｆｉ（Ｓ））≦２（ｎＬ）−
１であり、ｌ（Ｆｉ（Ｓ））は必ず次式で上界される。
１であり、ｌ（Ｆｉ（Ｓ））は必ず次式で上界される。
この場合、ｍａ ｘ （ｒ！（Ｓ））は”−（Ｋ＋１）
２（ｎＬ）−にλＧ −１−２（ｎＭ） （２）と
なり、ｍａｘ（Ｆｉ（８））は高々（ｎＭ＋１）桁とな
る。従つて式（１）、四から、任意の状態Ｓに対し、２
（ｎＬ）≦ｒＩ（Ｓ） ≦（Ｋ＋ １ ）２ ｎＬ−Ｋ
Ａｏ −１” ｇｎＭｅ’）となり、Ｔｉｃｓ）は高々
（ｎＢ（＋１）桁で表される。すなわより、 （０・０１ ）Ｂ≦（ａｐ’ （ｓ） −ａｉ （５）
−ａ四（Ｓ） ）Ｂ≦整数［：に＋１−ＣＫλｏ＋１
）／２ コ （至）となって、（ａ（ｉ” ’（
Ｓ） −ａ鴇Ｓ） 、、、六” ’（Ｓ））は高々（ｎ
ｙ−ｎｌ（パスメトリック減衰器（７）の導入）全ての
状態Ｓに対して、 ｒ・（ｓ）≧２ｒｌ Ｌ
（７）すなわち （すなわち、全ての状態の（、□ｎＢ（（％）・・・ａ
？（Ｓ）・・・ａ’４”（Ａ）−から（０・・・０１）
Ｂ を差引く）ようなパスメトリック減衰器（７）を導
入する。この出力におけるパスメトリックをｒｉ（Ｓ）
とすると。
２（ｎＬ）−にλＧ −１−２（ｎＭ） （２）と
なり、ｍａｘ（Ｆｉ（８））は高々（ｎＭ＋１）桁とな
る。従つて式（１）、四から、任意の状態Ｓに対し、２
（ｎＬ）≦ｒＩ（Ｓ） ≦（Ｋ＋ １ ）２ ｎＬ−Ｋ
Ａｏ −１” ｇｎＭｅ’）となり、Ｔｉｃｓ）は高々
（ｎＢ（＋１）桁で表される。すなわより、 （０・０１ ）Ｂ≦（ａｐ’ （ｓ） −ａｉ （５）
−ａ四（Ｓ） ）Ｂ≦整数［：に＋１−ＣＫλｏ＋１
）／２ コ （至）となって、（ａ（ｉ” ’（
Ｓ） −ａ鴇Ｓ） 、、、六” ’（Ｓ））は高々（ｎ
ｙ−ｎｌ（パスメトリック減衰器（７）の導入）全ての
状態Ｓに対して、 ｒ・（ｓ）≧２ｒｌ Ｌ
（７）すなわち （すなわち、全ての状態の（、□ｎＢ（（％）・・・ａ
？（Ｓ）・・・ａ’４”（Ａ）−から（０・・・０１）
Ｂ を差引く）ようなパスメトリック減衰器（７）を導
入する。この出力におけるパスメトリックをｒｉ（Ｓ）
とすると。
ＯＳ ｒｉ（Ｓ） ≦（（Ｋ＋ １ ）２”Ｌ−Ｋ Ａ
ｏ −１） −２（ｎＬ）Ｋｇ ＫλＯ−１ ＜ Ｋ２ （Ｋ−１３入０−１
ａが成立ち、パスメトリック減
衰器四の出力においてはｒｉｂｓ）はフェーズ■の条件
を満足する。すなわ（１） Ｆｉ（Ｓ）の値は高々（ｎ
Ｍ＋１）桁であり、且つ（ｉ＋） ′ｉの値も高々（ｎ
Ｍ＋１）桁で表しうる。
ｏ −１） −２（ｎＬ）Ｋｇ ＫλＯ−１ ＜ Ｋ２ （Ｋ−１３入０−１
ａが成立ち、パスメトリック減
衰器四の出力においてはｒｉｂｓ）はフェーズ■の条件
を満足する。すなわ（１） Ｆｉ（Ｓ）の値は高々（ｎ
Ｍ＋１）桁であり、且つ（ｉ＋） ′ｉの値も高々（ｎ
Ｍ＋１）桁で表しうる。
（パスメトリック減衰器（７）の構成）前項（パスメト
リック減衰器（１）の導入）から、全ての状態Ｓに対し
て式（ホ）が成立する度にＦｉ（Ｓ）をｒ １（Ｓ）に
変換するパスメトリック減衰器（７）の構成例を第２図
に示す。図（こおいて、 ６月よ、各状態１−Ｈに対する比較選択回路群四ｎＬ、
ｎＭ 出力のパスメトリックＦｉ（Ｓ）内の２ ２ の桁であ
り、パスメトリック減衰器入力信号、図は、０ＲｎＬア
ｎＭ 回路で、各状態において２ ２ の桁が全て０の時のみ
０を出力し、その他の場合はｌを出力する回路、關は、
ＡＮＤ回路で、各状態のＯＲ回路−出力のいずれも１と
なった時のみ１を出力し、その他の場合はＯを出力する
回路、１５４１は、Ｍの回路−の出力が１になった時の
み、パスメトリック減衰ユニット輸出力を選択し、その
他の場合は入力信号−をそのまま出力とする回路、圓は
ＯＲ回路、■はにΦ回路、前はパスメトリック減衰器出
力信号。
リック減衰器（１）の導入）から、全ての状態Ｓに対し
て式（ホ）が成立する度にＦｉ（Ｓ）をｒ １（Ｓ）に
変換するパスメトリック減衰器（７）の構成例を第２図
に示す。図（こおいて、 ６月よ、各状態１−Ｈに対する比較選択回路群四ｎＬ、
ｎＭ 出力のパスメトリックＦｉ（Ｓ）内の２ ２ の桁であ
り、パスメトリック減衰器入力信号、図は、０ＲｎＬア
ｎＭ 回路で、各状態において２ ２ の桁が全て０の時のみ
０を出力し、その他の場合はｌを出力する回路、關は、
ＡＮＤ回路で、各状態のＯＲ回路−出力のいずれも１と
なった時のみ１を出力し、その他の場合はＯを出力する
回路、１５４１は、Ｍの回路−の出力が１になった時の
み、パスメトリック減衰ユニット輸出力を選択し、その
他の場合は入力信号−をそのまま出力とする回路、圓は
ＯＲ回路、■はにΦ回路、前はパスメトリック減衰器出
力信号。
−はパスメトリック減衰ユニットである。
次にパスメトリック減衰ユニット−では次式の演算を行
う。
う。
すなわち
桁へのキャリー（くり上げ）は行わない。式四を計算す
ると次式を得る。
ると次式を得る。
但し、■は排他的論理和を表し、また。
ＭＡＬ
ることはない。） （至）第８
図にバスメトリック減衰ユニット州の構成例を示す。
図にバスメトリック減衰ユニット州の構成例を示す。
図において、６旧よ、第２図のそれと同じで、任意の状
態Ｓに対するパスメトリック減衰ユニット入力信号、−
は、パスメトリック減衰ユニット出力信号、旬は、 Ｏ
Ｒ回路、藺は、 ＮＯＴ回路、−は、Ｅｘｃｌｕｓｉｖ
ｅＯＲ回路とＮＯＴ回路の縦続接続回路である。
態Ｓに対するパスメトリック減衰ユニット入力信号、−
は、パスメトリック減衰ユニット出力信号、旬は、 Ｏ
Ｒ回路、藺は、 ＮＯＴ回路、−は、Ｅｘｃｌｕｓｉｖ
ｅＯＲ回路とＮＯＴ回路の縦続接続回路である。
次にこの発明の一応用例について述べる。例えば
λｍａＸＩＩＩ！２５５！２′−１０４に−８ｆＲ
の場合について考える。式（４Ｊ 、 （６１からｎＬ
−８（至） λ。、、、１ ＠ｔＪｉ厘５
１０ Ｃ１＄となる。
−８（至） λ。、、、１ ＠ｔＪｉ厘５
１０ Ｃ１＄となる。
この場合、式（６）から、
ｎＭ”整数（Ｉｏｇｚ （（８＋１）Ｘ２’−８Ｘ１−
１月−９ｍであるから、Ｆｉ（ｓ） ＋θｉ共に高々ｌ
Ｏ桁となる。
１月−９ｍであるから、Ｆｉ（ｓ） ＋θｉ共に高々ｌ
Ｏ桁となる。
式（１）、０η、（至）、Ｏｎから。
＋８１ ＋８１
倉・（ｓ）ミａｉ（Ｓ）
（７）△（９１（９） ｆＲ１Ｆ９７ａＨ（Ｓ
） ＝ ａ４（Ｓ）ｅ） ａ４（Ｓ） −ａ４ （Ｓ）
・ａＨ（Ｓ） （４１１ｔ８１ １Ｊ ＋９
３ ’−’ ａ・（Ｓ） ａｉ（Ｓ） −１Ｂとなる。第
４図にこれの構成図を示す。
（７）△（９１（９） ｆＲ１Ｆ９７ａＨ（Ｓ
） ＝ ａ４（Ｓ）ｅ） ａ４（Ｓ） −ａ４ （Ｓ）
・ａＨ（Ｓ） （４１１ｔ８１ １Ｊ ＋９
３ ’−’ ａ・（Ｓ） ａｉ（Ｓ） −１Ｂとなる。第
４図にこれの構成図を示す。
図において、匍（よ、第２図、第８図のそれに相当し、
各状態Ｓに対する、比較選択回路群Ｑ９出力のパスメト
リック信号の２ａ〜２１桁、ｆ＋７）は、第２図。
各状態Ｓに対する、比較選択回路群Ｑ９出力のパスメト
リック信号の２ａ〜２１桁、ｆ＋７）は、第２図。
第８図のそれに相当し、各状態Ｓに対する。パス（００
）でなくなった時、すなわち（０１）、（１０）又は（
１１）となった時、パスメトリック減衰ユニットを作動
して、（０１）、（１０）、（１１）をそれぞれ（００
）、（ＯＸ）、（１Ｇ）にする回路である。
）でなくなった時、すなわち（０１）、（１０）又は（
１１）となった時、パスメトリック減衰ユニットを作動
して、（０１）、（１０）、（１１）をそれぞれ（００
）、（ＯＸ）、（１Ｇ）にする回路である。
第５図は、第４図を修正した回路であり、第４図から容
品に類推できる回路の一机である。図にか（１１）に到
達した時、全ての状態に対するそれは、（１１）、（１
０）、（０１）のいずれかになって、（００）にはなら
ないから、この時にパスメトリック減衰ユニット−を作
動して、（ｔｌ）、（ｉｏ）。
品に類推できる回路の一机である。図にか（１１）に到
達した時、全ての状態に対するそれは、（１１）、（１
０）、（０１）のいずれかになって、（００）にはなら
ないから、この時にパスメトリック減衰ユニット−を作
動して、（ｔｌ）、（ｉｏ）。
（０１）をそれぞれ（１０）、（０１）、（００）にす
る回路である。
る回路である。
（発明の効果〕
以上のよう普ζ、この発明によれば比較選択回路群の出
力側に、パスメトリック格納レジスタ群をオーバーフロ
ーさせることのない１回路構成の簡単なパスメトリック
減衰器を挿入するように構成したので、正確に、且つ高
速にヴイタビ復号計算ができるヴイタビ復号器を得られ
る効果がある◎
力側に、パスメトリック格納レジスタ群をオーバーフロ
ーさせることのない１回路構成の簡単なパスメトリック
減衰器を挿入するように構成したので、正確に、且つ高
速にヴイタビ復号計算ができるヴイタビ復号器を得られ
る効果がある◎
【図面の簡単な説明】
第１図は・この発明鉦こよるヴイタビ復号器の一実施例
を示す回路図、第２図は、第１図に示されるパスメトリ
ック減衰器の一実施例を示す回路図、第８図は、第２図
に示されるパスメトリック減衰ユニットの一実施例を示
す回路図、第４図及び第５図は第２図に示されるパスメ
トリック減衰器の具体例を示す回路図、第６図は畳込み
符号化器を示す回路図、第７図は畳込み符号化器の送信
信号ＰとＱの関係を示す図、第８図は従来のヴイタビ復
号器を示す回路図、第９図はヴイタビ復号器の受信信号
ＰＲ、ＱＲの関係を示す図である。 図において、αηはパスメトリック格納レジスタ群、（
７）は加算回路群、四は比較選択回路群、（７）はパス
メトリック減衰器である。 なお１図中、同一符号は同一、又は相当部分を示す。
を示す回路図、第２図は、第１図に示されるパスメトリ
ック減衰器の一実施例を示す回路図、第８図は、第２図
に示されるパスメトリック減衰ユニットの一実施例を示
す回路図、第４図及び第５図は第２図に示されるパスメ
トリック減衰器の具体例を示す回路図、第６図は畳込み
符号化器を示す回路図、第７図は畳込み符号化器の送信
信号ＰとＱの関係を示す図、第８図は従来のヴイタビ復
号器を示す回路図、第９図はヴイタビ復号器の受信信号
ＰＲ、ＱＲの関係を示す図である。 図において、αηはパスメトリック格納レジスタ群、（
７）は加算回路群、四は比較選択回路群、（７）はパス
メトリック減衰器である。 なお１図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 Ｎ個の状態を有し各状態Ｓ（Ｓ∈〔１、Ｎ〕）に対する
パスメトリツクの大きさがΓ（Ｓ）であるヴイタビ復号
器において、送信符号の拘束長をＫシンボル、受信信号
から得られる枝メトリツクをλ、この最大値をλ＿ｍ＿
ａ＿ｘ＝２＾（ｎ＿Ｌ）−λ＿０（ただし２＾（ｎ＿Ｌ
）は正の整数であり１≦λ＿０≦２＾（ｎ＿Ｌ）＾−＾
１）、またｎ＿Ｍ整数｛ｌｏｇ＿２（（Ｋ＋１）２＾（
ｎ＿Ｌ）−Ｋλ＿０−１）｝としたとき、■（Ｓ）−Γ
（Ｓ）−２＾（ｎ＿Ｌ）を満足する■（Ｓ）を新しいパ
スメトリツクとして、パスメトリツクの大きさを常に２
＾（ｎ＿Ｍ）以下に保持するようにしたことを特徴とす
るヴイタビ復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP118385A JPS61161027A (ja) | 1985-01-08 | 1985-01-08 | ヴイタビ復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP118385A JPS61161027A (ja) | 1985-01-08 | 1985-01-08 | ヴイタビ復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61161027A true JPS61161027A (ja) | 1986-07-21 |
| JPH04422B2 JPH04422B2 (ja) | 1992-01-07 |
Family
ID=11494334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP118385A Granted JPS61161027A (ja) | 1985-01-08 | 1985-01-08 | ヴイタビ復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61161027A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154521A (ja) * | 1989-11-13 | 1991-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 軟判定復号情報出力機能付ビタビ復号器 |
| WO1995015034A1 (fr) * | 1993-11-29 | 1995-06-01 | Oki Electric Industry Co., Ltd. | Dispositif d'estimation d'une valeur d'evaluation molle et dispositif d'estimation d'un systeme de vraisemblance maximale |
| WO1998018209A1 (fr) * | 1996-10-24 | 1998-04-30 | Sony Corporation | Dispositif et appareil de decodage de viterbi |
-
1985
- 1985-01-08 JP JP118385A patent/JPS61161027A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154521A (ja) * | 1989-11-13 | 1991-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 軟判定復号情報出力機能付ビタビ復号器 |
| WO1995015034A1 (fr) * | 1993-11-29 | 1995-06-01 | Oki Electric Industry Co., Ltd. | Dispositif d'estimation d'une valeur d'evaluation molle et dispositif d'estimation d'un systeme de vraisemblance maximale |
| US6302576B1 (en) | 1993-11-29 | 2001-10-16 | Oki Electric Industry Co., Ltd. | Soft decision estimation unit and maximum-likelihood sequence estimation unit |
| WO1998018209A1 (fr) * | 1996-10-24 | 1998-04-30 | Sony Corporation | Dispositif et appareil de decodage de viterbi |
| US6301314B1 (en) | 1996-10-24 | 2001-10-09 | Sony Corporation | Viterbi decoding apparatus and viterbi decoding method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04422B2 (ja) | 1992-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1295744C (en) | Error correction method using reed-solomon code | |
| EP0671817A1 (en) | Soft symbol decoding for use in an MLSE-equaliser or convolutional decoder | |
| US5912905A (en) | Error-correcting encoder, error-correcting decoder and data transmitting system with error-correcting codes | |
| JP3249405B2 (ja) | 誤り訂正回路および誤り訂正方法 | |
| CA2115445A1 (en) | Device for and method of continuing bit errors and device for and method of identifying signals | |
| JPS60180222A (ja) | 符号誤り訂正装置 | |
| JPS62258530A (ja) | デジタル信号の復号装置 | |
| JPS61161027A (ja) | ヴイタビ復号器 | |
| JPH10341169A (ja) | ビタビ復号器 | |
| US7072926B2 (en) | Blind transport format detection system and method with logarithm approximation for reliability figure | |
| US5809079A (en) | Branchmetric calculation circuit in a viterbi decoder | |
| EP1370006A2 (en) | Blind transport format detection system and method | |
| KR20040044589A (ko) | 다수결 논리를 이용한 ｒｍ 부호의 연판정 복호 방법 및그 장치 | |
| KR20040068771A (ko) | 소프트 복조 방법 및 소프트 복조 장치 | |
| JP3259725B2 (ja) | ビタビ復号装置 | |
| JPH0563582A (ja) | 辞書編集的に符号化／復号化する方法と装置 | |
| US11616515B2 (en) | Method and apparatus for fast decoding linear code based on soft decision | |
| US3237160A (en) | Semiconductor multiple-word correlator | |
| CN110710113B (zh) | 序列检测器中的路径度量单元及路径度量的方法 | |
| KR102607761B1 (ko) | 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치 | |
| US20230041347A1 (en) | Near-optimal transition encoding codes | |
| JPS5912649A (ja) | ビタ−ビ復号器の同期回路 | |
| JP2751798B2 (ja) | ビタビ復号器の復号後誤り率推定装置 | |
| SU1690202A1 (ru) | Декодер кодов Рида-Соломона | |
| JPS60230719A (ja) | リ−ドソロモン符号・復号方式のエラ−パタ−ン演算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |