JPS61159624A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS61159624A
JPS61159624A JP60000547A JP54785A JPS61159624A JP S61159624 A JPS61159624 A JP S61159624A JP 60000547 A JP60000547 A JP 60000547A JP 54785 A JP54785 A JP 54785A JP S61159624 A JPS61159624 A JP S61159624A
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
added
current
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60000547A
Other languages
Japanese (ja)
Inventor
Shunpei Yamazaki
舜平 山崎
Takashi Inushima
犬島 喬
Akira Mase
晃 間瀬
Toshimitsu Konuma
利光 小沼
Minoru Miyazaki
稔 宮崎
Mitsunori Sakama
坂間 光範
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP60000547A priority Critical patent/JPS61159624A/en
Publication of JPS61159624A publication Critical patent/JPS61159624A/en
Priority to US07/000,155 priority patent/US4744862A/en
Priority to US07/203,641 priority patent/US4855805A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Digital Computer Display Output (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

PURPOSE:To decrease the off current when an impressed voltage is made zero by using a non-linear element consisting of a non-single crystalline semiconductor added with hydrogen or halogen element. CONSTITUTION:The 1st electrode 22 consisting of chromium is formed on a glass substrate 20 and thereafter a composite diode 2 consisting of the non-single crystalline semiconductor added with the hydrogen or halogen element having an N (I) N structure is formed thereon by a plasma vapor reaction method. The diode 2 consists of the laminate of an N type semiconductor 12, an (I) type semiconductor 13 and an N type semiconductor 13. The 2nd electrode 21 consisting of chromium is formed on the diode 2.

Description

【発明の詳細な説明】 「発明の利用分野」 この発明は、表示素子好ましくは液晶表示パネルを設け
ることにより、マイクロコンピュータ、ワードプロセッ
サまたはテレビ等の表示部の固体化を図る固体表示装置
、イメージセンサまたは液晶プリンタに応用する非線型
特性を有する半導体装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Application of the Invention The present invention relates to solid-state display devices, image sensors, etc., which solidify display parts of microcomputers, word processors, televisions, etc. by providing a display element, preferably a liquid crystal display panel. Alternatively, the present invention relates to a semiconductor device having nonlinear characteristics that is applied to a liquid crystal printer.

「従来の技術」 固体表示パ呆ルは各絵素を独立に制御する方式が大面積
用として有効である。このようなアクティブ素子を用い
たパネルとして、アモルファスシリコンをすべての画素
とl:1に連結して用いるNIN接合構造(■型半導体
中には不純物としてのホウ素がまったく添加されていな
い)の非線型素子が知られている。このNINさらにI
N−N接合特性については、V、D、Mackenzi
e等(PhilosophicalMagazine 
8.1982 46 11に4377〜389)により
空間電荷制御電流としての基礎物性の検討がなされてい
るのみである。しかしこの論文にはこのI層に対しホウ
素を積層的に添加した(1)層(実質的に真性の1層)
の検討はまったくない。このNIN接合を用いんとして
も、その■型半導体はその中に添加されている水素、リ
ンその他の不純物により実質的にN−型を有している。
``Prior Art'' For solid-state display panels, a system in which each picture element is controlled independently is effective for large-area displays. A panel using such active elements uses a non-linear NIN junction structure (no boron is added as an impurity in the ■-type semiconductor), which uses amorphous silicon connected to all pixels in a l:1 ratio. element is known. This NIN further I
Regarding N-N junction characteristics, V, D, Mackenzi
e etc. (Philosophical Magazine
8. 1982 46 11, 4377-389), the basic physical properties as a space charge control current have only been studied. However, in this paper, the (1) layer (substantially one intrinsic layer) in which boron is added in a layered manner to this I layer.
There is no consideration at all. Even if this NIN junction is not used, the ■-type semiconductor is substantially N-type due to hydrogen, phosphorus, and other impurities added thereto.

このため、NIN接合を設けてその印加電圧を十分Ov
に近づけた時に流れる電流を余り小さくすることができ
ない。その結果、0N10FF比を3桁以上とすること
ができないため、アクティブ素子としての可能性を有し
ながらも実用性はまったくないものといわざるを得なか
った。
For this reason, an NIN junction is provided and the applied voltage is sufficiently Ov.
It is not possible to reduce the current that flows when the current is brought close to . As a result, it is impossible to increase the 0N10FF ratio to three digits or more, so although it has the potential to be used as an active element, it has no practical use at all.

「発明が解決しようとする問題点」 このため、いわゆる印加電圧をOvとした時の電流いわ
ゆるOFF電流(オフ電流)をa−3iの°みになるN
IN接合では6 xlO−’A/S(1,2Xl0−’
cm即ち30μ×400μの面積を以下Sとする)即ち
、5.0×10− ’A/cm”と大きな値であった。
``Problem to be solved by the invention'' For this reason, the current so-called OFF current (OFF current) when the applied voltage is Ov is N
In the IN junction, 6 xlO-'A/S (1,2Xl0-'
cm, that is, an area of 30 μ×400 μ is hereinafter referred to as S), that is, a large value of 5.0×10 −′A/cm”.

それはNIN型半導体素子におけるI型半導体層にリン
が混入してしまうことによることが判明した。
It has been found that this is due to phosphorus being mixed into the I-type semiconductor layer of the NIN-type semiconductor element.

「問題を解決するための手段」 本発明はかかる問題を解決するため、水素またはハロゲ
ン元素が添加された非単結晶半導体よりなる非線形素子
を用い、かつそのI型半導体中には無添加で発生するN
−化を相殺する程度にホウ素を添加したcompens
ated I型埋ち(1)型とすることにより、オフ電
流を3 Xl0−”^/S(2,5Xl0−’^/cm
りと5/1000にまで小さくしたものである。加えて
この(1)層に対し、炭素を添加してオフ電流を4 x
lO−”A/Sとさらに1/100に下げたものである
"Means for Solving the Problem" In order to solve the problem, the present invention uses a nonlinear element made of a non-single crystal semiconductor to which hydrogen or halogen elements are added, and the I-type semiconductor contains no additives. DoN
-compens with boron added to offset the
By making the I-type buried (1) type, the off-state current can be reduced to 3 Xl0-"^/S (2,5Xl0-'^/cm
The size has been reduced to 5/1000. In addition, carbon is added to this layer (1) to increase the off-current by 4 x
1O-''A/S and further reduced to 1/100.

そして炭素を添加したSi −5ix(、−x(0<X
〈1) −Si構造のN(1)N接合を有せしめたこと
を主としている。
And Si −5ix(, −x(0<X
<1) The main feature is that it has an N(1)N junction of a -Si structure.

かかる複合ダイオードのスレッシュホールド電圧は、ダ
イオード特性を互いに逆向きに相対せしめたものである
が、そのビルドイン(立ち上がり)電圧(しきい値)は
■型半導体の厚さ、固有抵抗及びNI界面またはその近
傍での接合特性を制御することにより、素子のオフ電流
及び所定の電圧でのオン電流を決めることができる。特
にディスプレイの制御用に用いんとするならば、この素
子はオフ電流により少ない値を求められる。またオン電
流は例えば5vで充電されるべき液晶素子に必要な電荷
量を所定の時間に加える容it(例えば液晶表示素子で
ある10−s〜10” ’A/S)を有する必要がある
The threshold voltage of such a composite diode is obtained by making diode characteristics opposite to each other, but its build-in (rise) voltage (threshold) depends on the thickness of the ■-type semiconductor, the resistivity, and the NI interface or its By controlling the junction characteristics in the vicinity, the off-state current of the device and the on-state current at a given voltage can be determined. In particular, if this element is to be used for controlling a display, a small value is required for the off-state current of this element. Further, the on-current needs to have a capacity to add the amount of charge necessary for a liquid crystal element to be charged at, for example, 5V in a predetermined time (for example, 10-s to 10'' A/S for a liquid crystal display element).

このオフ電流をより少なくするため、本発明は1層の自
然発生的なN−を相殺する程度にホウ素を添加して相殺
型(1)層を形成したものである。
In order to further reduce this off-current, the present invention forms a cancellation type (1) layer by adding boron to an extent that cancels out the naturally occurring N- in the first layer.

「作用」 このため、オフ電流をOvにて最小にし、かつV−■特
性において原点対称の形状を有せしめることが可能とな
り、交流駆動用素子例えば液晶素子用素子としてきわめ
て有効であることが判明した。
"Function" Therefore, it is possible to minimize the off-state current at Ov and to have a shape symmetrical to the origin in the V-■ characteristic, which has been found to be extremely effective as an AC drive element, such as an element for liquid crystal elements. did.

もちろん、1層の形成に際し、第1のN型半導体、第2
のI型半導体及び第3のN型半導体をそれぞれ連結した
異なった反応炉にて反応させ形成させるいわゆるマルチ
チャンバ方式とすると、この1層中へのN型半導体層か
らのリンの混入が相対的に少なくなる。そのため1層の
形成の際、相殺用にて添加するホウ素の量を115〜l
/30と少な(することが可能であり、この量は1層を
P−型としない程度に添加することが有効である。
Of course, when forming one layer, the first N-type semiconductor, the second
If a so-called multi-chamber method is used in which a third I-type semiconductor and a third N-type semiconductor are reacted and formed in different connected reactors, the incorporation of phosphorus from the N-type semiconductor layer into this one layer will be relatively small. becomes less. Therefore, when forming one layer, the amount of boron added for offset is 115~l.
It is possible to add as little as /30, and it is effective to add this amount to an extent that does not make one layer P-type.

さらに、公知のWIN(金属−絶縁膜−金属構造)で重
要な特定の金属−絶縁体界面がきわめて微妙になってし
まうが、本発明のN(1)N構造ではかかる異なる材料
よりなる微妙な界面を用いず、半導体−半導体接合方式
であるため、寄生容量が少なく、周波数特性を高周波に
まで延ばすことができる。
Furthermore, in the known WIN (metal-insulator-metal structure), the important specific metal-insulator interface becomes extremely delicate, but in the N(1)N structure of the present invention, such a delicate interface made of different materials becomes extremely delicate. Since it uses a semiconductor-semiconductor junction method without using an interface, parasitic capacitance is small and frequency characteristics can be extended to high frequencies.

以下に実施例に従って本発明を説明する。The present invention will be explained below according to examples.

「実施例1」 この第1図を以下に略記する。"Example 1" This FIG. 1 will be abbreviated below.

第1図(A)は実際の素子構造の縦断面図を示している
FIG. 1(A) shows a longitudinal cross-sectional view of an actual device structure.

第1図(A)において、透光性絶縁基板としてコーニン
グ7059ガラス(20)を用いた。この上面にスパッ
タ法または電子ビーム蒸着法によりリード、電極及び遮
光用の導電膜であるクロムまたはモリブデンを1000
〜4500人の厚さに同様に積層形成した。
In FIG. 1(A), Corning 7059 glass (20) was used as the light-transmitting insulating substrate. Chromium or molybdenum, which is a conductive film for leads, electrodes and light shielding, is deposited on the top surface using sputtering or electron beam evaporation.
Laminations were similarly formed to a thickness of ~4,500.

この後、これらの全面にプラズマ気相反応法によりN(
I)N構造を有する水素またはハロゲン元素が添加され
た非単結晶半導体よりなる複合ダイオードを形成した。
After that, N(
I) A composite diode made of a non-single-crystal semiconductor doped with hydrogen or a halogen element having an N structure was formed.

即ち、N型半導体(12)をシランを13.56MHz
の高周波グロー放電を行うことにより、200〜250
℃に保持された基板上の被形成面上に水素またはハロゲ
ン元素が添加された非単結晶半導体を作る。その電気伝
導度は、10−s〜10″t(Ωc+++)−’を有し
、300〜3000人例えば1500人の厚さとした。
That is, the N-type semiconductor (12) is silane at 13.56MHz.
By performing high frequency glow discharge of 200 to 250
A non-single crystal semiconductor to which hydrogen or halogen elements are added is fabricated on a surface of a substrate maintained at a temperature of .degree. Its electrical conductivity was between 10-s and 10''t(Ωc+++)-', and the thickness was between 300 and 3000, for example 1500.

さらに次に10−6〜10− ’ torrまで、十分
真空引きをした。さらに、BtH,をB2■h/ Si
Ht=7PPMとして混合したシラン(SimH,、や
2例えばm=1のSiHn)を導入して(I)型半導体
を形成した。この時同時にメチルシラン(SiHn(C
Hz)4−n n =1〜3)を混入させることは有効
である。即ち、n−2では、HzSi ((:H2) 
z/5in4= 1/10〜1/200例えば1/80
(流量比)とした、この混合反応性気体をプラズマ反応
炉内に導入し、プラズマ反応をさせ、(I)型の水素ま
たはハロゲン元素が添加されたホウ素の添加により相殺
された真性、即ち実質的に真性の導電型を存する非単結
晶半導体(13)を0.1〜0.5μの厚さに例えば0
.3μの厚さにN型半導体(12)上に積層して形成し
た。さらに、10−b〜10− ’ torrまで十分
真空引きをした。再び、同様のN型半導体(14)を3
00〜1500人例えば500 人の厚さに積層してN
IN接合とした。
Furthermore, the vacuum was sufficiently drawn down to 10-6 to 10-' torr. Furthermore, BtH, is B2■h/Si
A (I) type semiconductor was formed by introducing silane (SimH, or 2, for example, SiHn with m=1) mixed with Ht=7 PPM. At the same time, methylsilane (SiHn(C)
Hz)4-n n =1 to 3) is effective. That is, for n-2, HzSi ((:H2)
z/5in4= 1/10~1/200 e.g. 1/80
(flow rate ratio), this mixed reactive gas is introduced into a plasma reactor to cause a plasma reaction, and the intrinsic value, that is, the substantial For example, a non-single crystal semiconductor (13) having an intrinsic conductivity type is deposited to a thickness of 0.1 to 0.5μ.
.. It was formed by laminating it on the N-type semiconductor (12) to a thickness of 3 μm. Furthermore, the chamber was sufficiently evacuated to 10-b to 10-' torr. Again, similar N-type semiconductor (14) is
00 to 1500 people, for example, 500 people thick.
It was an IN junction.

かかる積層構造における不純物分布を第1図(C)に示
す。
The impurity distribution in such a laminated structure is shown in FIG. 1(C).

この後、この上面に、クロムを遮光用に0.1 μの厚
さに形成させた。さらに第1のフォトマスク■によりこ
のクロムをエツチングし、このクロムをマスクとしてそ
の下の半導体及び第1の電極、リード(11)をエツチ
ングし積層体を形成した。この側面は可能な範囲で垂直
にさせた。これらにコータにより紫外光をに対し感光性
の透光性有機樹脂を全面にコートした。加えて基板の下
側(裏面側)より紫外光を照射し、積層体上方の有機樹
脂以外を感光させた。そしてこの積層体上の有機樹脂を
マスクを用いることなく溶去し、キュアしてこの有機樹
脂(17)の上面と積層体の上面とを概略同一とした。
Thereafter, chromium was formed on the upper surface to a thickness of 0.1 μm for light shielding. Further, this chromium was etched using a first photomask (3), and using this chromium as a mask, the underlying semiconductor, first electrode, and lead (11) were etched to form a laminate. This side was made as vertical as possible. These were entirely coated with a light-transmitting organic resin that was sensitive to ultraviolet light using a coater. In addition, ultraviolet light was irradiated from the lower side (back side) of the substrate to expose areas other than the organic resin above the laminate. Then, the organic resin on this laminate was dissolved away without using a mask and cured, so that the top surface of this organic resin (17) and the top surface of the laminate were approximately the same.

さらにこの上を全体にCTFとしての5nOzまたはI
TOを500〜3500人の厚さに、電子ビーム蒸着法
またはスパッタ法により積層した。次に、このCTFを
液晶ディスプレイの電極またはここでの測定用のリード
として設ける領域を除き、他部を第2のフォトマスク■
を用いてフォトエツチング法により除去して第2の電極
を構成した。
Furthermore, on top of this, 5nOz or I as a CTF is applied as a whole.
TO was laminated to a thickness of 500 to 3,500 layers by electron beam evaporation or sputtering. Next, except for the area where this CTF is provided as an electrode of a liquid crystal display or a lead for measurement here, the other part is covered with a second photomask.
A second electrode was formed by removing the second electrode by photoetching.

かくして、第1図(A)の構造、即ちガラス基板(20
)上のクロム電極よりなる第1の電極(22)、 N(
12) (I) (13)N(14)半導体積層体より
なるN(1)N接合型複合ダイオード(2)、クロムよ
りなる第2の電極(21)を得ることができた。このN
(1)N構造の記号を第1図(B)に示す。
Thus, the structure of FIG. 1(A), that is, the glass substrate (20
), the first electrode (22) consisting of a chromium electrode on N(
12) An N(1)N junction type composite diode (2) made of (I) (13)N(14) semiconductor laminate (2) and a second electrode (21) made of chromium were successfully obtained. This N
(1) The symbol of the N structure is shown in FIG. 1(B).

第2図は従来例および本発明の電圧電流特性(V−■特
性)を示す。
FIG. 2 shows voltage-current characteristics (V-■ characteristics) of the conventional example and the present invention.

横軸に電圧を、縦軸に電流をログスケールで示す。図面
は400μX30μ(即ちSと表示する)において得ら
れたものである。
The horizontal axis shows voltage and the vertical axis shows current on a log scale. The drawing was taken at 400μ x 30μ (ie designated as S).

第2図曲線(15)は従来より公知のN、1.N構造(
1層中にはホウ素の添加をしない)を有する半導体(2
)である。この場合はN、I、Hのすべての半導体に水
素を含む珪素の非単結晶半導体である。
The curve (15) in FIG. 2 is the conventionally known N, 1. N structure (
Semiconductor (2 layers with no boron added)
). In this case, all of the N, I, and H semiconductors are silicon non-single crystal semiconductors containing hydrogen.

オフ電流が7 Xl0−?A/Sできわめて大きい値で
あった。このためこのNINは本発明の主たる応用であ
る液晶表示ディスプレイにおいて、この素子を通じて電
流を加えても、逆にホールド時間中にもれ電流となって
放電をしてしまい、まったく実用的ではなかった。その
理由として、IN中に不純物のリンの一部がI型半導体
のプラズマ反応炉内での被膜形成の際混入してしまうこ
とが判明した。
Off current is 7Xl0-? The A/S value was extremely large. For this reason, even if current is applied to this NIN through this element in a liquid crystal display, which is the main application of the present invention, it becomes a leakage current and discharges during the hold time, making it completely impractical. . It has been found that the reason for this is that part of the impurity phosphorus is mixed into the IN during film formation in the I-type semiconductor plasma reactor.

第2図において曲線(16)は本発明構造で得られた特
性を示す。即ち、水素が添加された非単結晶珪素よりな
るN型半導体の第1の半導体N(12)、水素が添加さ
れ、かつホウ素が添加された(1)で示される実質的に
真性の非単結晶半導体よりなる第2の半導体(I) (
13) 、第1の半導体と同一特性を有する第3の半導
体N (14)構造を有する半導体(2)である。特に
(I)型半導体中にはBtHi/5iH4= 7PPM
を添加している。この場合の電圧電流特性として曲線(
22)を得た。即ちオフ電流は3 Xl0−9A/Sと
約11500になった。
In FIG. 2, curve (16) shows the properties obtained with the structure of the invention. That is, the first semiconductor N(12), which is an N-type semiconductor made of non-single crystal silicon to which hydrogen is added, and the substantially intrinsic non-single crystal shown in (1) to which hydrogen is added and boron is added. A second semiconductor (I) made of a crystalline semiconductor (
13) A semiconductor (2) having a third semiconductor N (14) structure having the same characteristics as the first semiconductor. In particular, in the (I) type semiconductor, BtHi/5iH4 = 7PPM
is added. In this case, the voltage-current characteristic is the curve (
22) was obtained. That is, the off-state current was 3 Xl0-9 A/S, which was about 11,500.

このホウ素の添加量はBJ6/SiH<を4PPMでは
1x 10−’A/S、7PPMでは3 Xl0−’A
/S、12PPI’lでは3×10−@A/Sが得られ
た。即ち(1)型半導体のオフ電流を最小にするには最
適量が存在し、その量より多くても、また少な(でもオ
フ電流は大きくなってしまった。特にホウ素の添加量を
20PPM以上添加すると、V−I特性に非対称性が失
われ、特に正電圧の印加においてダイオード特性が激減
してしまった。その結果、ホウ素の量は20PPM以下
であることが重要であることが判明した。
The amount of boron added is 1x 10-'A/S for BJ6/SiH< at 4PPM, and 3
/S, 3x10-@A/S was obtained at 12PPI'l. In other words, there is an optimal amount to minimize the off-state current of type (1) semiconductors, and even if it is more than that amount, or less than that amount (but the off-state current becomes large. In particular, if the amount of boron added is 20 PPM or more) As a result, the asymmetry in the V-I characteristics was lost, and the diode characteristics were drastically reduced, especially when a positive voltage was applied.As a result, it was found that it is important that the amount of boron is 20 PPM or less.

実施例2 本発明においては、実施例1において1層中に被膜形成
の際炭素を同時に添加した。即ち、実施例1における1
層形成の際、BzHi/5iHa = 7PPM。
Example 2 In the present invention, in Example 1, carbon was simultaneously added to one layer during film formation. That is, 1 in Example 1
During layer formation, BzHi/5iHa = 7PPM.

0MS/5iJ−1/80とした。この分布を第1図(
C)に示す。
It was set as 0MS/5iJ-1/80. This distribution is shown in Figure 1 (
Shown in C).

この(1)層を5ixC+−x (O<X4)とした場
合のり一■特性を第2図曲線(17)に示す。すると、
オフ電流は7 Xl0−” A/Sと曲線(16)のさ
らに約1/100にすることが可能となった。加えてオ
ン電流を5〜50 X 10−’^/Sと液晶を5vで
駆動させるのにほどよい電流値を得ることができるよう
になった。この炭素の添加を0MS/5iHa = 1
150に増やすと、オフ電流を10− ’ ”^/Sの
オーダにまで下げることができるが、1/10またはそ
れ以上ではオン電流も10−s^/Sまたはそれ以下と
なってしまい、液晶の充電に十分な電流を有さな(なる
ため、Cの添加量は1710〜1/ 200 (DMS
/ S i Ht)が適当であった。
Curve (17) in Figure 2 shows the adhesive characteristics when this layer (1) is 5ixC+-x (O<X4). Then,
It became possible to reduce the off current to 7 Xl0-" A/S, which is about 1/100 of the curve (16). In addition, the on-current was set to 5 to 50 X 10-'^/S, and the liquid crystal at 5 V. It became possible to obtain a suitable current value for driving.The addition of carbon was 0MS/5iHa = 1
If the value is increased to 150, the off-state current can be lowered to the order of 10-s^/S, but if the on-current is increased to 1/10 or more, the on-current becomes 10-s^/S or less, and the liquid crystal The amount of C added is 1710~1/200 (DMS
/ S i Ht) was appropriate.

「実施例3」 第3図は本発明の固体表示装置を用いた回路図を示す。"Example 3" FIG. 3 shows a circuit diagram using the solid state display device of the present invention.

図面において絵素(1)は複合ダイオード(2)の電極
(21)(第1の電極)より液晶(3)の一方の電極(
23) (第3の電極)に連結している。複合ダイオー
ドはクロック信号を与えるX配線(4) 、 (5)に
第2の電極(22)により連結している。他方、液晶(
3)の第4の電極(24)はY配線のデータ線(6) 
、 (7)に連結している。このX配線は同一絶縁基板
代表的にはガラス基板(第4図(B) 、 (C) 、
 (o)における(20))上に設けられ、液晶(3)
の他方の第4の電極(24) (第4図(B)における
(24) )は対抗した他の透光性絶縁基板代表的には
ガラス基板(第4図(B) 、 (D)における(20
”))側に設けられている。
In the drawing, the picture element (1) is located closer to one electrode (21) (first electrode) of the liquid crystal (3) than the electrode (21) (first electrode) of the composite diode (2).
23) Connected to (third electrode). The composite diode is connected by a second electrode (22) to the X wiring (4), (5) that provides the clock signal. On the other hand, liquid crystal (
The fourth electrode (24) in 3) is the data line (6) of the Y wiring.
, is connected to (7). This X wiring is connected to the same insulating substrate, typically a glass substrate (Fig. 4 (B), (C),
(20) in (o), provided on the liquid crystal (3)
The other fourth electrode (24) ((24) in FIG. 4(B)) is connected to another opposing light-transmitting insulating substrate, typically a glass substrate ((24) in FIG. 4(B), (D)). (20
”)) is provided on the side.

かかる絵素をマトリックス構成せしめ、図面で2×2と
した。これはスケール・アップした表示装置例えば(画
素100 X100)としても同一技術思想である。
Such picture elements were arranged in a matrix, which was shown as 2×2 in the drawing. This is the same technical concept for a scaled-up display device, for example (100 pixels x 100 pixels).

この実施例は第4図に第1図における(1.1)での平
面図(A)及び縦断面図(B) 、 (C) 、 (D
)が示されている。
This embodiment is shown in Fig. 4 as a plan view (A) and longitudinal sectional views (B), (C), (D) at (1.1) in Fig. 1.
)It is shown.

さらに第4図(B) 、 (C)は(A)におけるそれ
ぞれB−B’ 、 A−A”での縦断面図を記す。加え
て、第4図(D)は(A)におけるc−c’の縦断面図
を示している。
Furthermore, FIGS. 4(B) and 4(C) show vertical cross-sectional views taken along lines B-B' and A-A'' in (A), respectively. In addition, FIG. A vertical cross-sectional view of c' is shown.

この素子の製造方法は実施例1と同様である。The manufacturing method of this element is the same as in Example 1.

即ち、第1の電極(21)用導電膜を構成せしめる。That is, a conductive film for the first electrode (21) is formed.

さらに、N(12) (I) (13)N(14)を実
施例1または2により構成する。上側電極(15)を形
成する。第1のマスク処理によりX方向にパターニング
する。
Further, N(12) (I) (13)N(14) is configured according to Example 1 or 2. An upper electrode (15) is formed. Patterning is performed in the X direction by the first mask process.

次に第4図に示す如く、第1図と同様に積層体の側周辺
にフィールド絶縁物、ここではポリイミド樹脂を充填し
、かつその上面と積層体の上面を概略同じとする。さら
に積層体の上表面に密接してこれらの絶縁物上にCTF
を0.1〜0.3μの厚さに形成する。かくして液晶表
示の第3の電極(23)を第2の電極(22)に連結さ
せた。さらにプラズマエッチによりこのCTFをマスク
としてリード間のクロストーク防止用のエツチング(3
3)を行う。
Next, as shown in FIG. 4, similarly to FIG. 1, a field insulator, here a polyimide resin, is filled around the sides of the laminate, and the top surface thereof and the top surface of the laminate are made approximately the same. Furthermore, CTF is applied on these insulators in close contact with the upper surface of the stack.
is formed to a thickness of 0.1 to 0.3μ. Thus, the third electrode (23) of the liquid crystal display was connected to the second electrode (22). Furthermore, using this CTF as a mask, plasma etching was performed to prevent crosstalk between the leads (3
Do 3).

か(して1回の重ね合わせプロセスを行う第2のマスク
■により、概略同一形状にX方向のリード(4)、第2
の電極(22) 、半導体(2)、複合ダイオードの上
側電極(−第1の電極) (21)を形成させることが
できた。加えてこの複合ダイオードは、その上下面もと
もに遮光用のクロムで余分のマスク工程を用いることな
しに覆うことができ、第2図で示す複合ダイオード特性
を有せしめることができた。
By using the second mask (1), which performs one overlapping process, the leads (4) in the X direction and the second
The electrode (22), the semiconductor (2), and the upper electrode (-first electrode) (21) of the composite diode could be formed. In addition, both the upper and lower surfaces of this composite diode could be covered with light-shielding chrome without using an extra mask process, and the composite diode could have the characteristics shown in FIG. 2.

さらに相対する液晶の他方の第4の電極(24) 。Furthermore, the other fourth electrode (24) of the opposing liquid crystal.

リード(6)は他の第1のマスク■によりY方向の配線
として形成させた。
Leads (6) were formed as wiring in the Y direction using another first mask (2).

以上のことより、この面に1つのアクティブ絵素を形成
するのに3種類のマスクを用いるのみですみ、特にその
場合、重合わせマスクは2枚(1回)のみでよいという
特長を有する。
From the above, it is only necessary to use three types of masks to form one active picture element on this surface, and particularly in that case, it has the advantage that only two overlapping masks (one time) are required.

表示パネルとしては、この後第3図に示す周辺回路(8
) 、 (9)をハイブリッド構成として基板上に単結
晶ICをボンディングして作製した。さらに、対抗する
他の絶縁基板(20’)を約6〜10μの巾に離間させ
、その隙間を真空引きをした後、公知の液晶(3)を封
入した。
As a display panel, the peripheral circuit (8) shown in Figure 3 will be used.
) and (9) were fabricated as a hybrid configuration by bonding a single crystal IC onto a substrate. Further, another opposing insulating substrate (20') was spaced apart by a width of about 6 to 10 microns, and after the gap was evacuated, a known liquid crystal (3) was sealed.

かくして3枚のみのマスクでアクティブ素子型のパネル
をパターニングさせることが可能となった。
In this way, it has become possible to pattern an active element type panel using only three masks.

「効果」 本発明は以上に示す如く、原点に対し対称型のV−1特
性を有する複合ダイオードを構成せしめるため、1層内
に自然発生するN型を相殺させるホウ素を添加したもの
である。加えてオフ電流を減少させ、同時に周波数特性
の向上のため炭素を添加したものである。さらにこの非
線型素子はその応用である表示素子に用いる液晶のS/
N比に適したしきい値を、1層へのホウ素の添加量の制
御を行うことにより成就できた。
"Effects" As described above, in the present invention, in order to construct a composite diode having V-1 characteristics symmetrical with respect to the origin, boron is added to cancel naturally occurring N-type in one layer. In addition, carbon is added to reduce off-current and improve frequency characteristics. Furthermore, this non-linear element can be applied to liquid crystals used in display elements.
A threshold suitable for the N ratio could be achieved by controlling the amount of boron added to one layer.

さらにダイオードと電極リードとが一体化しているため
、きわめて少ないマスク(3枚)(重合わせは1回)で
バターニングを行うことができ、製造歩留りを向上させ
ることができる。
Furthermore, since the diode and electrode lead are integrated, patterning can be performed with an extremely small number of masks (three) (overlapping once), and manufacturing yield can be improved.

複合ダイオードの構造特性、はN(1)N接合ではなく
 、P(1)P接合特性を用い得る。
As for the structural characteristics of the composite diode, P(1)P junction characteristics can be used instead of N(1)N junction characteristics.

しかしステブラ・ロンスキ効果を考慮すると、N(I)
N接合がより好ましいと推定される。また半導体は水素
が添加された珪素でなく、弗素の如きハロゲン元素が添
加゛された珪素であっても、また5ixGe+−x(0
≦X<1)であってもよい。
However, considering the Stebla-Lonski effect, N(I)
It is estimated that N-junction is more preferable. Furthermore, even if the semiconductor is not silicon to which hydrogen is added, but silicon to which a halogen element such as fluorine is added, it may also be 5ixGe+-x(0
≦X<1).

本発明は従来より公知のMIM構造と類似の特性を得つ
つも、その界面に容量(キャパシタンス)成分が少ない
ため、高い周波数まで駆動させることができる。このた
め、大型のディスプレイ(400X 1920)に対し
、特に好都合である。本発明で得られる特性は電流最小
値がOvであるため、交流駆動方式に対し有効である。
Although the present invention has characteristics similar to those of conventionally known MIM structures, it can be driven to high frequencies because there is less capacitance component at the interface. This makes it particularly advantageous for large displays (400X 1920). Since the characteristic obtained by the present invention has a minimum current value of Ov, it is effective for AC drive systems.

そしてしきい値を気相反応法を用いた半導体層の積層時
におけるプロセス条件により制御し得るため、階調制御
がしやすいという特徴を有する。
Furthermore, since the threshold value can be controlled by the process conditions during stacking of semiconductor layers using a vapor phase reaction method, it has the characteristic that gradation can be easily controlled.

本発明において、1層内に炭素を添加した。しかし炭素
ではなく、酸素または窒素としてもよい。
In the present invention, carbon was added within one layer. However, instead of carbon, oxygen or nitrogen may be used.

しかしこれらは絶縁物化しやすいため、その添加量の制
御がより微妙であり、製造のしやすさでは炭素に比べて
困難さを有している。
However, since these materials easily become insulators, the amount of addition thereof must be controlled more delicately, and they are more difficult to manufacture than carbon.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の複合ダイオードの縦断面図(A)。 等価回路(B)および1層へのホウ素及び炭素添加の濃
度分布(C)を示す。 第2図は従来より公知のアモルスアスシリコンのみを用
いたNIN接合及び本発明のN (I)N接合の電圧電
流特性を示す。 第3図は本発明の半導体素子をマトリックス化したディ
スプレイの2×2の回路を示す。 第4図は本発明の表示パネルの1絵素の構造を示す。
FIG. 1 is a vertical cross-sectional view (A) of the composite diode of the present invention. The equivalent circuit (B) and the concentration distribution of boron and carbon added to one layer (C) are shown. FIG. 2 shows the voltage-current characteristics of a conventionally known NIN junction using only amorphous silicon and an N (I)N junction of the present invention. FIG. 3 shows a 2×2 circuit of a display in which the semiconductor elements of the present invention are arranged in a matrix. FIG. 4 shows the structure of one picture element of the display panel of the present invention.

Claims (1)

【特許請求の範囲】 1、一導電型を有する第1の非単結晶半導体と、該半導
体上のホウ素の添加により実質的に真性の第2の非単結
晶半導体と、該半導体上の前記第1の非単結晶半導体と
同一導電型を有する第3の半導体とを積層して設けた半
導体は、第1の電極及び第2の電極とオーム接触性を有
する非線型素子を構成したことを特徴とする半導体装置
。 2、特許請求の範囲第1項において、第2の半導体はア
モルファス構造を有するとともに、ホウ素が珪素に対し
1〜20PPM添加されたことを特徴とする半導体装置
。 3、特許請求の範囲第1項において、第2の半導体はア
モルファス構造を有する炭素、酸素または窒素が添加さ
れた珪素を主成分とする半導体よりなることを特徴とす
る半導体装置。
[Claims] 1. A first non-single crystal semiconductor having one conductivity type, a second non-single crystal semiconductor that is substantially intrinsic due to the addition of boron on the semiconductor, and a second non-single crystal semiconductor on the semiconductor that is substantially intrinsic due to the addition of boron. A semiconductor provided by laminating a first non-single crystal semiconductor and a third semiconductor having the same conductivity type constitutes a nonlinear element having ohmic contact with the first electrode and the second electrode. semiconductor device. 2. A semiconductor device according to claim 1, wherein the second semiconductor has an amorphous structure, and 1 to 20 ppm of boron is added to silicon. 3. A semiconductor device according to claim 1, wherein the second semiconductor is made of a semiconductor having an amorphous structure and containing silicon as a main component to which carbon, oxygen, or nitrogen is added.
JP60000547A 1984-10-01 1985-01-07 Semiconductor device Pending JPS61159624A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60000547A JPS61159624A (en) 1985-01-07 1985-01-07 Semiconductor device
US07/000,155 US4744862A (en) 1984-10-01 1987-01-02 Manufacturing methods for nonlinear semiconductor element and liquid crystal display panel using the same
US07/203,641 US4855805A (en) 1984-10-01 1988-06-03 Nonlinear semiconductor element, liquid crystal display panel using the same and their manufacturing methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60000547A JPS61159624A (en) 1985-01-07 1985-01-07 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS61159624A true JPS61159624A (en) 1986-07-19

Family

ID=11476750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60000547A Pending JPS61159624A (en) 1984-10-01 1985-01-07 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS61159624A (en)

Similar Documents

Publication Publication Date Title
US7910412B2 (en) Method of fabricating an array substrate
US4609930A (en) Thin film transistor
JPS6045219A (en) Active matrix type display device
JPS59501562A (en) Method for manufacturing a display screen using thin film transistors and capacitors
US10483286B2 (en) Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate
JPH02260661A (en) Film transistor for active matrix liquid circuit dioplag element
JP5563888B2 (en) THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME, ACTIVE MATRIX SUBSTRATE, AND ELECTRO-OPTICAL DEVICE
JPH0228624A (en) Thin film transistor
JPH02310932A (en) Manufacture of inverted stagger-type thin-film transistor
JPS61159624A (en) Semiconductor device
JP2639980B2 (en) Liquid crystal display
JPS6193663A (en) Amorphous silicon transistor
JP2885458B2 (en) Thin film transistor
JPH0675246A (en) Manufacture of active matrix type liquid crystal display element
JP3719844B2 (en) Liquid crystal display element
JPS61159626A (en) Semiconductor device
JPS6184069A (en) Semiconductor device
KR20000045306A (en) Method for fabricating tft lcd device
JPH05129331A (en) Thin film transistor and its manufacture
JPH01283518A (en) Semiconductor for image display device and its manufacture
JPH0462569B2 (en)
JP2842429B2 (en) Thin film transistor, active matrix circuit substrate using the same, and image display device
JP2823542B2 (en) Active matrix type liquid crystal display device
JPH07321325A (en) Thin film transistor and its manufacturing method
JPS6190189A (en) Semiconductor device