JPS61157940A - Microprogram controller - Google Patents

Microprogram controller

Info

Publication number
JPS61157940A
JPS61157940A JP28045784A JP28045784A JPS61157940A JP S61157940 A JPS61157940 A JP S61157940A JP 28045784 A JP28045784 A JP 28045784A JP 28045784 A JP28045784 A JP 28045784A JP S61157940 A JPS61157940 A JP S61157940A
Authority
JP
Japan
Prior art keywords
control
register
indirect function
microinstruction
indirect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28045784A
Other languages
Japanese (ja)
Inventor
Masashi Deguchi
雅士 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP28045784A priority Critical patent/JPS61157940A/en
Publication of JPS61157940A publication Critical patent/JPS61157940A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/223Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To implement an indirect function control without making the word length of a micro instruction longer by providing a control circuit for action with the aid of the output of a decoder for decoding the micro instruction in order to control the indirect control. CONSTITUTION:The micro instruction for executing the indirect function is read out by a micro instruction register 3 and decoded by the decoder 4, and a control line 300 for the indirect function command is transmitted to the control circuit 9. In order to make the previously prepared contents of an indirect function register 5 into real control information instead of those of the register 3, the circuit 9 invalidates a current operation, and issues control lines 302 and 301 to a control memory address register 1 and the register 3, respectively, so as to suppress their updates, in order to expand a machine cycle. Moreover the circuit 9 issues a control line 303 to stop the executions of a general-purpose register 8 and an arithmetic device 7. The circuit 9 having received the control line 300 generates a control line 304, transmits it to a selector 6 and acts by giving the contents of the register 5 as control information to the general-purpose register 8 and the arithmetic device 7.

Description

【発明の詳細な説明】 $軸%l;Jp9処理装置の制御装置に関し、特にその
制御装置をマイクロプログラム制御方式を用いて実現す
る場合におけるマイクロプログラム制御装置に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control device for a processing device, and particularly to a microprogram control device when the control device is implemented using a microprogram control method.

従来の技術 従来のマイクロプログラム制御装置を第3図に示す。Conventional technology A conventional microprogram control device is shown in FIG.

第3図において、1は制御記憶アドレスレジスタ、2は
制御記憶、3はマイクロ命令レジスタ、4はデコーダ、
6は間接機能を実現するだめの間接機能レジスタ、6は
セレクタ、6は演算器、7は汎用レジスタ、100は間
接機能を実行するため上記マイクロ命令レジスタ3に直
接割付けられた制御線、20oは、上記マイクロ命令レ
ジスタ3、マイクロ命令の論理操作の対象となる上記汎
用レジスタ8および、演算器7のデータ転送の経路とな
る内部バスである。
In FIG. 3, 1 is a control memory address register, 2 is a control memory, 3 is a microinstruction register, 4 is a decoder,
6 is an indirect function register for realizing an indirect function, 6 is a selector, 6 is an arithmetic unit, 7 is a general-purpose register, 100 is a control line directly assigned to the microinstruction register 3 to execute the indirect function, and 20o is a control line directly assigned to the microinstruction register 3. , the microinstruction register 3, the general-purpose register 8 that is subject to the logical operation of the microinstruction, and an internal bus that is a data transfer route for the arithmetic unit 7.

以上のように構成された従来のマイクロプログラム制御
装置においては、マイクロプログラムの柔軟性、および
、マイクロルーチンの共用化をはかるため間接機能制御
を行なうため、マイクロ命令の特定のフィールドを間接
機能指令フィールドとして割付けることによシ、制御記
憶2より読み出されたマイクロ命令が、マイクロ命令レ
ジスタ3に格納された時、直ちに制御線100により、
マイクロ命令フィールドの制御状報にかわり、間接機能
レジスタ6にあらかじめ格納した制御状報をマイクロ操
作の対象となる汎用レジスタ8、演算器7に対してセレ
クタ6が作動し、マイクロ命令レジスタ3に読み出され
たマイクロ命令とは処理内容の異なる操作が実現される
In the conventional microprogram control device configured as described above, a specific field of a microinstruction is converted into an indirect function command field in order to perform indirect function control in order to achieve flexibility of the microprogram and common use of microroutines. By allocating it as
Instead of the control status information in the microinstruction field, the selector 6 operates to read the control status information stored in the indirect function register 6 in advance into the microinstruction register 3 for the general-purpose register 8 and the arithmetic unit 7 that are the targets of the microoperation. An operation whose processing content is different from that of the issued microinstruction is realized.

第4図は上記動作を説明するタイミングチャートである
。制御記憶アドレスレジスタ(CMAR)1の内容nよ
り制御記憶2がアクセスされマイクロ命令inが、規定
時間後にマイクロ命令レジスタ3に格納される。そして
直ちにマイクロ命令レジスタ3より間接機能指令の制御
信号160が発せられ、汎用レジスタ(GR)s、およ
び演算器(ALU)7は、間接機能レジスタ6の指令に
従い内部バス200を通じてデータの転送を行なう。
FIG. 4 is a timing chart explaining the above operation. The control memory 2 is accessed from the content n of the control memory address register (CMAR) 1, and the microinstruction in is stored in the microinstruction register 3 after a predetermined time. Immediately, a control signal 160 for an indirect function command is issued from the microinstruction register 3, and the general-purpose register (GR) s and the arithmetic unit (ALU) 7 transfer data via the internal bus 200 in accordance with the command from the indirect function register 6. .

(例°えば萩原宏「マイクロプログラミング」。(For example, Hiroshi Hagiwara's "Microprogramming".

(昭和52年10月6日)、産業図書、P43 )発明
が解決しようとする問題点 しかしながら上記のような構成では、マイクロ命令の特
定のフィールドを間接機能を実現するために用意する必
要があり、マイクロ命令の語長が長くなり制御記憶の容
量が増大するという問題点を有していた。
(October 6, 1972), Sangyo Tosho, P43) Problems to be Solved by the Invention However, in the above configuration, it is necessary to prepare specific fields of microinstructions to realize indirect functions. , the word length of the micro-instruction becomes long and the capacity of the control memory increases.

本発明はかかる点に鑑み、マイクロ命令の語長を長くさ
せないで、間接機能制御が実施できるマイクロプログラ
ム制御装置を提供することを目的とする。
In view of this, an object of the present invention is to provide a microprogram control device that can perform indirect function control without increasing the word length of microinstructions.

問題点を解決するための手段 本発明は、制御記憶アドレスレジスタとこの制御記憶ア
ドレスレジスタの内容によシアクセスされるマイクロプ
ログラムを格納する制御記憶と、この制御記憶より読み
出されたマイクロ命令を格納するマイクロ命令レジスタ
とマイクロ命令を解読するデコーダと、間接機能制御を
行なう目的で設けた間接機能レジスタと、このレジスタ
の出力と、上記マイクロ命令レジスタの出力を入力とす
るセレクタと、このセレクタの出力を制御情報として動
作する汎用レジスタおよび演算器と、上記デコーダより
間接機能制御実行時に発せられる制御線と、この制御線
を入力として、間接機能制御のための制御信号を発する
制御回路と、この制御回路より上記制御記憶アドレスレ
ジスタに、上記マイクロ命令レジスタに、上記セレクタ
に、そして上記汎用レジスタおよび演算器に送出される
各々独立な制御線と、上記マイクロ命令レジスタ3、上
記間接機能レジスタ、上記汎用レジスタ、上記演算器と
を接続しデータの転送の経路となる少なくとも1つのバ
スを備えたマイクロプログラム制御装置である。
Means for Solving the Problems The present invention provides a control memory address register, a control memory for storing a microprogram accessed by the contents of the control memory address register, and a microinstruction read from the control memory. A microinstruction register to store a microinstruction, a decoder to decode the microinstruction, an indirect function register provided for the purpose of indirect function control, the output of this register, a selector that receives the output of the microinstruction register as input, and a selector of this selector. A general-purpose register and arithmetic unit that operate using output as control information, a control line issued from the decoder when indirect function control is executed, a control circuit that uses this control line as input and issues a control signal for indirect function control, and Independent control lines sent from the control circuit to the control storage address register, the microinstruction register, the selector, and the general-purpose register and arithmetic unit, the microinstruction register 3, the indirect function register, and the This is a microprogram control device that includes a general-purpose register and at least one bus that connects the arithmetic unit and serves as a data transfer route.

作  用 本発明は前記した構成により、マイクロ命令の特定のフ
ィールドに間接機能制御のためのフィールドを設けるこ
となく、マイクロ命令を解読するデコーダの出力により
間接機能制御のために動作する制御回路を設けることに
ょシ間接制御機能か実現できる。
According to the above-described configuration, the present invention provides a control circuit that operates for indirect function control based on the output of a decoder that decodes the microinstruction, without providing a field for indirect function control in a specific field of the microinstruction. In particular, indirect control functions can be realized.

実施例 第1図は本発明の実施例におけるマイクロプログラム制
御装置の構成図を示すものである。
Embodiment FIG. 1 shows a configuration diagram of a microprogram control device in an embodiment of the present invention.

第1図において1は制御アドレスレジスタ、2はマイク
ロプログラムを格納する制御記憶、3は制御記憶2の出
力を保持するマイクロ命令レジスタ、4はマイクロ命令
レジスタ3の内容を解読するデコーダ、Sは間接機能制
御を行なうための間接機能レジスタ、6は間接機能レジ
スタ5と、マイクロ命令レジスタ3の出力を入力とする
セレクタ、7は汎用レジスタ、8は演算器でありセレク
タ6の出力を各々制御情報とする。
In Figure 1, 1 is a control address register, 2 is a control memory that stores a microprogram, 3 is a microinstruction register that holds the output of control memory 2, 4 is a decoder that decodes the contents of microinstruction register 3, and S is an indirect 6 is an indirect function register for controlling functions; 6 is a selector that receives the outputs of indirect function register 5 and microinstruction register 3; 7 is a general-purpose register; and 8 is an arithmetic unit that receives the output of selector 6 as control information. do.

9は間接機能制御のための制御信号を発する制御回路で
ある。300はデコーダ4より間接機能制御実行時に制
御回路9に送出される制御線、30、302,303.
304は制御線300を受けて、制御回路9より各々マ
イクロ命令レジスタ3、制御アドレスレジスタ1、汎用
レジスタ7および演算器8、セレクタ6に送出される制
御線、200は、マイクロ命令レジスタ3と、間接機能
レジスタ6と、汎用レジスタ7および演算器8を接続し
情報の転送手段となるバスである0以上のように構成さ
れた本実施例のマイクロプログラム制御装置について以
下その動作を説明する。
Reference numeral 9 denotes a control circuit that issues control signals for indirect function control. 300 is a control line sent from the decoder 4 to the control circuit 9 when indirect function control is executed; 30, 302, 303 .
304 is a control line that receives the control line 300 and is sent from the control circuit 9 to the microinstruction register 3, the control address register 1, the general-purpose register 7, the arithmetic unit 8, and the selector 6; 200, the microinstruction register 3; The operation of the microprogram control device of this embodiment, which is configured as 0 or more buses connecting the indirect function register 6, the general-purpose register 7, and the arithmetic unit 8 and serving as a means for transferring information, will be described below.

制御記憶アドレスレジスタに間接機能を実行するマイク
ロ命令が格納されている制御記憶のアドレスが格納され
ている時について、読み出された間接機能制御マイクロ
命令が実行される処理過程について説明する。
The processing process in which a read indirect function control microinstruction is executed will be described when the control storage address register stores an address of a control storage in which a microinstruction for executing an indirect function is stored.

この時の処理内容は第2図に示すタイミングチャートに
従って行なわれる。第2図における○番号は、以下の説
明番号に各々対応している。
The contents of the processing at this time are performed according to the timing chart shown in FIG. The ○ numbers in FIG. 2 correspond to the explanation numbers below.

■ 制御記憶アドレスレジスタ(CMAR)1に格納さ
れたNに従いN番地の制御記憶2がアクセスされ規定時
間後にマイクロ命令レジスタ3にマイクロ命令1nが読
み出される。
(2) Control memory 2 at address N is accessed according to N stored in control memory address register (CMAR) 1, and microinstruction 1n is read out to microinstruction register 3 after a specified time.

■ 間接機能を実行するマイクロ命令inは、デコーダ
4により解読され、間接機能指令のための制御線300
を制御回路9に送出する。
■ The microinstruction in that executes the indirect function is decoded by the decoder 4 and sent to the control line 300 for the indirect function command.
is sent to the control circuit 9.

かえて、あらかじめ用意された間接機能レジスタ6の内
容を真の制御情報とするため、現在の操作を無効化する
と同時にマシンサイクルを伸長させるため[有]制御記
憶アドレスレジスタ1に対しては制御線302を発して
制御記憶アドレスレジスタ(CMAR)10更新を抑え
、またマイクロ命令レジスタ(MIR)aには制御線3
01を発してマイクロ命令レジスタ(MIR)3の更新
を抑え、また汎用レジスタ(GR)7および演算器(A
LU)aに対しては制御線303を発し実行を停止させ
る。
On the contrary, in order to make the contents of the indirect function register 6 prepared in advance the true control information, a control line is sent to the control memory address register 1 in order to invalidate the current operation and extend the machine cycle at the same time. 302 to suppress the update of the control memory address register (CMAR) 10, and control line 3 to the microinstruction register (MIR) a.
01 to suppress the update of the microinstruction register (MIR) 3, and also
A control line 303 is issued to LU)a to stop execution.

■ 間接機能実行マイクロ命令inがマイクロ命令レジ
スタ(MIR)3に格納されて1マシンサイクル後に制
御信号SOOを受けた制御回路9は、制御線304を発
生し、セレクタ6に送出することにより、間接機能レジ
スタ6の内容を汎用レジスタ7および演算器8に制御情
報として動作する。
■ The control circuit 9, which receives the control signal SOO one machine cycle after the indirect function execution microinstruction in is stored in the microinstruction register (MIR) 3, generates the control line 304 and sends it to the selector 6 to execute the indirect function execution. The contents of the function register 6 are used as control information for the general-purpose register 7 and the arithmetic unit 8.

以上のように本発明によれば、マイクロ命令語の特定の
フィールドを間接機能制御のために設けることなくマイ
クロ命令の各々の操作において、柔軟な間接機能制御を
実施することができる0なお実施例においては、実行サ
イクルを1マシンサイクル伸長させる場合を示している
が、1マシンサイクルを多相クロックで構成する場合、
特定の相のクロックを伸長させてもよいことは言うまで
もない。
As described above, according to the present invention, flexible indirect function control can be performed in each operation of a microinstruction without providing a specific field of a microinstruction word for indirect function control. shows the case where the execution cycle is extended by one machine cycle, but when one machine cycle is composed of multiphase clocks,
It goes without saying that the clock of a specific phase may be extended.

発明の詳細 な説明したように本発明によれば間接機能制御の実施に
おいて、マイクロ命令語の語長を増加させることな〈実
施することができ、コンパクトなマイクロ命令語で柔軟
な機能を実現できるマイクロプログラム制御装置を構成
することができその実用的効果は大きい。
As described in detail, according to the present invention, indirect function control can be performed without increasing the word length of microinstructions, and flexible functions can be realized with compact microinstructions. A microprogram control device can be constructed, and its practical effects are great.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明における一実施例のマイクロプログラム
制御装置の構成図、第2図は同実施例の動作を説明する
タイミングチャート、第3図は従来のマイクロプログラ
ム制御装置の構成図、第4図は同従来例の動作を説明す
るタイミングチャートである。 1・・・・・・制御アドレスレジスタ、2・・・・・・
制御記憶、3・・・・・・マイクロ命令レジスタ、4・
・・・・・デユーダ、6・・・・・・間接機能レジスタ
、6・・・・・・セレクタ、7・・・・・・演算器、8
・・・・・・汎用レジスタ、9・・・・・・制御回路。 代理人の氏名 弁理士 中 尾 敏 男 にか1名骸゛
竺 寡 δ   拳 第3図 $411
FIG. 1 is a configuration diagram of a microprogram control device according to an embodiment of the present invention, FIG. 2 is a timing chart explaining the operation of the same embodiment, FIG. 3 is a configuration diagram of a conventional microprogram control device, and FIG. The figure is a timing chart explaining the operation of the conventional example. 1... Control address register, 2...
Control memory, 3... Microinstruction register, 4.
...Deduder, 6...Indirect function register, 6...Selector, 7...Arithmetic unit, 8
...General-purpose register, 9...Control circuit. Name of agent: Patent attorney Toshio Nakao, 1 person, 1 person, 3rd figure, $411

Claims (1)

【特許請求の範囲】[Claims] 制御記憶アドレスレジスタとこの制御アドレスレジスタ
の内容によりアクセスされるマイクロプログラムを格納
する制御記憶と、この制御記憶より読み出されたマイク
ロ命令を格納するマイクロ命令レジスタとマイクロ命令
を解読するデコーダと、間接機能制御を行なう目的で設
けた間接機能レジスタと、この間接機能レジスタの出力
と、上記マイクロ命令レジスタの出力を入力とするセレ
クタと、このセレクタの出力を制御情報として動作する
汎用レジスタおよび演算器と、上記デコーダより間接機
能制御実行時に発せられる制御線と、この制御線を入力
として間接機能制御のための制御信号線を発する制御回
路と、この制御回路より上記制御記憶アドレスレジスタ
に、上記マイクロ命令レジスタに、上記セレクタに、そ
して上記汎用レジスタおよび演算器に対して送出される
各々独立な制御線と、上記汎用レジスタ、上記演算器、
上記マイクロ命令レジスタ、上記間接機能レジスタとを
接続しデータの転送経路となる少なくとも1つのバスを
備えたことを特徴とするマイクロプログラム制御装置。
a control memory address register; a control memory that stores a microprogram accessed by the contents of the control address register; a microinstruction register that stores microinstructions read from the control memory; a decoder that decodes the microinstructions; An indirect function register provided for the purpose of function control, a selector that receives the output of this indirect function register and the output of the microinstruction register as input, and a general-purpose register and arithmetic unit that operate using the output of this selector as control information. , a control line issued from the decoder when executing indirect function control, a control circuit that takes this control line as input and issues a control signal line for indirect function control, and this control circuit sends the above microinstruction to the control storage address register. independent control lines sent to the register, the selector, and the general-purpose register and the arithmetic unit; the general-purpose register, the arithmetic unit;
A microprogram control device comprising at least one bus that connects the microinstruction register and the indirect function register and serves as a data transfer path.
JP28045784A 1984-12-28 1984-12-28 Microprogram controller Pending JPS61157940A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28045784A JPS61157940A (en) 1984-12-28 1984-12-28 Microprogram controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28045784A JPS61157940A (en) 1984-12-28 1984-12-28 Microprogram controller

Publications (1)

Publication Number Publication Date
JPS61157940A true JPS61157940A (en) 1986-07-17

Family

ID=17625325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28045784A Pending JPS61157940A (en) 1984-12-28 1984-12-28 Microprogram controller

Country Status (1)

Country Link
JP (1) JPS61157940A (en)

Similar Documents

Publication Publication Date Title
JPH045216B2 (en)
US5029073A (en) Method for fast establishing a co-processor to memory linkage by main processor
US4258417A (en) System for interfacing between main store memory and a central processor
JPH03201031A (en) Information processor
JP2514963B2 (en) Data processing device
JP2680828B2 (en) Digital device
JPS61157940A (en) Microprogram controller
JPH056281A (en) Information processor
JPH0687221B2 (en) Information processing equipment
JPS6375833A (en) Information processor
JPH0317135B2 (en)
JPS62194545A (en) Program rewriting device for data flow type computer
JPS6210735A (en) Microprocessor
JPS61283935A (en) Memory access system
JPS619728A (en) Microprogram controller
JPS58166454A (en) Data processor
JPS6191724A (en) Microprogram controller
JPH0622016B2 (en) Information processing system
JPS60230238A (en) Microprogram control device
JPS62248043A (en) Memory switching circuit for fetching microcomputer instruction
JPS62293435A (en) Data processor
JPH0738156B2 (en) Micro command controller
JPH0158528B2 (en)
JPH02136949A (en) Input/output controller
JPH0133852B2 (en)