JPS61157187A - 撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、キャパシタを介して電位が制御される光電荷
蓄積領域を有する光電変換素子を用いた撮像装置に関す
る。

本発明による撮像装置は、たとえば画像入力装置、ワー
クスティジョン、デジタル複写機、ワードプロセッサ、
バーコードリーグや、カメラ、ビデオカメラ、８ミリカ
メラ等のオートフォーカス用光電変換被写体検出装置等
にも適用可能である。

（従来技術） 近年、光電変換装置、特に固体撮像装置に関する研究が
ＣＣＤ型およびＭＯＳ型の２方式を中心に行われている
。

ＣＣＤ型撮像装置は、ＭＯ５型キャパシタ電極下にポテ
ンシャル井戸を形成し、光入射により発生した電荷をこ
の井戸に蓄積し、読出し時には、これらのポテンシャル
井戸を、電極にかけるパルスにより順次動かして、蓄積
された電荷を出力アンプまで転送して読出す、という原
理を用いている。したがって、比較的構造が簡単であり
、ＣＣＤ自体で発生する雑音が小さく、低照度撮影が可
能となる。

一方、ＭＯ３型撮像装置は、受光部を構成するｐｎ接合
より成るフォトダイオードの各々に光の入射により発生
した電荷を蓄積し、読出し時にはそれぞれのフォトダイ
オードに接続されたＭＯＳスイッチングトランジスタを
順次ＯＮすることにより蓄積された電荷を出力アンプに
読出す、という原理を用いている。したがって、ＣＣＤ
型に比較して構造上複雑となるものの、蓄積容量を大き
くとることができ、ダイナミック・レンジを広くするこ
とができる。　゛しかし、これら従来方式の撮像装置に
は、次のような欠点が存在するために、将来的に高解像
度化を進めて行く上で大きな支障となっていた。

ＣＣＤ型撮像装置では、１）出力アンプとしてＭＯ５型
アンプがオンチップ化されるためにシリコンとシリコン
酸化膜の界面から画像上、目につきゃすい１／ｆ雑音が
発生する。２）高解像度化を図るために、セル数を増加
させて高密度化すると、ひとつのポテンシャル井戸に蓄
積できる最大電荷量が減少し、ダイナミックレンジが取
れなくなる。３）蓄積電荷を転送して行く構造であるた
めに、セルに一つでも欠陥が存在すると、そこで電荷転
送がストップしてしまい、製造歩留りが悪くなる。

ＭＯ５型撮像装置では、１）信号読出し時に、各フォト
ダイオードに配線容量が接続されているために、大きな
信号電圧ドロップが発生する。２）配線容量が大きく、
これによるランダム雑音の発生が大きい。３）走査用Ｍ
ＯＳスイッチングトランジスタの寄生容量のバラツキに
よる固定パターン雑音の混入がある。このために、低照
度撮像が困難となり、また、高解像度化を図るために各
セルを縮小すると、蓄積電荷は減少するが、配線容量が
あまり小さくならないために、Ｓ／Ｎ比が小さくなる。

このように、ＣＣＤ型およびＭＯ３型撮像装置は高解像
度化に対して本質的な問題点を有している。これらの撮
像装置に対して、新方式の半導体撮像装置が提案されて
いる（特開昭５６−１５０８７８号公報、特開昭５６−
１５７０７３号公報、特開昭５６−１６５４７３号公報
）。ここで提案されている方式は、光入射によって発生
した電荷を制御電極（例えば、バイポーラトランジスタ
のベース、静電誘導トランジスタＳＩＴあるいはＭＯＳ
）ランジスタのゲート）に蓄積し、蓄積された電荷を各
セルの増幅機能を利用して電荷増幅を行い読出すもので
ある。この方式では、高出力、広ダイナミック・レンジ
、低雑音および非破壊読出しが可能であり、高解像度化
の可能性を有している。

しかし生から、この方式は基本的にＸ−Ｙアドレス方式
であり、また各セルは、従来のＭＯ５型セルにバイポー
ラトランジスタ、Ｓ工Ｔトランジスタ等の増幅素子を複
合したものを基本構造としているために、高解像度化に
限界が存在する。

又、従来非破壊読み出し可能な撮像素子においては素子
の開口率を確保する為にＸ−Ｙアドレス用の配線の巾は
最小限のものとじていた、この為配線容量が小さく撮像
素子のゲインを制限してしまう欠点があった。

又、従来光電変換装量では製造プロセスでゴミ等が混入
すると、その部分が白キズ又は黒キズになってしまい画
質を損ねるという問題があった。

このような問題に対し従来より各種のキズ補正方法が考
えられている。例えば各光電変換装置の欠陥画素部分を
予め検査して確かめておき、この位置をＲＯＭ（リード
・オンリー・メモリー）に記憶させる事により、信号読
み出し時にこの記憶された位置で補正信号を発生し、こ
の欠陥画素信号を補正するものが知られている。

しかし、このような方法では上記補正の為にＩＨデイレ
イラ・インが必要となり、回路構成が複雑となる欠点が
あった。

（目的） 本発明の目的は前記問題点を解決した撮像装置を提供す
る事にある。

又、簡単な構成で高品質の画像を形成し得る撮像装置を
提供する事にある。

又、欠陥画素の補償を簡単な構成で行ない得る撮像装置
を提供する事にある。

（実施例） 次に、以上説明した構成に係る光センサセルを二次元に
配列して構成した本発明の光電変換装置の一実施例につ
いて図面を用いて説明する。

基本光センサセル構造を二次元的に配列した光電変換装
置の回路構成図を第５図に示す。

すでに説明した点線でかこまれた基本光センサセル３０
（この時バイポーラトランジスタのコレクタは基板およ
び基板電極に接続されることを示している。）、読出し
パルスおよびリフレッシュパルスを印加するための水平
ライン３１　、３１’、　３１　”−−−−１読出しパ
ルスを発生させるための垂直シフトレジスタ３２、垂直
シフトレジスタ３２と水平ライン３１．３１’。

３１″　−−−−の間のバッファＭＯＳトランジスタ３
３．３３’、３３”−−−−、バッファＭＯＳトランジ
スタ３３．３３’、３３”−−ｍ−のゲートにパルスを
印加するための端子３４、リフレッシュパルスを印加す
るためのバッファＭｏＳトランジスタ、−−−−３５，
３５’、３５″、それのゲートにパルスを印加するため
の端子３６、リフレッシュパルスを印加するための垂直
シフトレジスタ５２、基本光センサセル３０から蓄積電
圧を読出すための垂直ライン３８　、３８’　。

３８　″−−−−１及び５１　、５１’、　５１　”−
−−−１各垂直ラインを選択するためのパルスを発生す
る水平シフトレジスタ３９、各垂直ラインを開閉するた
めのゲート用ＭＯＳｈランジスタ４０゜４０’、　４０
　″−−−−１４９　、４９’　、　４９　”、蓄積電
圧をアンプ部に読出すための出力ライン４１゜５９、読
出し後に、出力ラインに蓄積した電荷をリフレッシュす
るためのＭｏ３）ランジスタ４２．５３、ＭＯＳ）ラン
ジスタ４２．５３ヘリフレツシユパルスを印加するため
の端子４３゜５４、出力信号を増幅するためのバイポー
ラ。

Ｍｏ５．ＦＥＴ、Ｊ−ＦＥＴ等のトランジスタ４４．５
５、負荷抵抗４５．５６とトランジスタ４４．５５を電
源に接続するための端子４６゜５７、トランジスタの出
力端子４７．５８、読出し動作において垂直ライン４０
．４０’。

４０　”−−−−１４９、４９’、　４９　”−−−−
に蓄積された電荷をリフレッシュするためのＭＯＳトラ
ンジスタ、−−−−４８、４８’　、　４８　”、−−
−−５０。

５０’　、　５０　”およびＭＯＳトランジスタ、−一
一一４８．４８’、４８″、−−−−５０、５０’　、
　５０　”のゲートにパルスを印加するための端子４９
によりこの光電変換装置は構成されている。

又、本発明の撮像装置では光電変換装置の各部分３２，
３４，３６，３９，４３，４９゜５４に対して駆動パル
スを供給する為のクロックドライバー〇ＫＤ、及びこの
クロックドライバーにタイミングパルスを供給する為の
クロックジェネレータＣＫＧを有している。又、これら
クロックドライバーＣＫＤ及びクロックジェネレータＣ
ＫＧにより制御手段が構成されている。

次に第６図は制御手段による撮像装置の駆動方法を示す
図で、！；Ｌ１〜文６は各センサーセルから成る行情報
で、奇数フィールドでは図のように文１とｆＬ２からｎ
１ライン、文３と交４からｎ２ライン、ｆＬ５とｆＬ６
からｎ３ライン情報を形成し、偶数フィールドでは文２
と文３からｍ１ライン、ｆＬ４とｆＬ５からｍ２ライン
、文６と見７からｍ３ライン情報を形成する。

その為に２水平ライン情報を同時に読み出し夫々４７．
５８の出力端子にこの情報を出力している。

次に第７図は本発明の撮像装置の構成例を示す図で、図
中１００は第５図示のような光電変換装置、６８は光電
変換装置１００から出力される２ラインの信号をフィー
ルド毎に異なる端子７２．７３に入力する為の本発明に
係るスイッチ回路、６９は減算器、７０はレベル調整抵
抗、７１は加算器である。尚、本実施例は従来のＸ−Ｙ
アドレス型ＭＯＳイメージセンサにも適用できる。

即ち奇数フィールドでは端子５８の出力から端子４７の
出力を減する事により輪郭信号を形成し、この輪郭信号
のレベルを抵抗７１で調整した後、原信号と加算器７１
で加算し、輪郭補正された映像信号を得る。又、偶数フ
ィールドでは端子４７の出力から端子５８の出力を減ず
る事により輪郭信号を形成し、この輪郭信号のレベルを
抵抗７で調整した後、原信号に加算する。

尚、クロックドライバー〇ＫＤはフィールド毎にスイッ
チ６８を切換える。このように本発明の第１実施例によ
れば遅延回路を用いる事なく、輪郭補正が可能となる効
果を有し、回路構成が極めて簡単となる。尚ＡＰＣは輪
郭信号形成手段としての輪郭信号形成ブロックである。

次に第８図（、ｉＬ）は本発明の第２実施例図で、本発
明は３水平ライン情報を同時に読み出す光電変換装置を
用いたものである。

本実施例では光電変換装置ｌＯＯの出力は隣接する３本
の水平ラインを同時に読み出したものである。

又、第５図と同じ番号のものは同じ要素を示す、又、ｌ
ｏｔはクロックドライバー、ＣＫＤにより制御されるス
イッチ回路である。

このようにして得られる各部の波形は第８図（ｂ）に示
すようなものであり、ａ−ｄは奇数フィールドの各部の
波形、ｄ−は偶数フィールドの加算器６５の出力波形、
ｄ　”はクレーム画像における輪郭信号を示したもので
あ。

第９図は光電変換装置１００の出力線の結線及びクロッ
クドライバーによる読み出し方法を説明する為の図であ
る。

本実施例ではクロックドライバーは奇数フィールドでは
ｎ１ラインとして２１〜文３のラインを同時に読み出し
、ｎ２ラインとしてｆＬ３〜文５のラインを同時に読み
出し、ｎ３ラインとしてｆＬ５〜ｆＬ７のラインを同時
に読み出し、ｎ４ラインとしてＪ１７〜又９のラインを
同時に読み出す。

又、偶数フィールドではｍ１ラインとしてｆＬ２〜ｉＬ
４のラインを同時に読み出し、ｍ２ラインとして！Ｑ、
４〜文６のラインを同時に読み出し、ｍ３ラインとして
文６〜文８のラインを同時に読み出す。

このように読み出す事によって次のような効果が得られ
る。先ず垂直相関処理をした場合にエツジ部分で偽信号
が出にくい、感度が向上する。又、後述のように輪郭補
正をし易い。

第１０図は光電変換装置１００の出力ｏ１゜０２．０３
を第８図（Ｌ）の出力ａ、ｂ、ｃに対応付ける為のスイ
ッチ回路１０１の構成につき説明する図で、スイッチ回
路１０１の内部は、図の様に構成されている。

又、クロックドライバーＣＫＤからは第１１図のように
フィールド毎及び行毎に異なるタイミングで出力の切換
えが行なわれる。

このように本実施例ではスイッチ回路１０１を設けてい
るので第８図（Ｌ）に示すようにａ、ｂ、ｃの１通りの
組み合わせに対して輪郭補償回路を構成すれば良く、構
成が極めて簡単である。

次に第１２図は本発明の第３実施例を示す図で７４．７
６．７８．８３は加算器、７５゜７９は重み付は回路、
７７はレベル調整抵抗、８０はスイッチ回路、８１は輝
度系処理回路、８２はカラー系処理回路である。

この実施例によれば第２実施例と同様に何ら遅延線等を
用いる事なく輪郭部補正ができると共に、スイッチ回路
８０の構成が簡単となるという効果がある。又、勿論後
段の７５〜７９の回路構成が１系統だけで済むという効
果、光電変換装置１００．内の配線が簡略化されるとい
う効果もある。

尚、第１３図はスイッチ８０の切換え制御の方法を説明
する図で、同図のように３水平ラインを同時に読み出す
場合にその真中の水平ラインの信号を原信号とし、その
上下のライン信号を夫々ＩＨ遅れた信号又はＩＨ進んだ
信号として用いている。

以上説明した如く本発明の実施例によれば光学像を撮像
する為の光電変換装置の複数の行の信号を同時に読み出
すと共に、この複数の行の信号を互いに演算して輪郭補
正信号を形成しているので信号処理系が極めて簡単にな
る。

又、複数行の信号を読み出して演算回路に入力する前に
ライン信号の組み合わせを変えるスインチ回路を設けて
いるので演算回路が１系統で済み、演算回路の構成が簡
単となる。

又、光電変換装置内での結線が簡単となる。

又、非破壊読み出し可能な光電変換装置を用いた場合に
は３本以上の水平ラインの信号を同時に、かつ水平走査
の度に一部を重ならせた状態でずらして読み出す事がで
き、垂直相関性を高める事ができる。又、輪郭信号も２
次以上の輪郭信号を作る事ができる。尚スイッチ回路は
光電変換装置内に設けていも良い。

次に第１４図は本発明の第４実施例図で、本実施例は光
電変換装置の画素の欠陥を補正し得るようにしたもので
ある。第１３図までと同じ符番のものは同じ要素を示す
。

８４は加算器、８５は重み付は回路、８６は切換手段と
してのスイッチ、８７は減算器、８８は欠陥画素位置を
記憶したＲＯＭである。

スイッチ回路１０１は光電変換装置１０′０の出力端子
Ｄｉ、−０２，０３より読み出された３水平ライン信号
を第１１図と同様に変換してａ、ｂ、ｃの信号にする。

ｂの信号は常に光電変換装置から同時に読み出される３
木の水平ラインの信号の内の真中の行の信号であり、こ
の信号は所定の画素位置においてドロップアウトを含む
。

この欠陥位置はＲＯＭ８８に予め記憶されており、ＲＯ
Ｍ８８はクロックジェネレータＣＫＧからの同ｗ！信号
に同期して駆動される。また、上記欠陥位置においてス
イッチ８６をＸ側からｙ側に切換える。これによりｂの
信号はａとＣの平均信号により補間される。尚、加算器
８４、重み付は回路８５は上記の平均信号を形成する為
のものである。又、平均信号は減算器８７でｂ信号と減
算され、輪郭信号ｄが形成される。その他の動作は第１
３ｃｇＪまでの説明と同じである。このように本発明の
実施例によれば何らディレィラインを用いる事なく画素
の欠陥補償が出来、構成が簡単となり、画質も向上する
。従って光電変換装置の歩留りをアップする事もできる
。尚、ｂの信号におけるドロップアウトを直接検出して
スイッチ８６を切換えても良い。

（効果） 以上説明した如く本発明によれば画素の欠陥補償を簡単
な構成で得る事ができ、しかも垂直相関の大きな隣接す
る画素ラインの信号で置き換えているので画質も向上す
る。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例に係る光センサセルの
平面図、第１図（ｂ）は断面図、第２図は等価回路、第
３図（ａ）は蓄積時間と読み出し電圧との関係を示す図
、第３図（ｂ）はバイアス電圧と読出し時間の関係を示
す図、第４図（ａ）はリフレッシュ動作時の等価回路図
、第４図（ｂ）はリフレッシュ、時間とベース電位との
関係を示す図、第５図は撮像用光電変換装置の構成側図
、第６図はその駆動方法を説明する為の図、第７図は撮
像装置の一例を示す図、第８図（ａ）は本発明の第２実
施例の構成図、第８図（ｂ）はその波形図、第９図は第
２実施例の駆動方法を説明する図、第１０図はスイッチ
回路１０１の構成を示す図、第１１図はスイッチ回路１
０１の動作を説明する図、第１２図は本発明の第３実施
例図、第１３図はスイッチ回路８０の駆動方法を説明す
る図。 第１４図は本発明の第４実施例図である。 １００　　・・・　光電変換装置、 ＣＫＤ　　・・・　クロックドライバー。 ＣＫＧ　　・・・　クロックジェネレータ、６Ｂ、ｉｏ
ｔ、８０．８６ ・・・　スイッチ回路。 第１口（ｂ） 多　脅　、　　　　２　ニーｌ 弓２０ ｔ 第が正ａ） １０−’　　　／σ−’　　　１０−２　　　Ｍ−′　
　Ｉ″Ｌ−ＺｔＪＳ檜電圧 八′イ７ス噂コ± 手続補正盲動式） 昭和６０年　５月２０日 １、事件の表示 昭和５９年特許願第２７６９８０号 ２、発明の名称 撮像装置 ３、補正をする者 事件との関係　　　　　特許出願人 住所　東京都大田区下丸子３−３０−２名称　（１００
）キャノン株式会社 代表者　賀　来　　龍　三　部 ４、代理人 居所　〒１４８東京都大田区下丸子３−３０−２５、補
正命令の日付 昭和６０年４月３０日（発送日付） ６、補正の対象 明　　細　　書 ７、補正の内容 願書に最初に添付した明細書の浄書・別紙の通り（内容
に変更なし）

Claims (1)

1. 【特許請求の範囲】 行及び列方向に配列された複数の光電変換素子を含む光
   電変換装置、 光電変換装置の複数の行の信号を同時に読み出す制御手
   段、 前記複数の行の信号を所定の光電変換素子位置で切換え
   る切換手段を有する撮像装置。