JPS61156423A - マイクロコンピユ−タのキ−スキヤン方式 - Google Patents
マイクロコンピユ−タのキ−スキヤン方式Info
- Publication number
- JPS61156423A JPS61156423A JP59276219A JP27621984A JPS61156423A JP S61156423 A JPS61156423 A JP S61156423A JP 59276219 A JP59276219 A JP 59276219A JP 27621984 A JP27621984 A JP 27621984A JP S61156423 A JPS61156423 A JP S61156423A
- Authority
- JP
- Japan
- Prior art keywords
- display
- output
- key scan
- key
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、マイクロコンピュータのキースキャン方式
に関するもので、特に螢光表示管駆動専用のコントロー
ル回路（以下表示コントロール回路と記す）を内蔵する
マイクロコンピュータに係わる。
に関するもので、特に螢光表示管駆動専用のコントロー
ル回路（以下表示コントロール回路と記す）を内蔵する
マイクロコンピュータに係わる。
一般ニ、表示コントロール回路を内蔵するマイクロコン
ピュータのキースキャンは、プログラムの実行と表示コ
ントロール回路とを独立に動作させ、プログラムは表示
用バッファへの表示データの書込みのみを行ない、表示
フントロール回路はバッファの内容に従って表示すると
いうものが多い。
ピュータのキースキャンは、プログラムの実行と表示コ
ントロール回路とを独立に動作させ、プログラムは表示
用バッファへの表示データの書込みのみを行ない、表示
フントロール回路はバッファの内容に従って表示すると
いうものが多い。
第４図は、このようなマイクロコンピュータのキースキ
ャン方式を説明するためのもので、図において、１１は
表示コントロール回路を内蔵するマイクロコンピュータ
、１２は螢光表示管、１３はキー人力部、Ｄ１〜Ｄ４は
ダイオードである。上記マイクロコンピュータＩＩのセ
グメント出力ＳＧおよびグリッド出力ＧＲはそれぞれ、
上記螢光表示管１２に供給され、ストローブ信号ＳＴは
ダイオードＤ凰〜Ｄ４のアノード、カソード間を介して
上記キー人力部１３に供給される。そして、上記キー人
力部１３から上記マイクロコンピュータ１ノに、押圧さ
れたキーに対応するキー人力ＫＩが入力されるようにな
っている。
ャン方式を説明するためのもので、図において、１１は
表示コントロール回路を内蔵するマイクロコンピュータ
、１２は螢光表示管、１３はキー人力部、Ｄ１〜Ｄ４は
ダイオードである。上記マイクロコンピュータＩＩのセ
グメント出力ＳＧおよびグリッド出力ＧＲはそれぞれ、
上記螢光表示管１２に供給され、ストローブ信号ＳＴは
ダイオードＤ凰〜Ｄ４のアノード、カソード間を介して
上記キー人力部１３に供給される。そして、上記キー人
力部１３から上記マイクロコンピュータ１ノに、押圧さ
れたキーに対応するキー人力ＫＩが入力されるようにな
っている。
しかし、上述したようなマイクロコンピュータのキース
キャンは、プログラムト表示コントａ−ル回路とが非同
期のため、表示専用のグリッド出力ＧＲおよびセグメン
ト出力ＳＧをキースキャンのストローブ信号ＳＴとして
利用できず、表示に関係のない他の出力ポートをストロ
ーブ信号ＳＴとして用いていた。このため多くの出力を
必要とする応用回路では、ラッチ回路等が必要となシコ
ストが上るという問題があった。またプログラムの負担
も大きくなる欠点がある。
キャンは、プログラムト表示コントａ−ル回路とが非同
期のため、表示専用のグリッド出力ＧＲおよびセグメン
ト出力ＳＧをキースキャンのストローブ信号ＳＴとして
利用できず、表示に関係のない他の出力ポートをストロ
ーブ信号ＳＴとして用いていた。このため多くの出力を
必要とする応用回路では、ラッチ回路等が必要となシコ
ストが上るという問題があった。またプログラムの負担
も大きくなる欠点がある。
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、プログラムの実行と表示コン
トロール回路との同期をとることによって、表示用のグ
リッド出力もしくはセグメント出力をキースキャン用の
ストロ−！信号として利用し、応用回路の簡易化を計れ
るマイクロコンピュータのキースキャ７方式を提供する
ことである。
その目的とするところは、プログラムの実行と表示コン
トロール回路との同期をとることによって、表示用のグ
リッド出力もしくはセグメント出力をキースキャン用の
ストロ−！信号として利用し、応用回路の簡易化を計れ
るマイクロコンピュータのキースキャ７方式を提供する
ことである。
〔発明の概要〕
すなわち、この発明においては、上記の目的を達成する
ために、螢光表示管を直接駆動するためのコントロール
回路およびドライブ回路を内蔵するマイクロコンピュー
タにおいて、割込みを利用してプログラムの実行とコン
トロール回路との同期をとることにより、割込みのサー
ビスプログラムで表示用のグリッドもしくはセグメント
信号出力からキースキャンに必要なストローブ信号を出
力するようにしている。
ために、螢光表示管を直接駆動するためのコントロール
回路およびドライブ回路を内蔵するマイクロコンピュー
タにおいて、割込みを利用してプログラムの実行とコン
トロール回路との同期をとることにより、割込みのサー
ビスプログラムで表示用のグリッドもしくはセグメント
信号出力からキースキャンに必要なストローブ信号を出
力するようにしている。
以下、この発明の一実施例について図面を参照して説明
する。第１図は概略構成図、第２図はその詳細な構成を
示すブロック図である。第１図において、前記第４図と
同一構成部には同じ符号を付してその詳細な説明は省略
する。すナワチ、マイクロコンピュータ１ノにおける表
示用のセグメント出力ＳＧを、キー人力部１３のキース
キャン用のストローブ信号として利用す、るようにして
いる。
する。第１図は概略構成図、第２図はその詳細な構成を
示すブロック図である。第１図において、前記第４図と
同一構成部には同じ符号を付してその詳細な説明は省略
する。すナワチ、マイクロコンピュータ１ノにおける表
示用のセグメント出力ＳＧを、キー人力部１３のキース
キャン用のストローブ信号として利用す、るようにして
いる。
このような構成は、プログラムの実行と表示コントロー
ル回路との同期を取ることによって実現されるもので、
以下これについて第２図のブロック図、および第３図の
タイミングチャートを参照しつつ詳細に説明する。内部
パス１４にＵ、ＲＡＭＺ５．コマンドレジスタ１６．セ
グメントラッチ回路１７．セレクタ１８、およびアドレ
スコントロール回路１９が夫々接続されて各データの授
受が行なわれる。上記コマンドレジスタ１６の出力は、
ウェイトコントａ−ル回路２０およびディマーコントロ
ール回路２１に供給され、リセット信号Ｒ８によってリ
セットされる。上記ウェイトコントロール回路２゜には
、割込要求信号ＩＮＴおよびリセット信号が供給され、
その出力が上記セレクタ１８および上記アドレスコント
ロール回路１９に供給される。また、タイミングコント
ロール回路２２にはリセット信号Ｒ８が供給され、その
出力が上記セグメントラッチ回路１７．ディマーコント
ロール回路２１．アドレスコントロール回路１９、およ
びグリッドラッチ回路２３に供給される。上記アドレス
コントロール回路１９の出力は、上記グリッドラッチ回
路２３に供給され、このグリッドラッチ回路２３．上記
ディマーコントロール回路２１の出力がそれぞれデコー
ダ２４に供給される。そして、上記デコーダ２４の出力
がラッチ／ドライバ２５を介してグリッド出力ＧＲとし
て出力される。また、上記セグメントラッチ回路１７の
出力はセレクタ１８に供給され、このセレクタ１８の出
力がラッチ／ ′ドライバ２６を介してセグメント
出力ＳＧとして出力される。
ル回路との同期を取ることによって実現されるもので、
以下これについて第２図のブロック図、および第３図の
タイミングチャートを参照しつつ詳細に説明する。内部
パス１４にＵ、ＲＡＭＺ５．コマンドレジスタ１６．セ
グメントラッチ回路１７．セレクタ１８、およびアドレ
スコントロール回路１９が夫々接続されて各データの授
受が行なわれる。上記コマンドレジスタ１６の出力は、
ウェイトコントａ−ル回路２０およびディマーコントロ
ール回路２１に供給され、リセット信号Ｒ８によってリ
セットされる。上記ウェイトコントロール回路２゜には
、割込要求信号ＩＮＴおよびリセット信号が供給され、
その出力が上記セレクタ１８および上記アドレスコント
ロール回路１９に供給される。また、タイミングコント
ロール回路２２にはリセット信号Ｒ８が供給され、その
出力が上記セグメントラッチ回路１７．ディマーコント
ロール回路２１．アドレスコントロール回路１９、およ
びグリッドラッチ回路２３に供給される。上記アドレス
コントロール回路１９の出力は、上記グリッドラッチ回
路２３に供給され、このグリッドラッチ回路２３．上記
ディマーコントロール回路２１の出力がそれぞれデコー
ダ２４に供給される。そして、上記デコーダ２４の出力
がラッチ／ドライバ２５を介してグリッド出力ＧＲとし
て出力される。また、上記セグメントラッチ回路１７の
出力はセレクタ１８に供給され、このセレクタ１８の出
力がラッチ／ ′ドライバ２６を介してセグメント
出力ＳＧとして出力される。
上記のような構成において、コマンドレジスタ１６には
、キースキャンモードを許可／禁止するＥＫＥＹフラグ
と表示の許可禁止を制御するＥＤＳＰフラグが用意され
ており、その出力がウェイトコントロール回路２０およ
びディマーコントロール回路２１に供給される。そして
、リセット後はキースキャンモート９２表示共に禁止と
なる。プログラムによってＲＡＭ １５に表示データを
セットした後、ＥＤＳＰフラグを論理“１”にする（時
刻ｔｒ ）とタイミングコントロール回路２２がＲＡ
Ｍ ７ ｓの表示データを自動的にセグメントラッチ回
路１７に転送し、セレクタ１８゜ラッチ／ドライバ２６
をそれぞれ介してセグメント出力ＳＧを螢光表示管１２
に供給して表示を行なう◎ 一方、キースキャンを行なう場合は、ＥＫＥＹフラグを
論理”１”にする（時刻ｔｚ ）とシステムクロックを
入力とする分周器の出力でＣＰＵに割込みがかけられ、
同時にＥＤＳＰフラグはハードウェア的に論理ＩＩ Ｏ
”となり表示が禁止される。表示が禁止されると、ラッ
チ／ドライバ２６の前段のセレクタ１８によって、セグ
メント出力ＳＧがプログラムからアクセス可能となる。
、キースキャンモードを許可／禁止するＥＫＥＹフラグ
と表示の許可禁止を制御するＥＤＳＰフラグが用意され
ており、その出力がウェイトコントロール回路２０およ
びディマーコントロール回路２１に供給される。そして
、リセット後はキースキャンモート９２表示共に禁止と
なる。プログラムによってＲＡＭ １５に表示データを
セットした後、ＥＤＳＰフラグを論理“１”にする（時
刻ｔｒ ）とタイミングコントロール回路２２がＲＡ
Ｍ ７ ｓの表示データを自動的にセグメントラッチ回
路１７に転送し、セレクタ１８゜ラッチ／ドライバ２６
をそれぞれ介してセグメント出力ＳＧを螢光表示管１２
に供給して表示を行なう◎ 一方、キースキャンを行なう場合は、ＥＫＥＹフラグを
論理”１”にする（時刻ｔｚ ）とシステムクロックを
入力とする分周器の出力でＣＰＵに割込みがかけられ、
同時にＥＤＳＰフラグはハードウェア的に論理ＩＩ Ｏ
”となり表示が禁止される。表示が禁止されると、ラッ
チ／ドライバ２６の前段のセレクタ１８によって、セグ
メント出力ＳＧがプログラムからアクセス可能となる。
プログラムはこの割込みによシ割込みサービスプログラ
ムへ制御が移るため、割込みサービスプログラムにキー
スキャン用ストローブ信号ＫＳＴを発生するプログラム
を書き込んでおくことでキースキャンが可能となる。ま
た、割込みサービスプログラムでは、キー人力が終了し
た後ＦＤＳ Ｐをソフトウェア的に論理″′１”にする
（時刻ｔｓ ）ことで表示が再開される。割込みは以
後も定期的に発生しこれからの動作を繰り返す。
ムへ制御が移るため、割込みサービスプログラムにキー
スキャン用ストローブ信号ＫＳＴを発生するプログラム
を書き込んでおくことでキースキャンが可能となる。ま
た、割込みサービスプログラムでは、キー人力が終了し
た後ＦＤＳ Ｐをソフトウェア的に論理″′１”にする
（時刻ｔｓ ）ことで表示が再開される。割込みは以
後も定期的に発生しこれからの動作を繰り返す。
このような構成によれば、ポートを有効に活用でき、ソ
フトウェアの面でも、キースキャン処理が必ず割込みサ
ービスプログラムに書込まれるので管理が容易となる。
フトウェアの面でも、キースキャン処理が必ず割込みサ
ービスプログラムに書込まれるので管理が容易となる。
以上説明したようにこの発明によれば、プログラムの実
行と表示コントロール回路との同期をとるようにしたの
で、表示用のグリッドもしくはセグメント出力をキース
キャン用のストローブ信号として利用でき、応用回路の
簡易化を図しるマイクロコンピュータのキースキャン方
式が得られる。
行と表示コントロール回路との同期をとるようにしたの
で、表示用のグリッドもしくはセグメント出力をキース
キャン用のストローブ信号として利用でき、応用回路の
簡易化を図しるマイクロコンピュータのキースキャン方
式が得られる。
第１図はこの発明の一実施例に係わるマイクロコンピュ
ータのキースキャン方式を説明スルための概略構成図、
第２図は上記第１図の構成例を示すブロック図、第３図
は上記第２図の回路の動作を説明するだめのタイミング
チャート、第４図は従来のマイクロコンピュータのキー
スキャン方式を説明するだめの概略構成図である。 １ノ・・・マイクロコンピュータ、１２・・・螢光表示
管、１３・・・キー人力部、ＳＧ・・・セグメント出力
、ＧＲ・・・グリッド出力、ＫＩ・・・キー人力。 出願人代理人 弁理士 鈴 江 武 彦第４図
ータのキースキャン方式を説明スルための概略構成図、
第２図は上記第１図の構成例を示すブロック図、第３図
は上記第２図の回路の動作を説明するだめのタイミング
チャート、第４図は従来のマイクロコンピュータのキー
スキャン方式を説明するだめの概略構成図である。 １ノ・・・マイクロコンピュータ、１２・・・螢光表示
管、１３・・・キー人力部、ＳＧ・・・セグメント出力
、ＧＲ・・・グリッド出力、ＫＩ・・・キー人力。 出願人代理人 弁理士 鈴 江 武 彦第４図
Claims (1)
- 螢光表示管を直接駆動するためのコントロール回路およ
びドライブ回路とを内蔵したマイクロコンピュータにお
いて、表示用のグリッド信号もしくはセグメント信号を
利用してキースキャンに必要なストローブ信号を得るこ
とを特徴とするマイクロコンピュータのキースキャン方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276219A JPS61156423A (ja) | 1984-12-28 | 1984-12-28 | マイクロコンピユ−タのキ−スキヤン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276219A JPS61156423A (ja) | 1984-12-28 | 1984-12-28 | マイクロコンピユ−タのキ−スキヤン方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61156423A true JPS61156423A (ja) | 1986-07-16 |
Family
ID=17566344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59276219A Pending JPS61156423A (ja) | 1984-12-28 | 1984-12-28 | マイクロコンピユ−タのキ−スキヤン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61156423A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63200224A (ja) * | 1987-02-14 | 1988-08-18 | Fanuc Ltd | キ−ボ−ド装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583053A (ja) * | 1981-06-30 | 1983-01-08 | Toshiba Corp | 電子装置の入出力信号制御方式 |
-
1984
- 1984-12-28 JP JP59276219A patent/JPS61156423A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583053A (ja) * | 1981-06-30 | 1983-01-08 | Toshiba Corp | 電子装置の入出力信号制御方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63200224A (ja) * | 1987-02-14 | 1988-08-18 | Fanuc Ltd | キ−ボ−ド装置 |
| JPH0423288B2 (ja) * | 1987-02-14 | 1992-04-21 | Fanuc Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0786870B2 (ja) | コプロセツサのデータ転送制御方法およびその回路 | |
| JPH0934789A (ja) | 情報処理装置 | |
| JPS61156423A (ja) | マイクロコンピユ−タのキ−スキヤン方式 | |
| EP0598417A2 (en) | Data processing system having scanner for searching memory for message having top priority and/or identity code identical with new message | |
| JPH07200486A (ja) | 情報処理装置 | |
| JP2000155701A (ja) | デバッグ回路 | |
| JPH02308356A (ja) | 並列処理装置 | |
| JPS61175834A (ja) | マイクロプログラムデバツグ機能付きデ−タ処理装置 | |
| JP3317819B2 (ja) | シングルポートｒａｍの２ポートアクセスの制御方式 | |
| JPH02222059A (ja) | マルチプロセッサシステム | |
| JP2723609B2 (ja) | マイクロプロセッサ | |
| JPS63204456A (ja) | バス制御装置 | |
| JPH07146846A (ja) | マルチプロセッサシステム | |
| JPH06274460A (ja) | 異速度プロセッサ間データ通信装置 | |
| JPS60168261A (ja) | 計算機システム | |
| JPS6120028B2 (ja) | ||
| JPH10312354A (ja) | 割り込み処理システム | |
| JPS61198339A (ja) | マイクロプログラムデバツグ機能付きデ−タ処理装置 | |
| JPS60186939A (ja) | タイマ機構 | |
| JPS60138607A (ja) | プロセス入出力装置 | |
| JPH01130235A (ja) | マイクロコンピュータ開発支援装置 | |
| JPS6361352A (ja) | マイクロプロセツサシステムに於けるデ−タ転送方法 | |
| JPS62229451A (ja) | 計算機システムの周辺装置 | |
| JPS63156263A (ja) | アダプタのメインテナンス方式 | |
| JPS62111347A (ja) | 計算機システム |