JPS6115349A - Wiring formation for semiconductor element - Google Patents

Wiring formation for semiconductor element

Info

Publication number
JPS6115349A
JPS6115349A JP13524884A JP13524884A JPS6115349A JP S6115349 A JPS6115349 A JP S6115349A JP 13524884 A JP13524884 A JP 13524884A JP 13524884 A JP13524884 A JP 13524884A JP S6115349 A JPS6115349 A JP S6115349A
Authority
JP
Japan
Prior art keywords
layer
aluminum
insulating film
wiring material
intermediate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13524884A
Other languages
Japanese (ja)
Inventor
Akira Tatsuzawa
竜沢 公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP13524884A priority Critical patent/JPS6115349A/en
Publication of JPS6115349A publication Critical patent/JPS6115349A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

PURPOSE:To enable the wiring material of aluminum series to be sputtered while being heated to high temperature by a method wherein a layer of high melting point metal is formed on an intermediate insulation film prior to the deposition of the wiring material of aluminum series on the intermediate insulation film. CONSTITUTION:After a field oxide film 12, a gate oxide film 13, a gate electrode 14, and a source-drain diffused layer 15 are formed on a semiconductor substrate 11, the intermediate insulation film 16 of phosphorus glass or the like is formed on the substrate 11, and a tungsten layer 17 is formed on the film 16 thinly as the layer of high melting point metal after glass flow. Next, contact holes 18 are formed on the electrode 14 and the layer 15; thereafter, an aluminum series metal is sputtered, while being heated to high temperature, as the wiring material of aluminum series on the layer 17 including the holes 18. Then, aluminum series wirings 19 are formed on the holes 18 and the layer 17 by patterning the aluminum series metal, and the layer 17 part exposed by patterning is removed.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、LSIなどにおける半導体素子の配線形成
方法に係り、詳しくは、リンガラスなどの中間絶縁膜上
にアルミ系配線を形成する方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a method for forming wiring for semiconductor elements in LSIs, etc., and more particularly, to a method for forming aluminum-based wiring on an intermediate insulating film such as phosphor glass. .

(従来の技術) 従来の半導体素子の断面図を第2図に示す。この図にお
いて、lは半導体基板、2はフィールド酸化膜、3はゲ
ート酸化膜、4はゲート電極、5はソース・ドレイン拡
散層、6はリンガラスなどの中間絶縁膜、7はコンタク
トホール、8はアルミ系配線であり、このアルミ系配線
8は、前8e−コンタクトホール部を含む前記中間絶縁
膜6上にスパッタとパターニングにより形成される。
(Prior Art) A cross-sectional view of a conventional semiconductor element is shown in FIG. In this figure, l is a semiconductor substrate, 2 is a field oxide film, 3 is a gate oxide film, 4 is a gate electrode, 5 is a source/drain diffusion layer, 6 is an intermediate insulating film such as phosphor glass, 7 is a contact hole, and 8 is an aluminum-based wiring, and this aluminum-based wiring 8 is formed on the intermediate insulating film 6 including the front 8e contact hole portion by sputtering and patterning.

このようにして得られたアルミ系配線8には2つの大き
な問題がある。1つはステップカバレンジの悪さであり
、他の1つは、その後の熱処理によって表面に発生する
ヒロックの存在である。ステップカバレンジの悪い配線
は断切れを引き起こす。また、ヒロックは時には膜厚と
同程度の扁さになることもあり、その上の絶縁膜を破る
など信頼性上の問題を引き起こす。
The aluminum-based wiring 8 thus obtained has two major problems. One is poor step coverage, and the other is the presence of hillocks that occur on the surface due to subsequent heat treatment. Wiring with poor step coverage causes disconnections. In addition, hillocks can sometimes be as flat as the film thickness, causing reliability problems such as breaking the overlying insulating film.

これら2つの問題を同時に解決するには、できるだけ高
温に加熱しながらアルミ系配線材料をスパッタするとよ
い。このようにすると、表面の原子が動き易くなり、ス
テップ部でも均一に膜がつく。また、後の熱処理の際に
生じる圧縮応力も緩和されるので、ヒロツクもできにく
くなる。
In order to solve these two problems at the same time, it is recommended to sputter the aluminum-based wiring material while heating it to as high a temperature as possible. This makes it easier for atoms on the surface to move, so that a film is formed evenly on the step portions. In addition, the compressive stress generated during the subsequent heat treatment is also alleviated, making it difficult for hillocks to form.

(発明が解決しようとする問題点) しかしながら、従来の、リンガラスなどの中間絶縁膜上
に直接アルミ系配線材料をデポジションする方法に、高
温加熱スパッタを適用すると、配線材料と中間絶縁膜(
アルミとリンガラス)が反応し、その反応物が中間絶縁
膜上に強く付着して除去できなくなり、信頼性上の問題
を引き起こすという欠点があった。
(Problems to be Solved by the Invention) However, when high-temperature heating sputtering is applied to the conventional method of directly depositing an aluminum wiring material on an intermediate insulating film such as phosphor glass, the wiring material and the intermediate insulating film (
The problem was that the reactants (aluminum and phosphorus glass) reacted, and the reactant strongly adhered to the intermediate insulating film and could not be removed, causing reliability problems.

(問題点を解決するための手段) そこで、この発明では、中間絶縁膜上にアルミ系配線材
料をデポジションするのに先立って、高融点金属層を中
間絶縁膜上に形成する。
(Means for Solving the Problems) Therefore, in the present invention, a high melting point metal layer is formed on the intermediate insulating film prior to depositing the aluminum wiring material on the intermediate insulating film.

(作用) このようにすれば、高融点金属層がアルミ系配線材料と
中間絶縁膜との反応を防ぐために、アルミ系配線材料の
デポジションに高温加熱スパッタを適用することができ
るようになる。
(Function) In this way, high-temperature heating sputtering can be applied to the deposition of the aluminum-based wiring material in order to prevent the high-melting point metal layer from reacting with the aluminum-based wiring material and the intermediate insulating film.

(実施例) 第1図は、この発明の半導体素子の配線形成方法の一実
施例を示す。以下、この一実施例について説明する。
(Example) FIG. 1 shows an example of the method for forming interconnections of a semiconductor element according to the present invention. This embodiment will be described below.

第1図(a)において、11は半導体基板で、フィール
ド酸化膜12、ゲート酸化膜13、ゲート電極14およ
びソース・ドレイン拡散層15が形成されている。この
ような半導体基板ll上に、まず、リンガラスなどの中
間絶縁膜16全形成し、ガラスフローを行った後、その
中間絶縁膜16上に高融点金属層としてタングステン層
17を薄く(500〜1000λ厚)形成する。この状
態が第1図(a)に示されている。
In FIG. 1(a), 11 is a semiconductor substrate on which a field oxide film 12, a gate oxide film 13, a gate electrode 14, and a source/drain diffusion layer 15 are formed. On such a semiconductor substrate ll, first, an intermediate insulating film 16 such as phosphor glass is completely formed, and after glass flow is performed, a tungsten layer 17 is thinly formed (500 ~ 1000λ thickness). This state is shown in FIG. 1(a).

続いて、タングステン層17および中間絶縁膜16をホ
トリソ工程でエツチングすることにより、このタングス
テン層17および中間絶縁膜16に、前記ゲート電極1
4およびソース・ドレイン拡散層15上においてコンタ
クトホール18を形成する。この状態が第1図(b)に
示されている。ここで、エツチングは、ウェットエツチ
ングよシトライエツチングの方がよい。ウェットエツチ
ングでは、タングステン層17と中間絶縁膜16を別々
にエツチングしなければならず、またタングステン層1
7がひさし状に残されるため、アルミ系配線材料のステ
ッ°プカバンソジにとって逆効果となる。
Subsequently, the tungsten layer 17 and the intermediate insulating film 16 are etched by a photolithography process, so that the gate electrode 1 is formed on the tungsten layer 17 and the intermediate insulating film 16.
4 and the source/drain diffusion layer 15. A contact hole 18 is formed above the source/drain diffusion layer 15. This state is shown in FIG. 1(b). Here, dry etching is better than wet etching. In wet etching, the tungsten layer 17 and the intermediate insulating film 16 must be etched separately, and the tungsten layer 1
7 is left in the shape of an eaves, which has an adverse effect on step bag mounting made of aluminum-based wiring material.

これに対してドライエツチングによれば、 CF、など
のガスl史うことにより、タングステン層17と中間絶
縁膜16とを選択性なく連続的にエッチ7Fすることが
でき、しかもタングステン層17がひさし状に残される
こともなくなる。
On the other hand, with dry etching, the tungsten layer 17 and the intermediate insulating film 16 can be etched continuously without selectivity by using a gas such as CF. It will no longer be left behind.

次に、コンタクトホール18部を含む前記タングステン
層17上に、アルミ系配線材料としてアルミ系金属を高
温に加熱しながらスパッタする。
Next, an aluminum-based metal is sputtered as an aluminum-based wiring material onto the tungsten layer 17 including the contact hole 18 portion while being heated to a high temperature.

しかる後、そのスパッタされたアルミ系金属をホトリン
工程でバターニングすることにより、そのパターニング
されたアルミ基金−からなるアルミ系配線19 f 前
記コンタクトホール18部およびタングステン層17上
に形成する。最後に、前記アルミ系金属のバターニング
により露出した部分のタングステン層17をエツチング
K<って除去する。この状態が第1図(c)に示されて
いる。
Thereafter, the sputtered aluminum metal is patterned in a photolithography process to form an aluminum wiring 19f made of the patterned aluminum base on the contact hole 18 and the tungsten layer 17. Finally, the portion of the tungsten layer 17 exposed by the patterning of the aluminum metal is removed by etching. This state is shown in FIG. 1(c).

ガお、前記アルミ系金属のスパッタ時の加熱温度は具体
的には400°C〜500℃で、後の工程中最高の温度
かそれ以上の温度にすることが望ましい。
Specifically, the heating temperature during sputtering of the aluminum-based metal is 400° C. to 500° C., and it is desirable to set the temperature to the highest temperature in the subsequent steps or higher.

また、タングステン層17の露出した部分のエンチング
除去は、過酸化水素水または弗酸硝酸で簡単に行える◎ 以上のように、この発明の一実施例では、中間絶縁膜1
6上にアルミ系配線材料としてのアルミ系金属をスパッ
タするのに先立って、タングステン層17を中間絶縁M
16上に形成するようにしたので、アルミ系金属と中間
絶縁膜16の反応に制約されることなく高温に加熱しな
がらアルミ系金属をスパッタすることが可能となり、配
線材料ひいては配線のステップカバンツヅの改善および
ヒロツクの抑制に著しい効果がある。また、この一実施
例では、タングステン層17を形成した後、このタング
ステン層17および中間絶縁膜16にコンタクトホール
18を形成するようにしており、これによりコンタクト
ホール18部にはタングステン層17が存在しないため
、アルミ系配線19と例えばソース・ドレイン拡散層1
5とのオーミツクコンタクトも容易に形成できる。
Further, the exposed portion of the tungsten layer 17 can be easily etched and removed using hydrogen peroxide solution or hydrofluoric acid/nitric acid◎ As described above, in one embodiment of the present invention, the intermediate insulating film 1
Prior to sputtering aluminum-based metal as an aluminum-based wiring material onto 6, a tungsten layer 17 is formed as an intermediate insulating material.
Since the aluminum metal is formed on the intermediate insulating film 16, it is possible to sputter the aluminum metal while heating it to a high temperature without being restricted by the reaction between the aluminum metal and the intermediate insulating film 16. It has a remarkable effect on improving and suppressing hirotsu. Further, in this embodiment, after forming the tungsten layer 17, the contact hole 18 is formed in the tungsten layer 17 and the intermediate insulating film 16, so that the tungsten layer 17 is present in the contact hole 18 portion. Therefore, the aluminum wiring 19 and, for example, the source/drain diffusion layer 1
Ohmic contact with 5 can also be easily formed.

なお、上記一実施例では、高融点金属としてタングステ
ンを使用した場合について説明したが、タングステンの
ほかに、モリブデン、チタン、タンタルを用いても同様
の効果がある。これら高融点金属の場合において、それ
らの不要部の除去にはそれぞれ以下の薬品を使うとよい
。すなわち、モリブデンに対しては弗酸硝酸、硝酸、ア
ンモニア、チタンに対しては弗酸、弗酸硝酸、アンモニ
ア、タンタルに対しては弗酸、アンモニアなどである。
In the above embodiment, tungsten is used as the high melting point metal, but molybdenum, titanium, and tantalum may be used in addition to tungsten to provide similar effects. In the case of these high melting point metals, the following chemicals may be used to remove the unnecessary parts. That is, for molybdenum, hydrofluoric acid, nitric acid, nitric acid, ammonia, for titanium, hydrofluoric acid, hydrofluoric acid, nitric acid, ammonia, and for tantalum, hydrofluoric acid, ammonia, etc. are used.

また、上記説明では、中間絶縁膜の具体例としてリンガ
ラスを挙げているが、中間絶縁膜が5i02の場合にも
この発明は同様の効果を得ることができる。
Further, in the above description, phosphorus glass is cited as a specific example of the intermediate insulating film, but the present invention can obtain similar effects even when the intermediate insulating film is 5i02.

(発明の効果) 以上詳述したように、この発明の方法は、中間絶縁膜上
にアルミ系配線材料をデポジションするのに先立って、
高融点金属層を中間絶縁膜上に形成するようにしたので
、アルミ系配線材料と中間絶縁膜の反応に制約されるこ
となく高温に加熱しながらアルミ系配線材料をスパッタ
することが可能となり、配線材料ひいては配線のステッ
プカバレンジの改善およびヒロックの抑制に著しい効果
がある。
(Effects of the Invention) As detailed above, in the method of the present invention, prior to depositing the aluminum-based wiring material on the intermediate insulating film,
Since the high-melting point metal layer is formed on the intermediate insulating film, it is possible to sputter the aluminum-based wiring material while heating it to a high temperature without being restricted by the reaction between the aluminum-based wiring material and the intermediate insulating film. This has a remarkable effect on improving the wiring material and thus the step coverage range of the wiring and suppressing hillocks.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の半導体素子の配線形成方法の一実施
例を示す断面図、第2図は従来の半導体素子の断面図で
ある。 11・・・半導体基板、16・・・中間絶縁膜、17・
・・タングステン層、19・・・アルミ系配線。
FIG. 1 is a cross-sectional view showing an embodiment of the method for forming interconnects in a semiconductor device according to the present invention, and FIG. 2 is a cross-sectional view of a conventional semiconductor device. 11... Semiconductor substrate, 16... Intermediate insulating film, 17.
...Tungsten layer, 19...Aluminum wiring.

Claims (1)

【特許請求の範囲】[Claims] 半導体基板上の中間絶縁膜上に高融点金属層を形成する
工程と、この工程により形成された高融点金属層上にア
ルミ系配線材料をデポジションし、それをパターニング
することによりアルミ系配線を形成する工程と、この工
程の後に前記アルミ系配線材料のパターニングにより露
出した高融点金属層を除去する工程とを具備してなる半
導体素子の配線形成方法。
Aluminum wiring is formed by forming a high melting point metal layer on the intermediate insulating film on the semiconductor substrate, depositing an aluminum wiring material on the high melting point metal layer formed by this process, and patterning it. 1. A method for forming wiring in a semiconductor element, comprising a step of forming a wiring, and a step of removing a high melting point metal layer exposed by patterning the aluminum-based wiring material after this step.
JP13524884A 1984-07-02 1984-07-02 Wiring formation for semiconductor element Pending JPS6115349A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13524884A JPS6115349A (en) 1984-07-02 1984-07-02 Wiring formation for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13524884A JPS6115349A (en) 1984-07-02 1984-07-02 Wiring formation for semiconductor element

Publications (1)

Publication Number Publication Date
JPS6115349A true JPS6115349A (en) 1986-01-23

Family

ID=15147267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13524884A Pending JPS6115349A (en) 1984-07-02 1984-07-02 Wiring formation for semiconductor element

Country Status (1)

Country Link
JP (1) JPS6115349A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0229585A (en) * 1988-07-19 1990-01-31 Sanyo Electric Co Ltd Temperature alarm device
JPH0235753A (en) * 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0229585A (en) * 1988-07-19 1990-01-31 Sanyo Electric Co Ltd Temperature alarm device
JP2562668B2 (en) * 1988-07-19 1996-12-11 三洋電機株式会社 Temperature alarm device
JPH0235753A (en) * 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
EP0213197B1 (en) A method in the manufacture of integrated circuits
JPS584924A (en) Forming method for semiconductor device electrode
JPH01252763A (en) Formation of metal silicide
JP3129232B2 (en) Method for manufacturing semiconductor device
JPH0282626A (en) Mutual connection method for semiconductor device
JPS6115349A (en) Wiring formation for semiconductor element
JPS59175726A (en) Manufacture of semiconductor device
JP2699845B2 (en) Method for manufacturing semiconductor device
JPH08204188A (en) Semiconductor device and its manufacture
KR100521051B1 (en) Method of forming a metal wiring in a semiconductor device
KR0149572B1 (en) Copper film etching method
JPS5918632A (en) Formation of electrode of semiconductor device
JPS5810836A (en) Semiconductor device
JPS6154650A (en) Manufacturing method of semiconductor device
KR100342826B1 (en) Method for forming barrier metal layer of semiconductor device
JPS6151941A (en) Manufacture of electrode wiring film
KR100290771B1 (en) Method of forming contact plug of semiconductor device
JPS60115265A (en) Semiconductor device and manufacture thereof
KR0172770B1 (en) Method of forming barrier metal layer including silicide
JPS582069A (en) Manufacture of semiconductor device
JPH03263825A (en) Manufacture of semiconductor device
JPS61256718A (en) Manufacture of semiconductor integrated circuit device
JPS5816072A (en) Dry etching method for aluminum alloy film
JPS63108715A (en) Manufacture of semiconductor device
JPH03153034A (en) Manufacture of al-alloy interconnection layer