JPS6115278A - 画素間演算回路 - Google Patents
画素間演算回路Info
- Publication number
- JPS6115278A JPS6115278A JP59135912A JP13591284A JPS6115278A JP S6115278 A JPS6115278 A JP S6115278A JP 59135912 A JP59135912 A JP 59135912A JP 13591284 A JP13591284 A JP 13591284A JP S6115278 A JPS6115278 A JP S6115278A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- clamp
- alu
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/0007—Image acquisition
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野Ｊ
この発明は、画像処理において、第１および第２画像デ
ータ間の算術・論理演算により第３画像データを生成す
る画素間演算回路に関する。
ータ間の算術・論理演算により第３画像データを生成す
る画素間演算回路に関する。
［発明の技術的背ｌ１ｌ
一般に、この種の画素間演算回路では、△ＬＵにより第
１および第２画像データ間の論理演算、或はＩｌ術演算
が行なわれる。算術演算の場合、従来は、ＡＬＵの演算
結果、ＡＬＵからのキャリービット、および第２画像デ
ータの最上位ビット（サインビット）を調べた上で、ソ
フトウェア等により、結果を判断し、その判断結果に基
づいて演算結果の変換を行なうことにより第３画像デー
タの生成を行なっていた。また、演算結果がオーバフロ
ーした場合のクランプも同様であった。
１および第２画像データ間の論理演算、或はＩｌ術演算
が行なわれる。算術演算の場合、従来は、ＡＬＵの演算
結果、ＡＬＵからのキャリービット、および第２画像デ
ータの最上位ビット（サインビット）を調べた上で、ソ
フトウェア等により、結果を判断し、その判断結果に基
づいて演算結果の変換を行なうことにより第３画像デー
タの生成を行なっていた。また、演算結果がオーバフロ
ーした場合のクランプも同様であった。
［背景技術の問題点］
このように、従来の画素間演算回路では、ソフトウェア
による逐次処理により第３画像データの生成を行なって
いたため、演算時間が長くなり、したがってリアルタイ
ムでの画素間演算が行なえない欠点があった。
による逐次処理により第３画像データの生成を行なって
いたため、演算時間が長くなり、したがってリアルタイ
ムでの画素間演算が行なえない欠点があった。
［発明の目的］
この発明は上記事情に鑑みてなされたものでその目的は
、簡単な回路を付加するだけで、画素間演紳の高速化が
図れる画素間演算回路を提供することにある。
、簡単な回路を付加するだけで、画素間演紳の高速化が
図れる画素間演算回路を提供することにある。
［発明の劃Ｅ
この発明では、第１および第２画像データ間の算術・論
理演算を行なうＡＬＵからのキャリービット、および同
ＡＬＬＪの演算モードを示す演算モード情報を含む条件
情報に応じ、上記ＡＬＵの演算結果またはクランプデー
タを出力データとして選択出力すると共に（第１種）制
御信号を出力するクランプ回路が設けられている。この
クランプ回路からの出力データおよび〈第１種）制ｍ信
号は、補数回路に導かれる。補数回路は、同（第１種）
制御信号に応じ、上記クランプ回路からの出力データ、
またはその補数を（第１）選択回路に出力する。この（
第１）選択回路には、上記ＡＬＵの演算結果の１ビット
右シフトデータである平均値データも導かれる。（第１
）選択回路は、上記補数回路からの出力データ、または
上記ＡＬＩＪの演算結果の１ビット右シフトデータのい
ずれか一方を第３画像データとして選択する。
理演算を行なうＡＬＵからのキャリービット、および同
ＡＬＬＪの演算モードを示す演算モード情報を含む条件
情報に応じ、上記ＡＬＵの演算結果またはクランプデー
タを出力データとして選択出力すると共に（第１種）制
御信号を出力するクランプ回路が設けられている。この
クランプ回路からの出力データおよび〈第１種）制ｍ信
号は、補数回路に導かれる。補数回路は、同（第１種）
制御信号に応じ、上記クランプ回路からの出力データ、
またはその補数を（第１）選択回路に出力する。この（
第１）選択回路には、上記ＡＬＵの演算結果の１ビット
右シフトデータである平均値データも導かれる。（第１
）選択回路は、上記補数回路からの出力データ、または
上記ＡＬＩＪの演算結果の１ビット右シフトデータのい
ずれか一方を第３画像データとして選択する。
［発明の実施例］
第１図は、この発明の一実施例に係る画素開演４ロ路の
構成を示づもので、１１．１２は第１．第２画像データ
を保持するレジスタである。１３はレジスタ１１．１２
に保持された第１．第２画像データ間の論理演算、或は
算術演算を行なうＡＬＵ （算術・論理演算回路）、１
４はＡＬＵ１３の演算結果１またはそのクランプ値（ｍ
またはｎ）、および補数信号（第１種制御信号）１５を
出力するクランプ回路である。
構成を示づもので、１１．１２は第１．第２画像データ
を保持するレジスタである。１３はレジスタ１１．１２
に保持された第１．第２画像データ間の論理演算、或は
算術演算を行なうＡＬＵ （算術・論理演算回路）、１
４はＡＬＵ１３の演算結果１またはそのクランプ値（ｍ
またはｎ）、および補数信号（第１種制御信号）１５を
出力するクランプ回路である。
第２図はクランプ回路１４の構成を示す。クランプ回路
１４は、デコード回路２０およびセレクタ（第２選択回
路）２１を有している。デコード回路２０は、Ａ Ｌ
Ｕ１３の演算モードを示す演算モード情報Ｍ、Ａ Ｌ
Ｕ １３からのキャリービットＣ，ＡＬＬ１１３の演算
結果の最上位ビットＡ、レジスタ１２に保持された第２
画像データの最上位ビット（サインビット）Ｓ、および
第２画像データの表現条件Ｎ（正の整数表現Ｐであるか
、或は２の補数表現Ｉか）の連結情報（条件情報）をデ
コードし、補数信号１５、およびセレクタ２１に対する
選択制御信号（第２種ａ、ｌＩ御信号）２２〜２４を出
力する。なお、この実施例では、第１画像データは、正
の整数表現Ｐである。
１４は、デコード回路２０およびセレクタ（第２選択回
路）２１を有している。デコード回路２０は、Ａ Ｌ
Ｕ１３の演算モードを示す演算モード情報Ｍ、Ａ Ｌ
Ｕ １３からのキャリービットＣ，ＡＬＬ１１３の演算
結果の最上位ビットＡ、レジスタ１２に保持された第２
画像データの最上位ビット（サインビット）Ｓ、および
第２画像データの表現条件Ｎ（正の整数表現Ｐであるか
、或は２の補数表現Ｉか）の連結情報（条件情報）をデ
コードし、補数信号１５、およびセレクタ２１に対する
選択制御信号（第２種ａ、ｌＩ御信号）２２〜２４を出
力する。なお、この実施例では、第１画像データは、正
の整数表現Ｐである。
セレクタ２１は、デコード回路２０からの選択制御信号
２２〜２４に応じ、ＡＬＵ１３の演算結果Ｉ、全てのビ
ットが論理” １ ”となっているクランプデータ（オ
ーバクランプデータ）ｍ、または全てのビットが論理”
ｏ ”となっているクランプデータ（アンダクランブ
データ）ｎのいずれか１つを選択する。デコード回路？
０およびセレクタ２１からなるクランプ回路１４の入力
条件と出力との関係の一例を、第３図に示す。なお、第
３図において、記号×は、該当ビットの論理値が’Ｏ”
、 ” １ ”のいずれても、出力に無関係である
ことを示す。また、Ｓ。
２２〜２４に応じ、ＡＬＵ１３の演算結果Ｉ、全てのビ
ットが論理” １ ”となっているクランプデータ（オ
ーバクランプデータ）ｍ、または全てのビットが論理”
ｏ ”となっているクランプデータ（アンダクランブ
データ）ｎのいずれか１つを選択する。デコード回路？
０およびセレクタ２１からなるクランプ回路１４の入力
条件と出力との関係の一例を、第３図に示す。なお、第
３図において、記号×は、該当ビットの論理値が’Ｏ”
、 ” １ ”のいずれても、出力に無関係である
ことを示す。また、Ｓ。
Ｃ，Ａおよび補数信号１５は、論理゛１°゛のとき真値
であるものとする。また、第３図において、演算モード
の欄の数式の左辺第１項は第１画像データ、第２項は第
２画像データ、そして右辺の項はクランプ回路１４の出
力を示す。
であるものとする。また、第３図において、演算モード
の欄の数式の左辺第１項は第１画像データ、第２項は第
２画像データ、そして右辺の項はクランプ回路１４の出
力を示す。
再び第１図を参照すると、１６はクランプ回路１４（内
のデコード回路２０）からの補数信号１５に応じ、同ク
ランプ回路１４（内のセレクタ２１）からの出力データ
、またはその補数を出力する補数回路、１７はセレクタ
（第１１Ａ択回路）である。セレクタ１７は、補数回路
１６からの出力データ、またはＡＬＵ１３からのキャリ
ービットＣと演算結果１の最下位ビットを除く残りピッ
ｈ ｑとの連結情報（（、Ｉ−ｑ）のいずれか一方を、
第３画像データとして選択出力する。
のデコード回路２０）からの補数信号１５に応じ、同ク
ランプ回路１４（内のセレクタ２１）からの出力データ
、またはその補数を出力する補数回路、１７はセレクタ
（第１１Ａ択回路）である。セレクタ１７は、補数回路
１６からの出力データ、またはＡＬＵ１３からのキャリ
ービットＣと演算結果１の最下位ビットを除く残りピッ
ｈ ｑとの連結情報（（、Ｉ−ｑ）のいずれか一方を、
第３画像データとして選択出力する。
次に、この発明の一実施例の動作を説明する。
まず、外部より第１画像データ、第２画像データが転送
され、対応するレジスタ１１．１２に保持される。レジ
スタ１１．１２に保持された第１．第２画像データはＡ
Ｌ Ｕ １３に導かれる。しかして、ＡＬｔＪ１３は
、嬉１．第２画像データを用い、指定された演痺、例え
ば論理積（ＡＮＤ）、論理和（ＯＲ）、排他的論理和（
ＸＯＲ）などの論理演算、或は加算、減算なとの算術演
算を行なう。Ａ Ｌ Ｕ １３の演算結果１はクランプ
回路１４に導かれる。このクランプ回路１４には、ＡＬ
Ｕ１３からのキｔ・リービッヒＣ、レジスタ１２に保持
された第２画像データの最上位ピッｌ−Ｓ、演算モード
情報Ｍ、および第２画像データの表現条件Ｎ（正の整数
表現Ｐであるか、或は２の補数表現Ｉか）も導かれる。
され、対応するレジスタ１１．１２に保持される。レジ
スタ１１．１２に保持された第１．第２画像データはＡ
Ｌ Ｕ １３に導かれる。しかして、ＡＬｔＪ１３は
、嬉１．第２画像データを用い、指定された演痺、例え
ば論理積（ＡＮＤ）、論理和（ＯＲ）、排他的論理和（
ＸＯＲ）などの論理演算、或は加算、減算なとの算術演
算を行なう。Ａ Ｌ Ｕ １３の演算結果１はクランプ
回路１４に導かれる。このクランプ回路１４には、ＡＬ
Ｕ１３からのキｔ・リービッヒＣ、レジスタ１２に保持
された第２画像データの最上位ピッｌ−Ｓ、演算モード
情報Ｍ、および第２画像データの表現条件Ｎ（正の整数
表現Ｐであるか、或は２の補数表現Ｉか）も導かれる。
クランプ回路１４内のデコード回路２０は、Ｍ、Ｃ。
Ｓ、Ｎ、およびＡ Ｌ Ｕ １３の演算結果１の最上位
ビットＡの連結情報をデコードし、選択制御信号２２〜
２４のいずれか１つをアクティブ（” １ ” ）にす
ると共に、論理” ｏ ”または論理゛１”の補数信号
１５を出力する。セレクタ２１は、デコード回路２０か
らの信号２２がアクティブであれば、ｌ、ｍ、ｎのうち
、Ａ Ｌ Ｕ １３の演算結果１を選択する。また、セ
レクタ２１は、デコード回路２０からの信号２３がアク
ティブであればオーバクランプデータｍを選択し、信号
２４がアクティブであればアンダクランブデータｎを選
択する。
ビットＡの連結情報をデコードし、選択制御信号２２〜
２４のいずれか１つをアクティブ（” １ ” ）にす
ると共に、論理” ｏ ”または論理゛１”の補数信号
１５を出力する。セレクタ２１は、デコード回路２０か
らの信号２２がアクティブであれば、ｌ、ｍ、ｎのうち
、Ａ Ｌ Ｕ １３の演算結果１を選択する。また、セ
レクタ２１は、デコード回路２０からの信号２３がアク
ティブであればオーバクランプデータｍを選択し、信号
２４がアクティブであればアンダクランブデータｎを選
択する。
セレクタ２１からの選択出力データは、クランプ回路１
４からの出力データとして補数回路１６に導かれる。こ
の補数回路１６には、クランプ回路１４（内のデコード
回路２０）からの補数信号１５も導かれる。
４からの出力データとして補数回路１６に導かれる。こ
の補数回路１６には、クランプ回路１４（内のデコード
回路２０）からの補数信号１５も導かれる。
補数回路１６は、上記補数信＠１５がアクティブ（”
１ ” ）であれば、クランプ回路１４からの出力デー
タの補数を出力し、アクティブでなければクランプ回路
１４からの出力データをそのまま出力する。補数回路１
６からの出力データは、セレクタ１７に導かれる。この
セレクタ１１には、Ａ Ｌ Ｌｌ １３からのキャリー
ビットＣと演算結果１の最下位ピッ１へを除く残りビッ
トｑとの連結情報（Ｃ＋ｑ）も導かれる。セレクタ１７
は、通常状態では、補数回路１６からの出力データを第
３画像データ（第１．第２画像データ間の演算結果）と
して選択する。これに対し、第１．第２画像データの平
均値をとることが指定されていれば、セレクタ１７はＣ
＋Ｑ。
１ ” ）であれば、クランプ回路１４からの出力デー
タの補数を出力し、アクティブでなければクランプ回路
１４からの出力データをそのまま出力する。補数回路１
６からの出力データは、セレクタ１７に導かれる。この
セレクタ１１には、Ａ Ｌ Ｌｌ １３からのキャリー
ビットＣと演算結果１の最下位ピッ１へを除く残りビッ
トｑとの連結情報（Ｃ＋ｑ）も導かれる。セレクタ１７
は、通常状態では、補数回路１６からの出力データを第
３画像データ（第１．第２画像データ間の演算結果）と
して選択する。これに対し、第１．第２画像データの平
均値をとることが指定されていれば、セレクタ１７はＣ
＋Ｑ。
即ちＡ Ｌ Ｕ １３の演算結果１を下位ビットの方向
（右方向）に１ビットシフトしたデータを、選択出力す
る。このＣ＋Ｑは、上記２つのデータの平均値を示す。
（右方向）に１ビットシフトしたデータを、選択出力す
る。このＣ＋Ｑは、上記２つのデータの平均値を示す。
この実施例では、上記した動作説明と第３図から明らか
なように、論理演算では、論理積、論理和、排他的論理
和の演算の機能が実現される。また、算術演算では、正
整数同士の加算、並びにオーバフロ一時の全てのビット
の°１″へのクランプ、正整数同士の減算、並びにオー
バフロ一時の全てのビットの“Ｏｏｏへのクランプの機
能が実現される。また、上記算術演算では、正整数と２
の補数との加算、並びにオーバフロ一時の全てのビット
の１″或は０″へのクランプ、正整数から２の補数の減
算、並びにオーバフロ一時の全てのビットの°゛１″或
は０′°へのクランプ機能も実現される。更に、上記算
術演算では、正整数同士の減算の結果の絶対値、２つの
画′像データの平均値を求める機能も実現される。
なように、論理演算では、論理積、論理和、排他的論理
和の演算の機能が実現される。また、算術演算では、正
整数同士の加算、並びにオーバフロ一時の全てのビット
の°１″へのクランプ、正整数同士の減算、並びにオー
バフロ一時の全てのビットの“Ｏｏｏへのクランプの機
能が実現される。また、上記算術演算では、正整数と２
の補数との加算、並びにオーバフロ一時の全てのビット
の１″或は０″へのクランプ、正整数から２の補数の減
算、並びにオーバフロ一時の全てのビットの°゛１″或
は０′°へのクランプ機能も実現される。更に、上記算
術演算では、正整数同士の減算の結果の絶対値、２つの
画′像データの平均値を求める機能も実現される。
なお、前記実施例では、画像処理における、特定の画素
間演算に実施した場合について説明したが、他の画素間
演算、例えば２の補数同士の演算にも応用できる。この
場合には、第１画像データの最上位ピットもクランプ回
路の入力条件（条件情報）の１つとする必要がある。ま
た、算術演算において、正整数同士の加減算だけを対重
とする場合であれば、第２画像データの最上位ピッｌ−
Ｓや、ＡＬＵの演算結果の最上位ピットＡを、前記実施
例のように、クランプ回路の入力条件に含める必要はな
い。
間演算に実施した場合について説明したが、他の画素間
演算、例えば２の補数同士の演算にも応用できる。この
場合には、第１画像データの最上位ピットもクランプ回
路の入力条件（条件情報）の１つとする必要がある。ま
た、算術演算において、正整数同士の加減算だけを対重
とする場合であれば、第２画像データの最上位ピッｌ−
Ｓや、ＡＬＵの演算結果の最上位ピットＡを、前記実施
例のように、クランプ回路の入力条件に含める必要はな
い。
また、前記実施例では、クランプ回路１４がデコード回
路２０およびセレクタ２１からなるものとして説明した
が、これに限るものではない。例えば、クランプ回路と
して、プログラマブル・アレイ・ロジックを使用するこ
とにより、同様の機能を発揮させることも可能である。
路２０およびセレクタ２１からなるものとして説明した
が、これに限るものではない。例えば、クランプ回路と
して、プログラマブル・アレイ・ロジックを使用するこ
とにより、同様の機能を発揮させることも可能である。
このプログラマブル・アレイ・ロジックとしては、例え
ば、米ＭＭＩ社のＰＡＬｉ６１８などである。
ば、米ＭＭＩ社のＰＡＬｉ６１８などである。
［発明の効果］
以上詳述したようにこの発明によれば、簡単な回路を付
加するだけで、符号を調べたり判断したりするステップ
を経ることなく演算結果が求められるので、画素間演算
の高速化が図れ、したがってリアルタイム処理が可能と
なる。
加するだけで、符号を調べたり判断したりするステップ
を経ることなく演算結果が求められるので、画素間演算
の高速化が図れ、したがってリアルタイム処理が可能と
なる。
第１図はこの発明の一実施例に係る画素間演算回路の回
路構成図、第２図は第１図のクランプ回路の内部構成を
示す回路構成図、第３図は上記クランプ回路の入力条件
と出力との関係の一例を示す図である。 １１、１２・・・レジスタ、１３・・・ＡＬＵ、１４・
・・クランプ出願人代理人 弁理士 鈴 江 武 彦第
１図 第３図
路構成図、第２図は第１図のクランプ回路の内部構成を
示す回路構成図、第３図は上記クランプ回路の入力条件
と出力との関係の一例を示す図である。 １１、１２・・・レジスタ、１３・・・ＡＬＵ、１４・
・・クランプ出願人代理人 弁理士 鈴 江 武 彦第
１図 第３図
Claims (4)
- （１）第１および第２画像データ間の算術・論理演算を
行なうＡＬＵと、このＡＬＵからのキャリービット、お
よび同ＡＬＵの演算モードを示す演算モード情報を含む
条件情報に応じ、上記ＡＬＵの演算結果またはクランプ
データを出力データとして選択出力すると共に第１種制
御信号を出力するクランプ回路と、このクランプ回路か
らの上記第１種制御信号に応じ、同クランプ回路からの
出力データ、またはその補数を出力する補数回路と、こ
の補数回路からの出力データ、または上記ＡＬＵの演算
結果の１ビット右シフトデータである平均値データのい
ずれか一方を第３画像データとして選択する第１選択回
路とを具備することを特徴とする画素間演算回路。 - （２）上記クランプ回路が、同クランプ回路への上記条
件情報をデコードし、上記第１種制御信号、および第２
種制御信号を出力するデコード回路と、このデコード回
路からの上記第２種制御信号に応じ、上記ＡＬＵの演算
結果、またはクランプデータを選択する第２選択回路と
を備えていることを特徴とする特許請求の範囲第１項記
載の画素間演算回路。 - （３）上記条件情報が、上記ＡＬＵの演算結果の最上位
ビット、および上記第２画像データの最上位ビットを含
んでいることを特徴とする特許請求の範囲第１項または
第２項記載の画素間演算回路。 - （４）上記条件情報が、更に上記第１画像データの最上
位ビットを含んでいることを特徴とする特許請求の範囲
第３項記載の画素間演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59135912A JPS6115278A (ja) | 1984-06-30 | 1984-06-30 | 画素間演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59135912A JPS6115278A (ja) | 1984-06-30 | 1984-06-30 | 画素間演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6115278A true JPS6115278A (ja) | 1986-01-23 |
| JPH029386B2 JPH029386B2 (ja) | 1990-03-01 |
Family
ID=15162741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59135912A Granted JPS6115278A (ja) | 1984-06-30 | 1984-06-30 | 画素間演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6115278A (ja) |
-
1984
- 1984-06-30 JP JP59135912A patent/JPS6115278A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH029386B2 (ja) | 1990-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4953115A (en) | Absolute value calculating circuit having a single adder | |
| US4807172A (en) | Variable shift-count bidirectional shift control circuit | |
| JPS6398729A (ja) | バレルシフタ | |
| KR19980057038A (ko) | 칼라 필터 어레이 및 그 신호 처리 회로 | |
| US5715186A (en) | Digital processing device with minimum and maximum search instructions | |
| JPH0426731B2 (ja) | ||
| JPH0421025A (ja) | 左右シフタ | |
| US6877019B2 (en) | Barrel shifter | |
| JPS6115278A (ja) | 画素間演算回路 | |
| US6629239B1 (en) | System and method for unpacking and merging bits of a data world in accordance with bits of a mask word | |
| US5777906A (en) | Left shift overflow detection | |
| US4206458A (en) | Numerical display system for electronic instrument | |
| US5708800A (en) | High speed microprocessor for processing and transferring N-bits of M-bit data | |
| JPS6341271B2 (ja) | ||
| JPS63115229A (ja) | エレメントシフト方式 | |
| KR100241071B1 (ko) | 합과 합+1을 병렬로 생성하는 가산기 | |
| JPS6288031A (ja) | レジスタフアイル方式 | |
| JPH022350B2 (ja) | ||
| JP2614496B2 (ja) | 大小比較回路 | |
| SU1244660A1 (ru) | Арифметическо-логическое устройство дл обработки дес тичных данных | |
| JPH0517574B2 (ja) | ||
| US5894568A (en) | Apparatus and method for computing a difference in a digital processing system | |
| JPS6341273B2 (ja) | ||
| JP2513021B2 (ja) | 符号付きディジット数正負判定回路 | |
| JPS62274425A (ja) | シフタ付き加算器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |