JPS6115215A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPS6115215A JPS6115215A JP13466984A JP13466984A JPS6115215A JP S6115215 A JPS6115215 A JP S6115215A JP 13466984 A JP13466984 A JP 13466984A JP 13466984 A JP13466984 A JP 13466984A JP S6115215 A JPS6115215 A JP S6115215A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- load
- current
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
- H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電源回路に関する。
電源の全波!1電流路は大別してコンデンサ入力型(略
してC入力型)とチョーク入力型がある。
してC入力型)とチョーク入力型がある。
チョーク入力型は負荷電流が増大しても出力電圧が比較
的変動しないという特徴があるがチョークコイルが高価
かつ大型であり、かつ唸りを生じ易い。
的変動しないという特徴があるがチョークコイルが高価
かつ大型であり、かつ唸りを生じ易い。
一方C入力型の特徴はチョーク入力型と丁度反対であり
その安価かつ小型性により最近トランジスタ増幅器の電
源として多用されている。C入力型全波整流回路を増幅
器の電源として使用する場合に起る大きな問題として混
変調歪がある。これは増幅器の貴簡l!流が増大するに
従って平滑用コンデンサの充電電流の波形は尖鋭かつ大
となり高調波成分が増大する。この充電電流の高調波成
分が増幅器の信号電流と重畳され混変調歪みの発生等の
不具合な現象をひき起す。このようなC入力型の欠点を
除去する適当な手段が求められていたが有効なものはな
かった。
その安価かつ小型性により最近トランジスタ増幅器の電
源として多用されている。C入力型全波整流回路を増幅
器の電源として使用する場合に起る大きな問題として混
変調歪がある。これは増幅器の貴簡l!流が増大するに
従って平滑用コンデンサの充電電流の波形は尖鋭かつ大
となり高調波成分が増大する。この充電電流の高調波成
分が増幅器の信号電流と重畳され混変調歪みの発生等の
不具合な現象をひき起す。このようなC入力型の欠点を
除去する適当な手段が求められていたが有効なものはな
かった。
本発明は上記の欠点を除去するためC入力型全波整流回
路を改良した電源回路を提供することを目的とする。
路を改良した電源回路を提供することを目的とする。
本発明による電源回路は、C入力型全波整流回路と、負
荷に並列に接続されたコンデンサと、上記全波整流回路
の出力と上記コンデンサとの間に挿入されたスイッチ回
路と、電源に接続され電源電圧の大きさと既定の闇値と
の大小に応じた制御信号を上記スイッチ回路へ送出する
比較回路とを備えて構成する。
荷に並列に接続されたコンデンサと、上記全波整流回路
の出力と上記コンデンサとの間に挿入されたスイッチ回
路と、電源に接続され電源電圧の大きさと既定の闇値と
の大小に応じた制御信号を上記スイッチ回路へ送出する
比較回路とを備えて構成する。
前述の比較回路は電源電圧が闇値よりも大きいときスイ
ッチ回路をオフに制御する。その結果全波整流回路の出
力電流は負荷側へは流れない。そしてこの期間に全波整
流回路のコンデンサに対して充電が行われる。
ッチ回路をオフに制御する。その結果全波整流回路の出
力電流は負荷側へは流れない。そしてこの期間に全波整
流回路のコンデンサに対して充電が行われる。
比較回路は電源電圧が閾値より小さいとき、スイッチ回
路をオンに制御する。その結果全波整流回路のコンデン
サの放電電流が負荷に供給されると共に負荷と並列に接
続されたコンデンサへ流れこれを充電する。このコンデ
ンサの充電電圧によって、スイッチ回路オフの間の負荷
電流が供給される。
路をオンに制御する。その結果全波整流回路のコンデン
サの放電電流が負荷に供給されると共に負荷と並列に接
続されたコンデンサへ流れこれを充電する。このコンデ
ンサの充電電圧によって、スイッチ回路オフの間の負荷
電流が供給される。
上記閾値はスイッチ回路がオンの闇はコンデンサの充電
が行なわれないように選定される。
が行なわれないように選定される。
〔実施例〕
以下本発明の実施例について図面を参照して詳細に説明
する。
する。
第1図は本発明による電源回路の一実施例を示す回路図
である。図においてTは不図示の一次轡糟を有する電源
変圧器の2次巻線を示す。2次巻ITの両端子T1およ
びT2はそれぞれダイオードD1およびD2の入力端子
と接続し、各ダイオードD1.D2の出力端子はコンデ
ンサC1の一つの端子に接続する。コンデンサC1の他
の端子は接地する。2次w!線TのセンタータップTc
は接地する。このように構成した轡SIT、ダイオード
D’l、D2、コンデンサC1からなる回路はいわゆる
C入力型全波整流回路である。この全波整流回路の出力
電圧波形を第2図(A)に示す。波形aはダイオードD
1.D2によって整流されコンデンサC1の両端に印加
される電圧、波形すは負荷電流が小さい場合のコンデン
サC1の端子電圧、点IICは負荷電流が大きい場合の
コンデンサC1の端子電圧である。コンデンサC1に対
する充電電流の波形を1l12図(B)に示す。第2図
(B)における実線は負荷電流が小さい場合、点線は負
荷[流か大きい場合の充電電流である。この充電電流は
多くの高調波を含み、負荷電流が大きい程高調波の大き
さも大となり負荷の信号電流の混変調歪の原因となるこ
とは前述したとおりである。
である。図においてTは不図示の一次轡糟を有する電源
変圧器の2次巻線を示す。2次巻ITの両端子T1およ
びT2はそれぞれダイオードD1およびD2の入力端子
と接続し、各ダイオードD1.D2の出力端子はコンデ
ンサC1の一つの端子に接続する。コンデンサC1の他
の端子は接地する。2次w!線TのセンタータップTc
は接地する。このように構成した轡SIT、ダイオード
D’l、D2、コンデンサC1からなる回路はいわゆる
C入力型全波整流回路である。この全波整流回路の出力
電圧波形を第2図(A)に示す。波形aはダイオードD
1.D2によって整流されコンデンサC1の両端に印加
される電圧、波形すは負荷電流が小さい場合のコンデン
サC1の端子電圧、点IICは負荷電流が大きい場合の
コンデンサC1の端子電圧である。コンデンサC1に対
する充電電流の波形を1l12図(B)に示す。第2図
(B)における実線は負荷電流が小さい場合、点線は負
荷[流か大きい場合の充電電流である。この充電電流は
多くの高調波を含み、負荷電流が大きい程高調波の大き
さも大となり負荷の信号電流の混変調歪の原因となるこ
とは前述したとおりである。
さて第1図の回路において、コンデンサC1の出力端子
をトランジスタTRIのエミッタに接続する。トランジ
スタTR1のエミッタとベース間には抵抗器R1を接続
しコレクタは出力回路を構成するコンデンサC2の一方
の端子および負荷2の一方の端子に接続する。コンデン
サC2および負荷Zの各他方の端子は共に接地する。
をトランジスタTRIのエミッタに接続する。トランジ
スタTR1のエミッタとベース間には抵抗器R1を接続
しコレクタは出力回路を構成するコンデンサC2の一方
の端子および負荷2の一方の端子に接続する。コンデン
サC2および負荷Zの各他方の端子は共に接地する。
一方2次巻線Tの両端子T1および丁2にはそれぞれダ
イオードD3およびD4の入力端子を接続する。ダイオ
ードD3およびD4の出力端子は共に抵抗器R3の一端
である接続点P1に接続する。抵抗器R3の他端である
接続点P2には一端接地の抵抗器R4の他端およびオペ
アンプA1の反転入力(−)に接続する。オペアンプA
1の正相入力(+)は接地する。オペアンプA1の出力
はトランジスタTR2のベースに接続する。トランジス
タTR2のコレクタは抵抗器R2を介してトランジスタ
TR1のベースと接続し・、そのエミッタは接地する。
イオードD3およびD4の入力端子を接続する。ダイオ
ードD3およびD4の出力端子は共に抵抗器R3の一端
である接続点P1に接続する。抵抗器R3の他端である
接続点P2には一端接地の抵抗器R4の他端およびオペ
アンプA1の反転入力(−)に接続する。オペアンプA
1の正相入力(+)は接地する。オペアンプA1の出力
はトランジスタTR2のベースに接続する。トランジス
タTR2のコレクタは抵抗器R2を介してトランジスタ
TR1のベースと接続し・、そのエミッタは接地する。
尚、トランジスタTR1、TR2、抵抗器R1,R2は
スイッチ回路を構成し、オペアンプA1.ダイオードD
3およびD4.抵抗器R3、R4は比較回路を構成して
いる。抵抗器R3の一端P1における電圧波形は第3図
(A)の波形a−であり、第2図(A)の波形aと同じ
である。
スイッチ回路を構成し、オペアンプA1.ダイオードD
3およびD4.抵抗器R3、R4は比較回路を構成して
いる。抵抗器R3の一端P1における電圧波形は第3図
(A)の波形a−であり、第2図(A)の波形aと同じ
である。
接続点P2の接続点P1に対する電圧比は抵抗器R3と
R4によって決定する。抵抗器R3とR4によって接続
点P1に印加される電FE+、を分圧され、接続点P2
の分圧された電圧がオペアンプ△1の反転入力に印加さ
れる。これはオペアンプA1の動作電圧に適合するため
である。接続点P2の電圧が第3図(A)に示すある既
設定レベルの閾値TH(第3図)以上のとき、オペアン
プA1の出力に正電圧が現われる。接続点P2の電圧が
−億Tl−1以下の場合にはオペアンプA1の出力は零
である。
R4によって決定する。抵抗器R3とR4によって接続
点P1に印加される電FE+、を分圧され、接続点P2
の分圧された電圧がオペアンプ△1の反転入力に印加さ
れる。これはオペアンプA1の動作電圧に適合するため
である。接続点P2の電圧が第3図(A)に示すある既
設定レベルの閾値TH(第3図)以上のとき、オペアン
プA1の出力に正電圧が現われる。接続点P2の電圧が
−億Tl−1以下の場合にはオペアンプA1の出力は零
である。
そこで、オペアンプA1の出力電圧が正となったとき、
トランジスタTR2はオン動作する。その結果、コンデ
ンサC1から抵抗器R1、抵抗器R2、トランジスタT
R2を通じて電流が流れる。
トランジスタTR2はオン動作する。その結果、コンデ
ンサC1から抵抗器R1、抵抗器R2、トランジスタT
R2を通じて電流が流れる。
この電流によって抵抗器R1の両端に生ずる電圧により
トランジスタTRIのベースはエミッタに対して負にバ
イアスされるため、トランジスタTR1はオフ動作とな
る。トランジスタTRIのオフ動作期間中の負荷2への
電流の供給は、後述のようにトランジスタTR1がオン
の間に充電されたコンデンサC2の充電電圧によって行
われる。
トランジスタTRIのベースはエミッタに対して負にバ
イアスされるため、トランジスタTR1はオフ動作とな
る。トランジスタTRIのオフ動作期間中の負荷2への
電流の供給は、後述のようにトランジスタTR1がオン
の間に充電されたコンデンサC2の充電電圧によって行
われる。
またオペアンプA1の出力電圧が負となったとき、トラ
ンジスタT R2+、tオフとなる。その結果抵抗器R
1によるトランジスタTR1のペースエミッタ闇バイア
スは発生せず、トランジスタTR1はオンとなる。その
結果コンデンサC1の両端電圧はコンデンサC2と負荷
Zに並列に印加されることになる。そして、コンデンサ
C2は出力電圧波形を更に平滑化する。
ンジスタT R2+、tオフとなる。その結果抵抗器R
1によるトランジスタTR1のペースエミッタ闇バイア
スは発生せず、トランジスタTR1はオンとなる。その
結果コンデンサC1の両端電圧はコンデンサC2と負荷
Zに並列に印加されることになる。そして、コンデンサ
C2は出力電圧波形を更に平滑化する。
一例としてトランジスタTR1のオンの期間が電源電圧
の4分の1周期(−約5ミリ秒)になるように閾値TH
を設定したときの、トランジスタTR1のオンオフの状
況を第3図<8>に示す。
の4分の1周期(−約5ミリ秒)になるように閾値TH
を設定したときの、トランジスタTR1のオンオフの状
況を第3図<8>に示す。
この図を第2図(B)と比較すれば分るように、コンデ
ンサC1の充電期間はトランジスタTR1のオフの期間
に包含されるので、コンデンサC1の充電電流は負荷2
の信号電流に影響を与えず混変調歪の発生は防止される
。
ンサC1の充電期間はトランジスタTR1のオフの期間
に包含されるので、コンデンサC1の充電電流は負荷2
の信号電流に影響を与えず混変調歪の発生は防止される
。
閾値THの大きさは、負荷電流の大きさに従って抵抗器
R3、R4、オペアンプA1を適当に選定することによ
って決める。
R3、R4、オペアンプA1を適当に選定することによ
って決める。
本発明は上記構成により、コンデンサ入力型整流回路の
欠点とされた負荷の信号電流との混変調歪の発生ならび
に負荷電流の増減による急激な出力電圧の変化を防止し
た電源回路を提供することができる。
欠点とされた負荷の信号電流との混変調歪の発生ならび
に負荷電流の増減による急激な出力電圧の変化を防止し
た電源回路を提供することができる。
第1図は本発明の一実施例を示す回路図、第2図および
第3図は動作を説明するための波形図である。 T、Dl、C2,CI・・・・・・コンデンサ入力型全
波整流回路、 TR1,TR2,R1,R2 ・・・・・・スイッチ回路、 A1.C3,04,R3,R4・・・・・・比較回路、
C2・・・・・・負荷と並列に接続されたコンデンサ、
2・・・・・・負荷。 出願人 日本電気ホームエレクトロニクス株式会社
第3図は動作を説明するための波形図である。 T、Dl、C2,CI・・・・・・コンデンサ入力型全
波整流回路、 TR1,TR2,R1,R2 ・・・・・・スイッチ回路、 A1.C3,04,R3,R4・・・・・・比較回路、
C2・・・・・・負荷と並列に接続されたコンデンサ、
2・・・・・・負荷。 出願人 日本電気ホームエレクトロニクス株式会社
Claims (1)
- 1、コンデンサ入力型全波整流回路の出力と負荷に並列
に接続されたコンデンサとの間にスイッチ回路を直列に
接続し、このスイッチ回路は電源電圧と既定の電圧とを
比較する比較回路の出力信号によってオンオフ制御され
るようにしたことを特徴とする電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13466984A JPS6115215A (ja) | 1984-06-29 | 1984-06-29 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13466984A JPS6115215A (ja) | 1984-06-29 | 1984-06-29 | 電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6115215A true JPS6115215A (ja) | 1986-01-23 |
Family
ID=15133789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13466984A Pending JPS6115215A (ja) | 1984-06-29 | 1984-06-29 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6115215A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008094078A3 (ru) * | 2007-01-31 | 2008-12-31 | Leonid Anatolievich Burzev | Устройство и способ питания усилителя низкой частоты |
-
1984
- 1984-06-29 JP JP13466984A patent/JPS6115215A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008094078A3 (ru) * | 2007-01-31 | 2008-12-31 | Leonid Anatolievich Burzev | Устройство и способ питания усилителя низкой частоты |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4652984A (en) | Self-oscillating power-supply circuit | |
EP0383382B1 (en) | Power supply circuit | |
US4586002A (en) | Audio amplifying apparatus and method | |
US4745535A (en) | Ringing choke type DC/DC converter | |
US5706187A (en) | Switching power source circuitry having a current bypass circuit | |
JPH04368469A (ja) | スイッチング電源 | |
JPS6115215A (ja) | 電源回路 | |
JP2861246B2 (ja) | スイッチング電源装置 | |
EP0061730A2 (en) | Transistor inverter device | |
JPS6126302B2 (ja) | ||
JP4309125B2 (ja) | スイッチング電源装置 | |
JPH0315423B2 (ja) | ||
JP3544370B2 (ja) | スイッチング電源装置 | |
JP3285161B2 (ja) | インバータ装置 | |
JP3107518B2 (ja) | 自励式スイッチング電源装置 | |
JP3171068B2 (ja) | スイッチング電源 | |
JP3377499B2 (ja) | スイッチング電源装置 | |
JPH0767273B2 (ja) | スナバ回路 | |
JP2500989Y2 (ja) | スイッチング電源 | |
JP2000184702A (ja) | 電源装置 | |
JPS58212366A (ja) | スイツチング回路 | |
JPH03195357A (ja) | 電源回路 | |
JPS5910945Y2 (ja) | 電圧アイソレ−タ | |
JPH0353866B2 (ja) | ||
JPS6229995B2 (ja) |