JPS6115215A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPS6115215A JPS6115215A JP13466984A JP13466984A JPS6115215A JP S6115215 A JPS6115215 A JP S6115215A JP 13466984 A JP13466984 A JP 13466984A JP 13466984 A JP13466984 A JP 13466984A JP S6115215 A JPS6115215 A JP S6115215A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- load
- current
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
- H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電源回路に関する。
電源の全波！１電流路は大別してコンデンサ入力型（略
してＣ入力型）とチョーク入力型がある。
してＣ入力型）とチョーク入力型がある。
チョーク入力型は負荷電流が増大しても出力電圧が比較
的変動しないという特徴があるがチョークコイルが高価
かつ大型であり、かつ唸りを生じ易い。
的変動しないという特徴があるがチョークコイルが高価
かつ大型であり、かつ唸りを生じ易い。
一方Ｃ入力型の特徴はチョーク入力型と丁度反対であり
その安価かつ小型性により最近トランジスタ増幅器の電
源として多用されている。Ｃ入力型全波整流回路を増幅
器の電源として使用する場合に起る大きな問題として混
変調歪がある。これは増幅器の貴簡ｌ！流が増大するに
従って平滑用コンデンサの充電電流の波形は尖鋭かつ大
となり高調波成分が増大する。この充電電流の高調波成
分が増幅器の信号電流と重畳され混変調歪みの発生等の
不具合な現象をひき起す。このようなＣ入力型の欠点を
除去する適当な手段が求められていたが有効なものはな
かった。
その安価かつ小型性により最近トランジスタ増幅器の電
源として多用されている。Ｃ入力型全波整流回路を増幅
器の電源として使用する場合に起る大きな問題として混
変調歪がある。これは増幅器の貴簡ｌ！流が増大するに
従って平滑用コンデンサの充電電流の波形は尖鋭かつ大
となり高調波成分が増大する。この充電電流の高調波成
分が増幅器の信号電流と重畳され混変調歪みの発生等の
不具合な現象をひき起す。このようなＣ入力型の欠点を
除去する適当な手段が求められていたが有効なものはな
かった。
本発明は上記の欠点を除去するためＣ入力型全波整流回
路を改良した電源回路を提供することを目的とする。
路を改良した電源回路を提供することを目的とする。
本発明による電源回路は、Ｃ入力型全波整流回路と、負
荷に並列に接続されたコンデンサと、上記全波整流回路
の出力と上記コンデンサとの間に挿入されたスイッチ回
路と、電源に接続され電源電圧の大きさと既定の闇値と
の大小に応じた制御信号を上記スイッチ回路へ送出する
比較回路とを備えて構成する。
荷に並列に接続されたコンデンサと、上記全波整流回路
の出力と上記コンデンサとの間に挿入されたスイッチ回
路と、電源に接続され電源電圧の大きさと既定の闇値と
の大小に応じた制御信号を上記スイッチ回路へ送出する
比較回路とを備えて構成する。
前述の比較回路は電源電圧が闇値よりも大きいときスイ
ッチ回路をオフに制御する。その結果全波整流回路の出
力電流は負荷側へは流れない。そしてこの期間に全波整
流回路のコンデンサに対して充電が行われる。
ッチ回路をオフに制御する。その結果全波整流回路の出
力電流は負荷側へは流れない。そしてこの期間に全波整
流回路のコンデンサに対して充電が行われる。
比較回路は電源電圧が閾値より小さいとき、スイッチ回
路をオンに制御する。その結果全波整流回路のコンデン
サの放電電流が負荷に供給されると共に負荷と並列に接
続されたコンデンサへ流れこれを充電する。このコンデ
ンサの充電電圧によって、スイッチ回路オフの間の負荷
電流が供給される。
路をオンに制御する。その結果全波整流回路のコンデン
サの放電電流が負荷に供給されると共に負荷と並列に接
続されたコンデンサへ流れこれを充電する。このコンデ
ンサの充電電圧によって、スイッチ回路オフの間の負荷
電流が供給される。
上記閾値はスイッチ回路がオンの闇はコンデンサの充電
が行なわれないように選定される。
が行なわれないように選定される。
〔実施例〕
以下本発明の実施例について図面を参照して詳細に説明
する。
する。
第１図は本発明による電源回路の一実施例を示す回路図
である。図においてＴは不図示の一次轡糟を有する電源
変圧器の２次巻線を示す。２次巻ＩＴの両端子Ｔ１およ
びＴ２はそれぞれダイオードＤ１およびＤ２の入力端子
と接続し、各ダイオードＤ１．Ｄ２の出力端子はコンデ
ンサＣ１の一つの端子に接続する。コンデンサＣ１の他
の端子は接地する。２次ｗ！線ＴのセンタータップＴｃ
は接地する。このように構成した轡ＳＩＴ、ダイオード
Ｄ’ｌ、Ｄ２、コンデンサＣ１からなる回路はいわゆる
Ｃ入力型全波整流回路である。この全波整流回路の出力
電圧波形を第２図（Ａ）に示す。波形ａはダイオードＤ
１．Ｄ２によって整流されコンデンサＣ１の両端に印加
される電圧、波形すは負荷電流が小さい場合のコンデン
サＣ１の端子電圧、点ＩＩＣは負荷電流が大きい場合の
コンデンサＣ１の端子電圧である。コンデンサＣ１に対
する充電電流の波形を１ｌ１２図（Ｂ）に示す。第２図
（Ｂ）における実線は負荷電流が小さい場合、点線は負
荷［流か大きい場合の充電電流である。この充電電流は
多くの高調波を含み、負荷電流が大きい程高調波の大き
さも大となり負荷の信号電流の混変調歪の原因となるこ
とは前述したとおりである。
である。図においてＴは不図示の一次轡糟を有する電源
変圧器の２次巻線を示す。２次巻ＩＴの両端子Ｔ１およ
びＴ２はそれぞれダイオードＤ１およびＤ２の入力端子
と接続し、各ダイオードＤ１．Ｄ２の出力端子はコンデ
ンサＣ１の一つの端子に接続する。コンデンサＣ１の他
の端子は接地する。２次ｗ！線ＴのセンタータップＴｃ
は接地する。このように構成した轡ＳＩＴ、ダイオード
Ｄ’ｌ、Ｄ２、コンデンサＣ１からなる回路はいわゆる
Ｃ入力型全波整流回路である。この全波整流回路の出力
電圧波形を第２図（Ａ）に示す。波形ａはダイオードＤ
１．Ｄ２によって整流されコンデンサＣ１の両端に印加
される電圧、波形すは負荷電流が小さい場合のコンデン
サＣ１の端子電圧、点ＩＩＣは負荷電流が大きい場合の
コンデンサＣ１の端子電圧である。コンデンサＣ１に対
する充電電流の波形を１ｌ１２図（Ｂ）に示す。第２図
（Ｂ）における実線は負荷電流が小さい場合、点線は負
荷［流か大きい場合の充電電流である。この充電電流は
多くの高調波を含み、負荷電流が大きい程高調波の大き
さも大となり負荷の信号電流の混変調歪の原因となるこ
とは前述したとおりである。
さて第１図の回路において、コンデンサＣ１の出力端子
をトランジスタＴＲＩのエミッタに接続する。トランジ
スタＴＲ１のエミッタとベース間には抵抗器Ｒ１を接続
しコレクタは出力回路を構成するコンデンサＣ２の一方
の端子および負荷２の一方の端子に接続する。コンデン
サＣ２および負荷Ｚの各他方の端子は共に接地する。
をトランジスタＴＲＩのエミッタに接続する。トランジ
スタＴＲ１のエミッタとベース間には抵抗器Ｒ１を接続
しコレクタは出力回路を構成するコンデンサＣ２の一方
の端子および負荷２の一方の端子に接続する。コンデン
サＣ２および負荷Ｚの各他方の端子は共に接地する。
一方２次巻線Ｔの両端子Ｔ１および丁２にはそれぞれダ
イオードＤ３およびＤ４の入力端子を接続する。ダイオ
ードＤ３およびＤ４の出力端子は共に抵抗器Ｒ３の一端
である接続点Ｐ１に接続する。抵抗器Ｒ３の他端である
接続点Ｐ２には一端接地の抵抗器Ｒ４の他端およびオペ
アンプＡ１の反転入力（−）に接続する。オペアンプＡ
１の正相入力（＋）は接地する。オペアンプＡ１の出力
はトランジスタＴＲ２のベースに接続する。トランジス
タＴＲ２のコレクタは抵抗器Ｒ２を介してトランジスタ
ＴＲ１のベースと接続し・、そのエミッタは接地する。
イオードＤ３およびＤ４の入力端子を接続する。ダイオ
ードＤ３およびＤ４の出力端子は共に抵抗器Ｒ３の一端
である接続点Ｐ１に接続する。抵抗器Ｒ３の他端である
接続点Ｐ２には一端接地の抵抗器Ｒ４の他端およびオペ
アンプＡ１の反転入力（−）に接続する。オペアンプＡ
１の正相入力（＋）は接地する。オペアンプＡ１の出力
はトランジスタＴＲ２のベースに接続する。トランジス
タＴＲ２のコレクタは抵抗器Ｒ２を介してトランジスタ
ＴＲ１のベースと接続し・、そのエミッタは接地する。
尚、トランジスタＴＲ１、ＴＲ２、抵抗器Ｒ１，Ｒ２は
スイッチ回路を構成し、オペアンプＡ１．ダイオードＤ
３およびＤ４．抵抗器Ｒ３、Ｒ４は比較回路を構成して
いる。抵抗器Ｒ３の一端Ｐ１における電圧波形は第３図
（Ａ）の波形ａ−であり、第２図（Ａ）の波形ａと同じ
である。
スイッチ回路を構成し、オペアンプＡ１．ダイオードＤ
３およびＤ４．抵抗器Ｒ３、Ｒ４は比較回路を構成して
いる。抵抗器Ｒ３の一端Ｐ１における電圧波形は第３図
（Ａ）の波形ａ−であり、第２図（Ａ）の波形ａと同じ
である。
接続点Ｐ２の接続点Ｐ１に対する電圧比は抵抗器Ｒ３と
Ｒ４によって決定する。抵抗器Ｒ３とＲ４によって接続
点Ｐ１に印加される電ＦＥ＋、を分圧され、接続点Ｐ２
の分圧された電圧がオペアンプ△１の反転入力に印加さ
れる。これはオペアンプＡ１の動作電圧に適合するため
である。接続点Ｐ２の電圧が第３図（Ａ）に示すある既
設定レベルの閾値ＴＨ（第３図）以上のとき、オペアン
プＡ１の出力に正電圧が現われる。接続点Ｐ２の電圧が
−億Ｔｌ−１以下の場合にはオペアンプＡ１の出力は零
である。
Ｒ４によって決定する。抵抗器Ｒ３とＲ４によって接続
点Ｐ１に印加される電ＦＥ＋、を分圧され、接続点Ｐ２
の分圧された電圧がオペアンプ△１の反転入力に印加さ
れる。これはオペアンプＡ１の動作電圧に適合するため
である。接続点Ｐ２の電圧が第３図（Ａ）に示すある既
設定レベルの閾値ＴＨ（第３図）以上のとき、オペアン
プＡ１の出力に正電圧が現われる。接続点Ｐ２の電圧が
−億Ｔｌ−１以下の場合にはオペアンプＡ１の出力は零
である。
そこで、オペアンプＡ１の出力電圧が正となったとき、
トランジスタＴＲ２はオン動作する。その結果、コンデ
ンサＣ１から抵抗器Ｒ１、抵抗器Ｒ２、トランジスタＴ
Ｒ２を通じて電流が流れる。
トランジスタＴＲ２はオン動作する。その結果、コンデ
ンサＣ１から抵抗器Ｒ１、抵抗器Ｒ２、トランジスタＴ
Ｒ２を通じて電流が流れる。
この電流によって抵抗器Ｒ１の両端に生ずる電圧により
トランジスタＴＲＩのベースはエミッタに対して負にバ
イアスされるため、トランジスタＴＲ１はオフ動作とな
る。トランジスタＴＲＩのオフ動作期間中の負荷２への
電流の供給は、後述のようにトランジスタＴＲ１がオン
の間に充電されたコンデンサＣ２の充電電圧によって行
われる。
トランジスタＴＲＩのベースはエミッタに対して負にバ
イアスされるため、トランジスタＴＲ１はオフ動作とな
る。トランジスタＴＲＩのオフ動作期間中の負荷２への
電流の供給は、後述のようにトランジスタＴＲ１がオン
の間に充電されたコンデンサＣ２の充電電圧によって行
われる。
またオペアンプＡ１の出力電圧が負となったとき、トラ
ンジスタＴ Ｒ２＋、ｔオフとなる。その結果抵抗器Ｒ
１によるトランジスタＴＲ１のペースエミッタ闇バイア
スは発生せず、トランジスタＴＲ１はオンとなる。その
結果コンデンサＣ１の両端電圧はコンデンサＣ２と負荷
Ｚに並列に印加されることになる。そして、コンデンサ
Ｃ２は出力電圧波形を更に平滑化する。
ンジスタＴ Ｒ２＋、ｔオフとなる。その結果抵抗器Ｒ
１によるトランジスタＴＲ１のペースエミッタ闇バイア
スは発生せず、トランジスタＴＲ１はオンとなる。その
結果コンデンサＣ１の両端電圧はコンデンサＣ２と負荷
Ｚに並列に印加されることになる。そして、コンデンサ
Ｃ２は出力電圧波形を更に平滑化する。
一例としてトランジスタＴＲ１のオンの期間が電源電圧
の４分の１周期（−約５ミリ秒）になるように閾値ＴＨ
を設定したときの、トランジスタＴＲ１のオンオフの状
況を第３図＜８＞に示す。
の４分の１周期（−約５ミリ秒）になるように閾値ＴＨ
を設定したときの、トランジスタＴＲ１のオンオフの状
況を第３図＜８＞に示す。
この図を第２図（Ｂ）と比較すれば分るように、コンデ
ンサＣ１の充電期間はトランジスタＴＲ１のオフの期間
に包含されるので、コンデンサＣ１の充電電流は負荷２
の信号電流に影響を与えず混変調歪の発生は防止される
。
ンサＣ１の充電期間はトランジスタＴＲ１のオフの期間
に包含されるので、コンデンサＣ１の充電電流は負荷２
の信号電流に影響を与えず混変調歪の発生は防止される
。
閾値ＴＨの大きさは、負荷電流の大きさに従って抵抗器
Ｒ３、Ｒ４、オペアンプＡ１を適当に選定することによ
って決める。
Ｒ３、Ｒ４、オペアンプＡ１を適当に選定することによ
って決める。
本発明は上記構成により、コンデンサ入力型整流回路の
欠点とされた負荷の信号電流との混変調歪の発生ならび
に負荷電流の増減による急激な出力電圧の変化を防止し
た電源回路を提供することができる。
欠点とされた負荷の信号電流との混変調歪の発生ならび
に負荷電流の増減による急激な出力電圧の変化を防止し
た電源回路を提供することができる。
第１図は本発明の一実施例を示す回路図、第２図および
第３図は動作を説明するための波形図である。 Ｔ、Ｄｌ、Ｃ２，ＣＩ・・・・・・コンデンサ入力型全
波整流回路、 ＴＲ１，ＴＲ２，Ｒ１，Ｒ２ ・・・・・・スイッチ回路、 Ａ１．Ｃ３，０４，Ｒ３，Ｒ４・・・・・・比較回路、
Ｃ２・・・・・・負荷と並列に接続されたコンデンサ、
２・・・・・・負荷。 出願人 日本電気ホームエレクトロニクス株式会社
第３図は動作を説明するための波形図である。 Ｔ、Ｄｌ、Ｃ２，ＣＩ・・・・・・コンデンサ入力型全
波整流回路、 ＴＲ１，ＴＲ２，Ｒ１，Ｒ２ ・・・・・・スイッチ回路、 Ａ１．Ｃ３，０４，Ｒ３，Ｒ４・・・・・・比較回路、
Ｃ２・・・・・・負荷と並列に接続されたコンデンサ、
２・・・・・・負荷。 出願人 日本電気ホームエレクトロニクス株式会社
Claims (1)
- １、コンデンサ入力型全波整流回路の出力と負荷に並列
に接続されたコンデンサとの間にスイッチ回路を直列に
接続し、このスイッチ回路は電源電圧と既定の電圧とを
比較する比較回路の出力信号によってオンオフ制御され
るようにしたことを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13466984A JPS6115215A (ja) | 1984-06-29 | 1984-06-29 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13466984A JPS6115215A (ja) | 1984-06-29 | 1984-06-29 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6115215A true JPS6115215A (ja) | 1986-01-23 |
Family
ID=15133789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13466984A Pending JPS6115215A (ja) | 1984-06-29 | 1984-06-29 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6115215A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008094078A3 (ru) * | 2007-01-31 | 2008-12-31 | Leonid Anatolievich Burzev | Устройство и способ питания усилителя низкой частоты |
-
1984
- 1984-06-29 JP JP13466984A patent/JPS6115215A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008094078A3 (ru) * | 2007-01-31 | 2008-12-31 | Leonid Anatolievich Burzev | Устройство и способ питания усилителя низкой частоты |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4652984A (en) | Self-oscillating power-supply circuit | |
| EP0383382B1 (en) | Power supply circuit | |
| US4586002A (en) | Audio amplifying apparatus and method | |
| US4745535A (en) | Ringing choke type DC/DC converter | |
| US5706187A (en) | Switching power source circuitry having a current bypass circuit | |
| JPH04368469A (ja) | スイッチング電源 | |
| JPS6115215A (ja) | 電源回路 | |
| JP2861246B2 (ja) | スイッチング電源装置 | |
| EP0061730A2 (en) | Transistor inverter device | |
| JPS6126302B2 (ja) | ||
| JP4309125B2 (ja) | スイッチング電源装置 | |
| JPH0315423B2 (ja) | ||
| JP3544370B2 (ja) | スイッチング電源装置 | |
| JP3285161B2 (ja) | インバータ装置 | |
| JP3107518B2 (ja) | 自励式スイッチング電源装置 | |
| JP3171068B2 (ja) | スイッチング電源 | |
| JP3377499B2 (ja) | スイッチング電源装置 | |
| JPH0767273B2 (ja) | スナバ回路 | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| JP2000184702A (ja) | 電源装置 | |
| JPS58212366A (ja) | スイツチング回路 | |
| JPH03195357A (ja) | 電源回路 | |
| JPS5910945Y2 (ja) | 電圧アイソレ−タ | |
| JPH0353866B2 (ja) | ||
| JPS6229995B2 (ja) |