JPS61152133A - シンセサイザ方式ｐｌｌチユ−ナ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、シンセサイザ一方式ＡＭ又はＦＭ受信機に適
したＰＬＬ＋、−すに関し、４１ＦＫ局部発振回路の原
発振周波数を改善して、構成を簡略化したＰＬＬチュー
ナに関するものである。

〔発明の背景〕

従来のシンセサイザ方式受信機の回路構成忙関しては昭
和４９年８月５０日株式会社誠文堂新光社発行ｒＰＬＬ
活用ガイド」第２１頁乃至第２２頁に、回路構成ブロッ
ク図が説明されている。この文献忙は、局部発振回路の
発振周波数設定忙ついては説明されていない。

そこで、この点を勘案して、従来装置を図面、を用いて
説明する。第２図は、従来のＰＬＬチューナの要部ブロ
ック図を示す。

図において、１は高周波増幅回路、２は混合回路、３は
中間周波数信号出力端子、７は局部発振回路、５，８お
よび９はブリスケ−２，６はプログラマブルディバイダ
な示す。

例えば、衛星放送においては、ＩＧＨｚの放送波が家庭
用の受信機に入力し、この放送波は高周波増幅回路１で
増幅されて混合回路２の一方の入力端子に入力する。こ
の時、局部発振回路７においては、１．４ＧＨ２の周波
数の発振が行なわれており、該局部発振回路７から出力
された１−４ＧＨｚの信号が前記混合回路２の他方の入
力端子に入力する。

この結果、混合回路２からは、４００ＭＨｚの申開周波
数信号が出力される。

一方、シンセサイザ方式のＰＬＬ回路な構成するため忙
、局部発振回路７から出力された１、４Ｇ　Ｈｚの信号
は、複数段の分局器からなるプリスケーラ忙送られ、該
プリスケーラによって、プログラマブルディバイダの動
作可能な周波数。

例えば５　ＭＨｚあるいは６　ＭＨｚ　Ｋ落される。

しかし、上記の衛星放送用受信機等の様Ｋ、局部発振周
波数が非常に高い装置においては、プリスケーラを構成
する分局器の段数が多くなって複雑になると共に、特殊
な回路となり、動作が不安定になるという問題があった
。

〔発明の目的〕

本発明の目的は、前記した従来技術の欠点を除去し、シ
ンセサイザ方式受信機において、ＰＬＬチューナ部のグ
リスケ−２回路部の簡略化を図ると共に、安定に動作す
る回路構成を提供することＫある。

〔発明の概要〕

本発明は、シンセサイザ方式受信機において、ＰＬＬチ
ューナ回路の局部発振回路の原発振周波数を受信局部発
振周波数の分周波数に設定し、プリスケーラ部の簡略化
を図った点に特徴がある。

〔発明の実施例〕

以下忙、本発明を実施側圧よって説明する。

第１図は本発明の一実施例のブロヴク図を示す。

第１図において、４は局部発振回路、１０はプリスケー
ラを示し、これら以外の符号は第２図と同−又は同等部
分を示す。

第１図と第２図が異なっているのは、局部発振回路４の
発振周波数が異なり、かつ該局部発振回路４とプログラ
マブルディバイダ６間のプリスケーラ回路部が簡略化さ
れている点である。

へ体的には、局部発振回路４の原発振周波数は受信局部
発振周波数の分周波数に設定され、プリスケーラを構成
する分局器の段数を削減した点である。

次に、本実施例の動作を、第２図の従来装置と対称させ
て説明する。

衛星放送の場合には、第２図の場合と同様に、混合回路
２の一方の入力端に高周波増幅回路１から出力された１
Ｇ）Ｌｚの放送波が入力してくる。

さて、本実施例の局部発振回路４においては、該回路４
は受信局部発振周波数１．４ＧＨｚの分周波数、例れば
７００ＭＨｚの周波数で発振させられている。また、こ
の局部発振回路４内では、一般的に高次の高調波成分が
発生している。例えば、２次の高調波成分である１、４
ＧＨｚの信号が含まれている。

混合回路２では、前記１ＧＨ２の放送波と、前記局部発
振回路４から出力された信号とが混合される。これによ
って、混合回路２からは、１ＧＨｚの放送波を、前記局
部発振回路４から出力された信号の基本波（７ｏｏＭＨ
ｚ　）およびその高次の高調波成分によって周波数変換
された信号が出力される。次いで、図示されていない装
置によって、該周波数変換された信号の中から、４００
　Ｍ　Ｈｚの中間周波数信号だけが選択されて、中間周
波数信号出力端子から出力される。

また、前記局部発振回路４から出力された７００ＭＨｚ
の信号は、プリスケーラ１０に送られ、分周される。そ
して、このプリスケーラ１０により、プ゛ログラマブル
ディバイダの動作可能な周波数にまで落される。

本実施例によれば、局部発振回路４の発振周波数カフ０
０　ＭＨｚＫ選定されているので、従来のプリスケーラ
に比べて、′／２分周器１個を削減でき、プリスケーラ
を簡略化できる。また、本実施例のブリスケ−２には、
従来のプリスケーラに入力して（る信号周波数の半分の
周波数を有する信号が入力してくるので、プリスケーラ
を低周波域で動作させることができ、安定に動作させる
ことができる。

上記の実施例は、局部発振回路の原発振周波数を、受信
局部発振周波数の１７２に設定したものであったが、本
発明はこれに限定されず、４゜／４　＋　１５　＃・・
・等であってもよい。すなわち、局部発振回路の原発振
周波数を、受信局部発振周波数の分周波数、すなわち／
／Ｌ（ｎは２以上の整数）Ｋ設定してもよい。ルが大き
くなれば、プリスケーラ１０の負担が軽くなり、回路を
簡略化できると共に、該プリスケーラが扱う周波数域が
低くなって、安定に動作させることができる。

一方、混合回路２では、局部発振回路４から出力された
高次の局部発振高調波成分と受信高周波信号周波数が混
合され、中間周波信号に変換されるため、チューナ回路
は正常に動作する。

なお、上記の実施例は、局部発振回路の原発振周波数が
、ｔ４ＧＨｚの例であったが、本発明は、これに限定さ
れないことは明らかである。

〔発明の効果〕

以上の様に、本発明によれば、局部発振回路の原発振周
波数が受信局部発振周波数を分周した周波数に設定され
ているので、シンセサイザ方式受信機のＰＬＬ回路内の
グリスケーラ回路部の簡略化が図れるという効果がある
。

また、プリスケーラ回路部が簡略化されるため、安定な
動作が期待でき、かつ製造コストが安くなる。

【図面の簡単な説明】

第１図は、本発明の一実施例ケ示すブＯ−Ｖり図、第２
図は、従来の回路のブロック図を示す。 １・・・高周波増幅回路、 ２・・・混合回路、 ３・・・中間周波数信号出力端子、 ４．７・・・局部発振回路、 ５．８．９・・・プリスケーラ、 ６・・・プログラマブルディバイダ。 、−−゛

Claims (1)

【特許請求の範囲】
1. （１）スーパーヘテロダイン方式シンセサイザー受信機
   のＰＬＬチューナにおいて、チューナ回路部の局部発振
   回路の原発振周波数を、受信局部発振周波数の分周波数
   に設定したことを特徴とするシンセサイザ方式ＰＬＬチ
   ューナ。