JPS61152009A - 薄膜形成方法 - Google Patents

薄膜形成方法

Info

Publication number
JPS61152009A
JPS61152009A JP27291384A JP27291384A JPS61152009A JP S61152009 A JPS61152009 A JP S61152009A JP 27291384 A JP27291384 A JP 27291384A JP 27291384 A JP27291384 A JP 27291384A JP S61152009 A JPS61152009 A JP S61152009A
Authority
JP
Japan
Prior art keywords
reaction chamber
substrate
gas
thin film
raw material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27291384A
Other languages
English (en)
Other versions
JPH0652717B2 (ja
Inventor
Kanji Tsujii
辻井 完次
Yusuke Yajima
裕介 矢島
Seiichi Murayama
村山 精一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27291384A priority Critical patent/JPH0652717B2/ja
Priority to US06/809,202 priority patent/US4643799A/en
Priority to EP85309195A priority patent/EP0186419A3/en
Publication of JPS61152009A publication Critical patent/JPS61152009A/ja
Publication of JPH0652717B2 publication Critical patent/JPH0652717B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は薄膜の形成方法に係り、特に単原子・分子層な
いしは数原子・分子層レベルの超薄膜形成方法に関する
ものである。
〔発明の背景〕
半導体の微細化、高集積化の進展に伴ないプロセスの低
温化の要求が高まっている。これを可能ならしめる手法
として、薄膜形成に関しては、光CVD法やプラズマC
VD法が有望視されている。
後者の方式に於ては、基板をプラズマ中に設置する為、
基板および基板上に生成する膜が荷電粒子やプラズマか
らの熱輻射の影響を受けやすく、これらを除去する工夫
がなされている。たとえば。
特開昭54−123599号公報では、マイクロ波放電
でキ電した窒素プラズマのうち比較的長寿命を有する活
性種を放電部から離れた位置に移動させ、別に導入した
モノシランと反応させることにより。
シリコン窒化膜を形成している。前記公開公報では明記
されてはいないが、上記公知例の窒化膜形成に関与する
長寿命活性種は、6.17θVの励起エネルギー、2.
1秒の励起寿命を有する準安定励起窒素分子N−(Am
Σ、。)であると推測される。
いっぽう、前記発明の利用分野の項目でのべた単原子・
分子層ないしは数原子・分子層レベルの超薄膜形成方法
として注目されているものに原子層エピタキシャル法又
は分子量エピタキシャル法がある。詳細な内容は、応用
物理、第53巻、第6号、516ページ(1984)や
日経エレクトロニクス 匂、1984年9月10日号、120ページに記載され
ている。この方法では、薄膜形成の為の原料ガス(たと
えばGaAs薄膜を成長させる場合は、トリメチルガリ
ウムなどのガリウムを含む有機金属化合物のガスとフル
シンなどのヒ素を含むガス)を交互に反応室に導き、一
層ずつ表面に付着させる。この状態で基板を加熱すると
共に光照射を行なうことにより1分子層ずつ結晶成長で
きる。そのため、結晶成長の速度は遅いという短所はあ
るものの結晶欠陥が極めて少ない膜成長ができるとされ
ている。
〔発明の目的〕
したがって本発明の目的は、前述のような原子層・分子
層レベルで膜厚が制御され、かつ低温形成可能な薄膜形
成方法を提供することにある。
(発明の概要〕 上記の目的を達成するために1本発明では、比較的長寿
命を有する準安定励起分子を膜形成の過程で利用するこ
とを特徴としている。
つまり本発明では、基板を有する反応室を排気する工程
、上記反応室に原料ガスを導入し基板に吸着させる工程
、上記反応室に導入したガスを排気する工程、上記反応
室から離れた部位で発生した準安定励起分子を前記反応
室に導入し基板上に薄膜を形成する工程を含んでなり、
上記基板上に超薄膜を低温で形成するようにしたことを
特徴としている。
〔発明の実施例〕
以下1本発明の一実施例を第1図に示す0本実施例は、
準安定励起分子発生の為のガス源1の他1種類の原料ガ
ス源8を具備してなり、薄膜形成を行う隔月いる装置で
ある。たとえば、準安定励起分子発生用ガスとして窒素
をガス源1に、モノシランガスをガス源8に保持して基
板6上にシリコン窒化膜を形成する際に適用することが
できる。
まず最初に、排気装置12により反応室7内及び系全体
を真空排気する。つぎに、モノシランガスを同ガス源8
からリークさせ、弁9.管10を通して反応室7に導く
0反応室7に導かれたモノシランガスの一部は、基板6
の表面に付着する。つぎに反応室7内に残留するモノシ
ランガスを弁13、管11を通して排気装置12により
排気する。いっぽう、ガス源1からリークした窒素ガス
は弁2、管3を経たのち、準安定励起分子発生部4で準
安定励起分子N、”  (A”Σ、。)に変換される。
準安定励起窒素分子の発生手段としては、マイクロ波放
電や二電極間放電が有効である6前記のモノシランガス
を反応室7に導入及び反応室7から排気する工程が進行
中は弁14は閉じられ、発生部4で発生したN%  (
A3Σ、。)分子は、バイパス管15及び弁16.管1
1を経て排気装置12により排気されている0反応室7
内の残留モノシランガスの排気が完了した後、弁13,
14を開に、弁16を閉にして発生部4で発生したN%
  (AiΣ、。)分子を反応室7に導入する。前記の
準安定励起窒素分子は、2.1秒の励起寿命を有してい
ることから、反応室7に導入された時点に於ても励起状
態に留まっている。その結果、反応室7内に導かれた準
安定励起窒素分子のうち一部は基板6と衝突し、その際
、前記の工程で基板6表面に付着したモノシランガスと
反応し、基板6表面に窒化膜が形成される。前記のごと
く。
反応室7の排気工程、モノシランガスの反応室7への導
入による同ガスの基板6表面への付着の工程1反応室7
に残留するモノシランガスの排気の工程、準安定励起窒
素分子の反応室7への導入の工程からなる1サイクルの
プロセスを経ることにより、単分子・単原子層程度に制
・御された超薄膜の低温形成が可能である。所望の膜厚
を得る為には、前記のサイクルプロセスを繰り返せば良
い。
第2図は、本発明の第2の実施例であり、薄膜を形成す
る為の原料ガスが複数種ある場合に適用する装置を示し
ている(図には2種類ある状況を示している)、たとえ
ば1本実施例はGaAsのような2元系薄膜を成長させ
るのに有効である。
たとえば、GaAs結晶成長を行う場合、[料ガス源8
にはアルシン(AsH,)、  同17にはトリメチル
ガリウム(G a (CHs) s)を貯蔵して゛ お
くとよい、前記のプロセスと同様1反応室7を含む系全
体を真空排気したのち、ガス源17よりトリメチルガリ
ウムを反応室7内にリークさせ。
基板6の表面に該蒸気を付着させる。つづいて残留する
トリメチルガリウム蒸気を排気装置!E12により排気
する0次にガス源8よりアルシンをリークさせ、同様に
基板6の表面に付着させる。つづいて、反応室7に残留
するアルシンを排気する。
次に、第1図の実施例でのべたと同様に発生部4で発生
した窒素もしくは希ガスの準安定励起分子を弁14、管
5を通して反応室7に導く0反応室7に入った準安定励
起分子の一部は、基板6に衝突し、その際、前記の工程
で基板6表面に付着したトリメチルアルミニウムやアル
シンと反応し。
基板6表面に単分子・原子層程度に制御されたG a 
A taの超薄膜ができる。所望の膜厚の結晶を得るに
は、上にのべたプロセスを繰り返せばよい。
第2図の実施例では2元系結晶の成長についてのべたが
、本発明を三元系結晶の成長に適用する場合には、更に
別の原料ガス源を導入すればよい。
たとえば、GaAJIAg結晶成長゛に本発明を適用す
る場合、原料ガス源17にはトリメチルガリウム(G 
a (CHs )s )を、ガス源8にはアルシン(A
sH,)  を、更に新規に設ける別のガス源(図には
示されていない、)にはトリメチルアルミニウム(A 
Q (GH3)a)を貯蔵すればよい、結晶成長を進め
るプロセスは、前述したごとく、真空排気した反応室7
に各原料ガス源8,17のガスを導入し、該反応室7に
配置された基板6表面に付着させる工程と、該導入ガス
のうち反応室7に残留する原料ガスを排気する工程とを
逐−繰り返したのち、準安定励起分子を反応室7に導き
基板6表面に付着した前記原料ガスと反応させる工程と
からなっている。結晶成長の過程で不純物をドーピング
する場合には、更に別の原料ガス源を設け、上にのべた
ごとく、一連のプロセスの工程の中に、ドーピングガス
を反応室7に導き基板6表面に付着させる工程と該ドー
ピングガスの残留分を排気する工程とを組み込めばよい
第3図は1本発明の第3の実施例であり1反応室7内に
設置した基板6表面に付着した原料ガスと準安定励起分
子との反応を進行せしめるのと同時に、基板6表面で光
誘起反応を進行せしめる為の光照射機構をもたせたもの
であり、相乗効果により膜形成反応の速度を早めるのに
適している。
18は光源(図には示されていない)から放射される光
束、19は反応室7内に光を導く為の窓である0本実施
例で用いる光源としては、原料ガスの電子励起や振動励
起更には基板励起に関与する光を放射するものが有効で
ある。基板6に光束で発生した準安定励起分子を反応室
7に導くときとマツチングさせるのが良いが、合わせな
くてもよい、つまり、光照射については、反応室7の排
気の工程、反応室7への原料ガスの導入の工程、反応室
7に残留する該原料ガスの排気の工程、準安定励起分子
の反応室7への導入の工程を通じて継続してもよい、第
3図の実施例に於ても、所望の膜厚を得たい場合は、前
記のサイクルプロセスを所望の回数だけ繰り返せばよい
第4図(A)、(B)は本発明の第4の実施例であり、
準安定励起分子を反応室7に導入する際。
該準安定励起分子が基板6表面に一様に衝突する様にし
た装置の部分構成図である。同図(A)は正面図、同図
(B)はガス導入系の上面図である。
第1図に示した準安定励起分子発生部4で生じた準安定
励起分子は管5を経て第4図の管201分岐管21.2
2を経たのち環状管23に設けられた4箇所の穴24,
25,26.27から反応室7に導入される。準安定励
起分子を反応室7に導入する穴24及び25は分岐管2
1と環状管23との接続部28.又穴26及び27は分
岐管22と環状管23との接続部2゛9からそれぞれ等
距離にあり、かつ、それぞれの穴24〜27は環状管2
3を四等分する対称位置に設けられている。その為、反
応室7内に導入された準安定励起分子は。
基板6表面上にほぼ一様に拡散していく、なお第3図に
示したように、基板6表面に光を照射する工程をもたせ
る系に本実施例を適用する場合は第4図(A)に示すよ
うに、基板6に対して真上のA方向から光を照射するこ
とができる。基板6表面に光照射を行わない場合は、環
状管23の径を基板6の径より小さくしてもよい、その
場合、環状管23に設けられた穴24〜27については
、基板6表面とさらに対向する位置に変更することが望
ましい。
第5図は本発明の第5の実施例であり、複数の基板30
〜33上に並列に超薄膜を形成する除用いる装置の部分
構成図である0本実施例に於ては、準安定励起分子は管
34から4方向分岐35゜36.37,38に分岐し、
つづいて分岐35は分岐39及び40に1分岐36は分
岐41及び42に、分岐37は分岐43及び44に、分
岐38は分岐45及び46に分岐したのち環状管47.
48.49.50に各々4箇所設けられた穴51〜54
.55〜58.59〜62及び63〜66から反応室7
に流入し、前記の手順で基板30〜33表面に付着した
原料ガスと反応して各基板30〜33上に薄膜を形成さ
せる。
なお、第1図から第5図の実施例では、基板は固定され
た状態が示されているが、基板台に回転機構を設けるこ
とも可能である。そうすることにより、準安定励起分子
は、基板面に付着した原料ガスと一様に反応を起こすと
いう長所が得られる。
また、半導体の膜形成で常用されている基板加熱の機構
を取り入れることは有効であることはいうまでもなく、
第1図〜第5図のすべての実施例において適用できる。
この場合、原料ガスの熱分解反応も並行して進むことに
なる。しかしながら。
本発明に於ては、原料ガスを熱分解することが主目的で
はないため、公知の技術であるN0CVD法(有機金属
を熱分解して化合物半導体結晶を生長させる方法)のよ
うに高温加熱する必要はない。
たとえば、アルシン(AsH,)  とトリメチルガリ
ウム(G a (CHa) a)を原料ガスとしてGa
At5の結晶成を行う場合、MOCVD法では通常60
0゜〜700℃に加熱するが、本発明方法によれば40
0〜500℃の加熱で良好な薄膜結晶が得られる。
第2図に示した複数の原料ガスを出発物質とし多元系の
薄膜成長を行うプロセスに於ては、各原料ガスを反応室
に導入する工程と該原料ガスの残留成分を排気する工程
とを、原料ガス成分毎独立に実施したのち準安定励起分
子を反応室に導く手順をのべたが、各原料ガスを所望の
割合で混合したものを反応室に導き、すべての原料ガス
成分を1回の操作で基板面に付着させたのち準安定励起
分子を反応室に導く手順であってもよい。
また、前記の実施例では半導体の薄膜結晶成長について
のべたが1本発明は、たとえば各種モノマーを原材料と
する有機超薄膜の重合プロセスにも応用できる。
〔発明の効果〕
以上述べた如く本発明によれば、基板面に付着した原料
ガスと準安定励起分子とが、該励起分子発生場所から離
れた地点で反応させることができるので、低温での超薄
膜の形成が可能である。
【図面の簡単な説明】
第1図、第2図、第3図は本発明方法を実施するための
装置構成図、第4図(A) 、  (11) 、第5図
は本発明による反応室の部分構成図である。 1・・・準安定励起分子用ガス源、4・・・準安定励起
分子発生部、6.30,31,32.33・・・基板、
7・・・反応室、8.17・・・原料ガス源、12・・
・排気装置、18・・・光束6 第1図 第21¥] 茅3閏 第4躬 第5 図

Claims (1)

  1. 【特許請求の範囲】 1、基板を有する反応室を排気する工程、上記反応室に
    原料ガスを導入して上記基板表面に上記ガスを吸着させ
    る工程、上記反応室に導入した残留原料ガスを排気する
    工程、上記反応室から離れた部位で発生した準安定励起
    分子を上記反応室に導入して上記基板上に薄膜を形成さ
    せる工程を含んでなることを特徴とする薄膜形成方法。 2、上記の反応室を排気する工程から準安定励起分子を
    反応室に導入し薄膜を形成する工程までを1サイクルと
    するプロセスを繰り返すことにより所望の厚さの薄膜を
    形成することを特徴とする特許請求の範囲第1項記載の
    薄膜形成方法。 3、上記原料ガスを複数種類用いて多元系薄膜を形成す
    ることを特徴とする特許請求の範囲第1項記載の薄膜形
    成方法。 4、上記準安定励起分子として、窒素あるいは希ガスを
    用いることを特徴とする特許請求の範囲第1項記載の薄
    膜形成方法。 5、上記基板面に光エネルギーを照射する工程を備えた
    ことを特徴とする特許請求の範囲第1項記載の薄膜形成
    方法。 6、上記基板を加熱する工程を備えたことを特徴とする
    特許請求の範囲第1項記載の薄膜形成方法。
JP27291384A 1984-12-26 1984-12-26 薄膜形成方法 Expired - Lifetime JPH0652717B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP27291384A JPH0652717B2 (ja) 1984-12-26 1984-12-26 薄膜形成方法
US06/809,202 US4643799A (en) 1984-12-26 1985-12-16 Method of dry etching
EP85309195A EP0186419A3 (en) 1984-12-26 1985-12-17 Method of dry etching or film formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27291384A JPH0652717B2 (ja) 1984-12-26 1984-12-26 薄膜形成方法

Publications (2)

Publication Number Publication Date
JPS61152009A true JPS61152009A (ja) 1986-07-10
JPH0652717B2 JPH0652717B2 (ja) 1994-07-06

Family

ID=17520496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27291384A Expired - Lifetime JPH0652717B2 (ja) 1984-12-26 1984-12-26 薄膜形成方法

Country Status (1)

Country Link
JP (1) JPH0652717B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608229A (en) * 1994-09-16 1997-03-04 Fujitsu Limited Quantum box semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608229A (en) * 1994-09-16 1997-03-04 Fujitsu Limited Quantum box semiconductor device
US5817538A (en) * 1994-09-16 1998-10-06 Fujitsu Limited Method of making quantum box semiconductor device

Also Published As

Publication number Publication date
JPH0652717B2 (ja) 1994-07-06

Similar Documents

Publication Publication Date Title
MacInnes et al. Chemical vapor deposition of cubic gallium sulfide thin films: a new metastable phase
US6464793B1 (en) Semiconductor crystal growth apparatus
JPS6324923B2 (ja)
Yun et al. Gallium phosphide conformal film growth on in-situ tri-TBP dry-cleaned InGaP/GaAs using atomic hydrogen ALD
JPS61152009A (ja) 薄膜形成方法
JPS5982732A (ja) 半導体装置の製造方法
WO1988009566A1 (en) Nitridation of silicon and other semiconductors using alkali metal catalysts
US5573592A (en) Method for forming pure group III-V compound semi-conductor films
Kidder et al. Chemical Composition of AlN Thin Films Deposited at 523− 723 K Using Dimethylethylamine Alane and Ammonia
JP2528912B2 (ja) 半導体成長装置
JP2577543B2 (ja) 単結晶薄膜成長装置
JPH05186295A (ja) 結晶成長方法
JPS61260622A (ja) GaAs単結晶薄膜の成長法
US5123995A (en) Low-temperature, photo-induced epitaxy
JPH01184278A (ja) 高純度金属の堆積方法
JPS61171133A (ja) ドライエツチング方法
JPS5982720A (ja) 光気相成長法
JPH03116720A (ja) 単原子層成長法
JP2522050B2 (ja) 原子層ドライエッチング方法
JP2603121B2 (ja) 化合物半導体薄膜の形成方法
JP2793939B2 (ja) 化合物半導体結晶の成長方法
JPH0243720A (ja) 分子線エピタキシャル成長方法
JPH01730A (ja) 多層薄膜の形成方法
JPH0434921A (ja) 3―v族化合物半導体の気相成長方法
JPH0593273A (ja) アルミ薄膜の形成方法