JPS61151692A - Cursor display system for display unit - Google Patents

Cursor display system for display unit

Info

Publication number
JPS61151692A
JPS61151692A JP59276641A JP27664184A JPS61151692A JP S61151692 A JPS61151692 A JP S61151692A JP 59276641 A JP59276641 A JP 59276641A JP 27664184 A JP27664184 A JP 27664184A JP S61151692 A JPS61151692 A JP S61151692A
Authority
JP
Japan
Prior art keywords
character
display
signal
character code
cursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59276641A
Other languages
Japanese (ja)
Other versions
JPH052153B2 (en
Inventor
前川 則昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP59276641A priority Critical patent/JPS61151692A/en
Publication of JPS61151692A publication Critical patent/JPS61151692A/en
Publication of JPH052153B2 publication Critical patent/JPH052153B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ブラウン管(CRT)ディスプレイ装置など
の表示装置におけるカーソル表示方式に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a cursor display method in a display device such as a cathode ray tube (CRT) display device.

し従来の技術〕 周知のように、CRTディスプレイ装置では表示画面に
文字を表示させる際に、表示画面の各文字表示位置に1
対lに対応したアドレスを有するリフレッシュメモリに
表示文字の文字コードをその表示位置に対応したアドレ
スに書込み、行方向(垂直方向)および列方向(水平方
向)の文字位置を指定するアドレス信号によって上記リ
フレッシュメモリに書込んだ文字コードを読出し、さら
にこの文字コードを文字発生器に入力し、この文字発生
器に予め記憶されている文字のフォントデータを読出し
、このフォントデータをシリアルのビデオ信号に変換し
て表示部の輝度変調信号として入力するように構成して
いる。
BACKGROUND TECHNOLOGY] As is well known, in a CRT display device, when displaying characters on a display screen, one
Write the character code of the displayed character to the address corresponding to its display position in the refresh memory that has the address corresponding to pair l, and use the address signal that specifies the character position in the row direction (vertical direction) and column direction (horizontal direction) to Reads the character code written in the refresh memory, inputs this character code to the character generator, reads the font data of the character stored in advance in this character generator, and converts this font data into a serial video signal. The brightness modulation signal is input as a brightness modulation signal to the display section.

この場合、リフレッシュメモリに対する文字コ−ドは表
示装置全体の動作を1ijlJ*するマイク「jコンピ
ュータなどのプロセッサがキーボード等の操作に応じて
順次書込むように構成される。また、通常、表示文字の
現在位置または次の表示位置を表わすために、カーソル
記号を文字と共に表示するように構成される。
In this case, character codes for the refresh memory are written in sequentially by a processor such as a computer using a microphone that controls the operation of the entire display device. The cursor symbol is configured to be displayed together with characters to indicate the current position or the next display position.

ところで、このようなカーソル記号を文字と共に表示す
る表示装置において、表示部には一連のデータ処理結果
や外部から転送されてきたデータを文字として連続的に
高速表示する場合が多々ある。
Incidentally, in a display device that displays such a cursor symbol together with characters, there are many cases where a series of data processing results or data transferred from the outside are continuously displayed at high speed as characters on the display section.

し発明が解決しようとする問題点〕 ところが、従来においては上記のように文字を連続的に
高速表示する場合においてもカーソル記号を文字表示に
同期させて移動させながら表示しているため、カーソル
記号表示が目ざわりとなり、表示画面が見づらくなると
いう問題点があった。
[Problems to be Solved by the Invention] However, in the past, even when characters are displayed continuously at high speed as described above, the cursor symbol is displayed while moving in synchronization with the character display. There was a problem in that the display was distracting and the display screen became difficult to see.

特lこ、表示文字の背景色と文字パターンの色とを他の
部分とで異ならせる形でカーソル記号を表示するブロッ
クカーソル記号においては画面が非常に見づらくなると
いう問題点があったつ1問題点を解決するための手段、
作用1本発明は上記の問題点を解決することを目的とし
、文字コードを記憶するメモリへの文字コードの書込み
周期を監視する監視手段を設け、文字コードの書込み周
期が所定周期より短い場合にはカーソル記号表示を禁止
するようにしたものである。
In particular, there is a problem with block cursor symbols in which the cursor symbol is displayed in such a way that the background color of the displayed character and the color of the character pattern are different from the other parts, which makes the screen very difficult to see. means to solve
Effect 1 The present invention aims to solve the above problems, and includes a monitoring means for monitoring the writing cycle of character codes to a memory that stores character codes, and when the writing cycle of character codes is shorter than a predetermined cycle, is designed to prohibit the display of cursor symbols.

〔実施例〕〔Example〕

以下、本発明を実施例に基づき詳細に説明する。 Hereinafter, the present invention will be explained in detail based on examples.

第1図は本発明の一実施例を示すブロック図であり、リ
フレッシュメモリ1は1表示フレーム期間において表示
部15に表示する文字と1対1に対応し、かつ最大表示
文字数に等しいメモリアドレスを有しぞおり、表示部1
5の行方向(垂直方向)の表示位置yi、列方向(水平
方向うの表示位置Xiに文字を表示する場合、このYi
+Xiで示されるアドレス番こ表示文字の文字コードが
書込まれる。この場合、リフレッシュメモリ1はディス
プレイ装置全体のメモリアドレス空間のうち、yi =
に−p (k<p )、xH=j−t(j<、t)にそ
のアドレス範囲が割当てられている。
FIG. 1 is a block diagram showing an embodiment of the present invention, in which a refresh memory 1 has a memory address that corresponds one-to-one with the characters displayed on the display section 15 during one display frame period and is equal to the maximum number of display characters. Display section 1
When displaying characters at the display position yi in the row direction (vertical direction) and the display position Xi in the column direction (horizontal direction), this Yi
The character code of the address number display character indicated by +Xi is written. In this case, the refresh memory 1 is within the memory address space of the entire display device, where yi =
-p (k<p), xH=j-t (j<, t) is assigned the address range.

リフレッシュカウンタ3は、ラスクスキャンに同期した
クロック信号をカウントし、表示部15における表示文
字の行方向および列方向の表示位置を表わすアドレス信
号を出力する。このリフレッシ−カウンタ3から出力さ
れるアドレス信号は、この信号で指定できるアドレス範
囲が上記のアドレス範囲yi= k −p 、  x 
i= j % I−に・設定されており、デコーダ3に
よってこのアドレス範囲がデコードされる。そして、そ
のデコード結果の信号は水平走査期間および垂直走査期
間を除く有効表示区間においてマルチプレクサ4によっ
て選択されてリフレッシュメモリ1のチップセレクト信
号として入力される。これにより、リフレッシュメモリ
1はアドレス範囲3’ i = k −p、  X i
 = j〜?でのみ読出しおよび書込みが可能なイネー
ブル状態となり、第2のマルチプレクサ5を介して入力
されるリフレッシュカウンタ2からのアドレス信号によ
って各アドレスが順次指定され、このアドレスにおいて
文字コードの読出しまたは書込みが行われる。
The refresh counter 3 counts clock signals synchronized with the rask scan and outputs address signals representing display positions of display characters in the display section 15 in the row and column directions. The address range that can be specified by this address signal output from the refresh counter 3 is the above address range yi=k-p, x
i=j%I-, and this address range is decoded by the decoder 3. Then, the signal resulting from the decoding is selected by the multiplexer 4 and input as a chip select signal to the refresh memory 1 in an effective display period excluding the horizontal scanning period and the vertical scanning period. As a result, the refresh memory 1 has the address range 3' i = k - p, X i
= j~? Each address is sequentially specified by the address signal from the refresh counter 2 inputted via the second multiplexer 5, and the character code is read or written at this address. .

リフレッシュメモリ1から読出された文字コードは文字
発生器6のアドレス入力に入力される。
The character code read from refresh memory 1 is input to the address input of character generator 6.

文字発生器6はリードオンリメモリまたはランダムアク
セスメモリ等のメモリ素子で構成され、表示可能な文字
のフォントデータが予め記憶され、リフレッシュメモリ
1から文字コードが入力されると、この文字コードに対
応したフォントデータを出力する。この文字発生器6か
ら出力されたフォントデータは、水平走査線毎のデータ
単位で並列/直列変換器(P/5−C)7においてシリ
アルの画素データに変換され、論理和ゲート8でカーソ
ル記号表示信号との論理和が求められた後、表示部15
の輝度変調信号として入力される。
The character generator 6 is composed of a memory element such as a read-only memory or a random access memory, in which font data of displayable characters is stored in advance, and when a character code is input from the refresh memory 1, a character generator corresponding to this character code is Output font data. The font data output from the character generator 6 is converted into serial pixel data in a parallel/serial converter (P/5-C) 7 in data units for each horizontal scanning line, and then converted into serial pixel data by an OR gate 8. After calculating the logical sum with the display signal, the display unit 15
It is input as a brightness modulation signal.

これにより、リフレッシュメモリ1に予め記憶させた文
字コードがその記憶アドレスに対応した表示部15の表
示位置に表示される。この時、最後の表示文字または次
の表示文字にはカーソル記号が付加されて表示される。
Thereby, the character code previously stored in the refresh memory 1 is displayed at the display position of the display unit 15 corresponding to the storage address. At this time, the last display character or the next display character is displayed with a cursor symbol added to it.

一方、リフレッシュメモリ1に対する文字コードの書込
み手段としてのプロセッサ9は、文字コードを書込むに
際し、アドレスy 1== k−p+ x1=j−tp
の範囲で、かつ文字の表示位置に対応したアドレス信号
を出力し、マルチプレクサ5を介してリフレッシュメモ
リ1のアドレス入力に供給する。この時のアドレス信号
は、デコーダ10でデコードされてチップセレクト信号
C8となって第1のマルチプレクサ4を介してリフレッ
シ−メモリ1のチップセレクト入力に供給される。プロ
セッサ9は、アドレス信号の送出に同期して文字コード
の書込み指令信号MWを出力し、第3のマルチプレクサ
11を介してリフレッシュメモリ1のリードライト制御
入力に供給すると共に、書込むべき文字コードをリフレ
ッシ−メモリ1のデータ入出力端に供給する。
On the other hand, when writing the character code, the processor 9, which serves as a means for writing character codes into the refresh memory 1, writes the character code to the address y1==k-p+x1=j-tp.
An address signal corresponding to the display position of the character is output within the range of , and is supplied to the address input of the refresh memory 1 via the multiplexer 5. The address signal at this time is decoded by the decoder 10 to become a chip select signal C8, which is supplied to the chip select input of the refresh memory 1 via the first multiplexer 4. The processor 9 outputs a character code write command signal MW in synchronization with the sending of the address signal, supplies it to the read/write control input of the refresh memory 1 via the third multiplexer 11, and also outputs the character code to be written. Supplied to the data input/output terminal of the refresh memory 1.

第2図(a)にプロセッサ9が出力するアドレス信号、
同図(b)にデコーダ10が出力するチップセレクト信
号、同図(C)に書込み指令信号MW、同図(d)に書
込むべき文字コードの出力タイミングを示している。
In FIG. 2(a), the address signal outputted by the processor 9,
The chip select signal output by the decoder 10 is shown in (b) of the same figure, the write command signal MW is shown in (c) of the same figure, and the output timing of the character code to be written is shown in (d) of the same figure.

なお、マルチプレクサ4,5.11は水平帰線期間およ
び垂直帰線期間においてプロセッサ9側に切替えられる
ものである。
Note that the multiplexers 4, 5, and 11 are switched to the processor 9 side during the horizontal retrace period and the vertical retrace period.

これによって、プロセッサ9から出力された文字コード
は書込み用のアドレス信号で指定されたりフレッシュメ
モリ1のアドレスに書込まれる。
As a result, the character code output from the processor 9 is designated by the write address signal or written to the address of the fresh memory 1.

そして、新たな表示フレーム期間内でリフレッシ−カウ
ンタ2から出力されるアドレス信号によって読出され、
表示部15に文字として表示される。
Then, it is read out by the address signal output from the refresh counter 2 within a new display frame period,
It is displayed as characters on the display section 15.

ところで、プロセッサ9が文字コードを書込んでいる最
中において、デコーダ10から出力されるチップセレク
トC8信号とプロセッサ9から出力される書込み指令信
号WWとはアンドゲート12においてその論理積が求め
られている。そして、その論理積信号によってIJ )
 IJガブル型のマルチバイブレータ13がトリガされ
ている。
By the way, while the processor 9 is writing a character code, the chip select C8 signal output from the decoder 10 and the write command signal WW output from the processor 9 are ANDed by the AND gate 12. There is. Then, by the AND signal, IJ)
The IJ gable type multivibrator 13 is triggered.

マルチバイブレーク13は、その非安定時間Tmが文字
コードの最高書込み速度に対応した時間よりやや長く設
定されており、アンドゲート12の出力信号によってト
リガされると、Tm時間の間”L”レベルの出力信号を
アンドゲート14に供給する。アンドゲート14にはカ
ーソル記号表示用のシリアル信号C3Lが入力されてお
り、マルチバイブレータ13の出力信号が”H″レベル
場合にはこのシリアル信号C8Lがそのまま出力され、
論理和ゲート8において表示文字のシリアル信号との論
理和が求められて表示部15に出力される。
The multi-bye break 13 has an unstable time Tm set to be slightly longer than the time corresponding to the maximum writing speed of the character code, and when triggered by the output signal of the AND gate 12, it maintains the "L" level for the time Tm. The output signal is supplied to AND gate 14. A serial signal C3L for displaying a cursor symbol is input to the AND gate 14, and when the output signal of the multivibrator 13 is at "H" level, this serial signal C8L is output as is.
The logical sum gate 8 calculates the logical sum of the display character and the serial signal, and outputs the result to the display section 15.

しかし、マルチバイブレータ13の出力信号が″′L″
レベルの場合には、アンドゲート14はカーソル記号表
示用のシリアル信号C8Lを出力しない。
However, the output signal of the multivibrator 13 is "'L"
In the case of the level, the AND gate 14 does not output the serial signal C8L for displaying the cursor symbol.

従って、文字コードがマルチバイブレータ13の非安定
時間Tmより短い速度で書込まれているときには、マル
チバイブレータ13の出力信号は連続的に”L”レベル
となり、カーソル記号表示用のシリアル信号C3Lは論
理和ケート8に入力されなくなり、カーソル記号は表示
されない5第2図(e)にマルチバイブレーク13の出
力信号を示し、同図(f)にカーソル記号表示用のシリ
アル信号、同図(g+にアンドゲート14の出力信号を
示している。
Therefore, when the character code is written at a speed shorter than the unstable time Tm of the multivibrator 13, the output signal of the multivibrator 13 becomes "L" level continuously, and the serial signal C3L for displaying the cursor symbol is logic The output signal of the multi-by-break 13 is shown in Fig. 2 (e), the serial signal for displaying the cursor symbol is shown in Fig. The output signal of gate 14 is shown.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明においては、文字コードの書込み周
期が所定値より短くなれば、カーソル記号表示用の信号
は表示文字用の信号との論理和を求める論理和回路への
入力が禁止されるため、カーソル記号表示がなされなく
なる。この結果、表示画面の見づらさを解消できるとい
う効果が得られる。
As described above, in the present invention, if the writing cycle of the character code becomes shorter than a predetermined value, the signal for displaying the cursor symbol is prohibited from being input to the logical sum circuit that calculates the logical sum with the signal for displaying characters. Therefore, the cursor symbol will not be displayed. As a result, it is possible to eliminate the difficulty in viewing the display screen.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
第1図における各部信号のタイムチャートである。 1・・リフレッシュメモリ、2・リフレッシュカウンタ
、8・論理和ゲート、9・・プロセッサ、13・・マル
チバイブレータ、14 ・アンドゲート。 出願人代理人 木 村 高 久:′ツ r″−
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a time chart of various signals in FIG. 1. 1. Refresh memory, 2. Refresh counter, 8. OR gate, 9. Processor, 13. Multivibrator, 14. AND gate. Applicant's agent Takahisa Kimura:'Tsr''-

Claims (1)

【特許請求の範囲】[Claims] 表示すべき文字の文字コードを記憶するメモリを有し、
このメモリに対し文字コードの書込み手段から記憶させ
た文字コードを順次読出し、さらにこの文字コードに対
応したフォントデータを文字発生器から発生させ、この
フォントデータと表示文字の現在位置または次の表示位
置を表わすカーソル記号表示信号との論理和を論理和回
路で求め、その論理和信号を表示部に入力し、文字と共
にカーソル記号を表示する表示装置において、上記書込
み手段による文字コードの書込み周期を監視する監視手
段を設け、書込み周期が所定値以内ならば上記論理和回
路に対するカーソル記号表示信号の入力を禁止し、カー
ソル記号を表示させないことを特徴とする表示装置のカ
ーソル表示方式。
It has a memory that stores the character code of the character to be displayed,
The character codes stored in this memory are sequentially read from the character code writing means, and font data corresponding to this character code is generated from the character generator, and this font data and the current position or the next display position of the displayed character are A logical sum with a cursor symbol display signal representing the character code is determined by a logical sum circuit, and the logical sum signal is inputted to a display section, and in a display device that displays a cursor symbol along with characters, the writing cycle of the character code by the writing means is monitored. 1. A cursor display method for a display device, characterized in that the cursor symbol is not displayed by providing a monitoring means for inhibiting the input of the cursor symbol display signal to the OR circuit if the writing cycle is within a predetermined value.
JP59276641A 1984-12-26 1984-12-26 Cursor display system for display unit Granted JPS61151692A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59276641A JPS61151692A (en) 1984-12-26 1984-12-26 Cursor display system for display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59276641A JPS61151692A (en) 1984-12-26 1984-12-26 Cursor display system for display unit

Publications (2)

Publication Number Publication Date
JPS61151692A true JPS61151692A (en) 1986-07-10
JPH052153B2 JPH052153B2 (en) 1993-01-11

Family

ID=17572272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59276641A Granted JPS61151692A (en) 1984-12-26 1984-12-26 Cursor display system for display unit

Country Status (1)

Country Link
JP (1) JPS61151692A (en)

Also Published As

Publication number Publication date
JPH052153B2 (en) 1993-01-11

Similar Documents

Publication Publication Date Title
CA1253258A (en) Memory access modes for a video display generator
US4117469A (en) Computer assisted display processor having memory sharing by the computer and the processor
US4093996A (en) Cursor for an on-the-fly digital television display having an intermediate buffer and a refresh buffer
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
JPS582874A (en) Picture structure alteration circuit for full graphic display unit
JP3369591B2 (en) Character display device
JPS61151692A (en) Cursor display system for display unit
JPS6022184A (en) Display control system
JPH0443594B2 (en)
JP2001183625A (en) Passive matrix type liquid crystal display device
KR100283886B1 (en) Display of video graphics array
JPS61151685A (en) Access system for character generator
JPS61190624A (en) Hard-copy system of graphic display picture
SU1569869A1 (en) Device for presenting information on screen of cathode-ray tube (crt)
US20050030428A1 (en) On-screen display device
KR900001522B1 (en) Scroll and paning circuit of image device
JP2817483B2 (en) Video display control circuit
SU1401447A1 (en) Arrangement for displaying information on television indicator screen
SU1495780A1 (en) Device for display of data on video monitor unit
JPH0418595A (en) Liquid crystal display device
JPH0443595B2 (en)
JPS61151693A (en) Cursor display for display unit
JPH01185593A (en) System for multiwindow display
JPH06311429A (en) Multiwindow display system
JPS6364085A (en) Display controller