JPH0418595A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH0418595A
JPH0418595A JP12343290A JP12343290A JPH0418595A JP H0418595 A JPH0418595 A JP H0418595A JP 12343290 A JP12343290 A JP 12343290A JP 12343290 A JP12343290 A JP 12343290A JP H0418595 A JPH0418595 A JP H0418595A
Authority
JP
Japan
Prior art keywords
cursor
address
display
liquid crystal
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12343290A
Other languages
Japanese (ja)
Other versions
JP2661325B2 (en
Inventor
Yoshito Date
義人 伊達
Osamu Sarai
修 皿井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12343290A priority Critical patent/JP2661325B2/en
Publication of JPH0418595A publication Critical patent/JPH0418595A/en
Application granted granted Critical
Publication of JP2661325B2 publication Critical patent/JP2661325B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To enable secure cursor confirmation by make a cursor display where a cursor is present before its movement continuously for a certain time while making a cursor display at the destination of the cursor at the time of the cursor movement. CONSTITUTION:When the cursor is moved, the contents of a 1st cursor address register are rewritten into the address of the movement destination first. At this time, the address before the movement is written in an (n)th cursor address register 12 from a 2nd cursor address register 11, so two cursors are displayed on a display panel. The display of the cursor at the address of the movement destination does not have sufficient brightness right after the register is rewritten since the response speed of liquid crystal is slow. The display brightness increases with time, so the addresses from the 2nd cursor address 11 to the (n)th cursor address 12 are rewritten into the address after the movement and then only one cursor is displayed on the liquid crystal panel. Consequently, the cursor is securely displayed.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶表示装置においてカーソル表示を同時に行
う、液晶表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a liquid crystal display device that simultaneously displays a cursor.

従来の技術 近年、コンピュータを中心とする情報機器分野において
大画面で薄型の液晶表示装置の需要が高まっており、そ
の制御方法に関する技術は重要なものになりつつある。
BACKGROUND OF THE INVENTION In recent years, demand for large-screen, thin liquid crystal display devices has been increasing in the field of information equipment, mainly computers, and technology related to control methods thereof is becoming important.

しかし、単純マトリクス方式の液晶表示パネルは応答速
度が遅いためカーソルを移動させながら表示するとカー
ソルが見えなくなることがあった。
However, since the response speed of the simple matrix type liquid crystal display panel is slow, the cursor may become invisible when displayed while moving the cursor.

以下に従来の液晶表示装置について説明する。A conventional liquid crystal display device will be explained below.

第6図は従来の液晶表示装置の構成を示すブロック図を
示すものである。第6図に示すように構成として、1は
中央演算処理装置(以降CPUと記す)、2は液晶パネ
ル、3は記憶手段であるVRAM (以降VRAMと記
す)、4は従来の液晶表示装置、5はVRAM3から表
示データを読みだすVRAMアドレス発生部、6はCP
UIからデータ設定ができ、カーソルを表示するアドレ
スを記憶しておくカーソルアドレスレジスタ、7はVR
AMアドレス発生部5から出力されるアドレスとカーソ
ルアドレスレジスタ6のデータを比較し、一致すれば一
致信号を発生する比較回路、8はVRAM3から読みだ
された表示データと、比較回路7から発生した一致信号
を合成し液晶表示データとする表示合成回路である。
FIG. 6 shows a block diagram showing the configuration of a conventional liquid crystal display device. As shown in FIG. 6, the configuration is as follows: 1 is a central processing unit (hereinafter referred to as CPU), 2 is a liquid crystal panel, 3 is a storage means VRAM (hereinafter referred to as VRAM), 4 is a conventional liquid crystal display device, 5 is a VRAM address generation unit that reads display data from VRAM3, 6 is a CP
Data can be set from the UI, cursor address register that stores the address to display the cursor, 7 is VR
A comparison circuit 8 compares the address output from the AM address generation section 5 with the data in the cursor address register 6 and generates a match signal if they match. This is a display synthesis circuit that synthesizes coincidence signals and generates liquid crystal display data.

以上のような要素で構成された液晶表示装置について以
下その構成要素の関連動作を説明する。
Regarding the liquid crystal display device configured with the above-mentioned elements, the related operations of the components will be explained below.

VRAM3にはカーソル以外の表示データがあらかじめ
CPUIなどによって書き込まれており、VRAMアド
レス発生部5はVRAM3に対して読みだしアドレスを
発生し、表示データを順次読みだし続けている。この動
作によって液晶パネル2には常にカーソル以外の表示デ
ータが表示されている。
Display data other than the cursor is written into the VRAM 3 in advance by a CPU or the like, and the VRAM address generating section 5 generates a read address for the VRAM 3 and continues to sequentially read out the display data. Due to this operation, display data other than the cursor is always displayed on the liquid crystal panel 2.

カーソルを表示させる場合、CPUIはカーソルを表示
するVRAMa上のアドレスをカーソルアドレスレジス
タ6に書き込む。比較回路7はVRAMアドレス発生部
5から発生するアドレス信号とカーソルアドレスレジス
タ6のアドレス信号を常時比較しており、一致すれば比
較回路7から一致信号が発生する。この一致信号はその
ままカーソル表示データとして利用する。そのためには
VRAM3から読みだした表示データと、比較回路7か
らのカーソル表示データを合成する必要があるため表示
合成8で合成を行い最終表示データとして液晶パネル2
にデータを転送する。
When displaying a cursor, the CPUI writes the address on VRAMa where the cursor is to be displayed to the cursor address register 6. The comparison circuit 7 constantly compares the address signal generated from the VRAM address generation section 5 and the address signal of the cursor address register 6, and if they match, the comparison circuit 7 generates a match signal. This coincidence signal is used as is as cursor display data. To do this, it is necessary to synthesize the display data read from the VRAM 3 and the cursor display data from the comparator circuit 7, so the display synthesis 8 performs the synthesis and displays the final display data on the liquid crystal panel 2.
transfer data to.

カーソルを移動させる場合、CPUIからカーソルアド
レスレジスタ6に移動先のVRAMアドレスを書き込む
ことで比較回路7から発生する一致信号の出力タイミン
グが変わり、カーソル表示位置が変化する。
When moving the cursor, by writing the destination VRAM address into the cursor address register 6 from the CPU, the output timing of the match signal generated from the comparison circuit 7 changes, and the cursor display position changes.

発明が解決しようとする課題 しかしながら上記従来の構成では、カーソル移動速度を
上げた場合、比較回路7から発生するカーソル表示デー
タは直ちに変化するため応答速度の遅い液晶パネル2は
カーソルを表示させることが困難になり、移動先のカー
ソル表示がされる前につぎの位置へ移動することになり
表示画面からカーソルが消滅してしまうという課題を有
していた。
Problems to be Solved by the Invention However, in the conventional configuration described above, when the cursor movement speed is increased, the cursor display data generated from the comparator circuit 7 changes immediately, so the liquid crystal panel 2, which has a slow response speed, cannot display the cursor. This poses a problem in that the cursor must be moved to the next position before the cursor at the destination is displayed and the cursor disappears from the display screen.

以上は従来の文字フォントにもとづくキャラクタデイス
プレィとして液晶表示装置が用いられた構成について説
明したが、一般の映像表示用に液晶表示装置が用いられ
、カーソル表示が必要な場合はカーソルの表示手段が映
像表示と同じ扱いで表示される点では異なるが、カーソ
ル移動による上記課題は同様であることは言うまでもな
い。
The above describes a configuration in which a liquid crystal display device is used as a character display based on conventional character fonts.However, if a liquid crystal display device is used for general video display and a cursor display is required, the cursor display means is Although it is different in that it is displayed in the same manner as video display, it goes without saying that the above-mentioned problems caused by cursor movement are the same.

本発明は上記従来の課題に留意しカーソルの移動速度を
上げてもカーソルの表示を消滅させないで確実に認識で
きる液晶表示装置を提供することを目的としている。
The present invention has been made in consideration of the above-mentioned conventional problems, and an object of the present invention is to provide a liquid crystal display device in which the cursor display can be reliably recognized without disappearing even when the moving speed of the cursor is increased.

課題を解決するための手段 本発明の上記目的を達成するために、カーソル表示を現
在表示したい位置のカーソル表示と移動する前にカーソ
ルが存在した位置に移動後も一定時間だけカーソル表示
を残すカーソル表示を同時に行うものであり、連続的に
カーソルが移動する場合、新しいカーソル表示位置が設
けられるごとに、その前にカーソル表示がされていた位
置でのカーソル表示が順次一定時間だけ表示信号が継続
された後、表示が停止される液晶表示装置である。
Means for Solving the Problems In order to achieve the above object of the present invention, the cursor display is changed from the cursor display at the current desired position to the position where the cursor was before the cursor was moved, and the cursor remains displayed for a certain period of time. The display is performed simultaneously, and when the cursor moves continuously, each time a new cursor display position is established, the cursor display at the previous cursor display position continues for a certain period of time. This is a liquid crystal display device in which the display is stopped after the display is completed.

構成としては、第1の発明として表示データを記憶する
第1の記憶手段と、カーソル表示データを記憶する第2
の記憶手段と、この第1.第2の記憶手段からデータを
読み出すために表示アドレスを発生するアドレス発生手
段と、このアドレス発生手段のアドレス出力にしたがい
表示データとカーソルを表示する表示手段を具備し、第
2の記憶手段が、カーソル移動にともない移動先の新し
いカーソル表示データが記憶されるとともに、このカー
ソルが移動する前にカーソルが存在していた位置に継続
して一定時間だけカーソル表示を行うための記憶がなさ
れるカーソル表示制御手段を有する液晶表示装置である
As a configuration, the first invention includes a first storage means for storing display data, and a second storage means for storing cursor display data.
storage means, and this first storage means. The second storage means includes address generation means for generating a display address to read data from the second storage means, and display means for displaying display data and a cursor according to the address output of the address generation means, and the second storage means: Cursor display in which new cursor display data at the destination is memorized as the cursor moves, and the cursor is also memorized to continue displaying the cursor for a certain period of time at the position where the cursor was before the cursor moved. This is a liquid crystal display device having a control means.

第2の発明として、第1の発明と同様の第1の記憶手段
と、第1の記憶手段の表示データを読み出すために表示
アドレスを発生するアドレス発生手段と、カーソルを表
示するアドレスを記憶する第2の記憶手段と、アドレス
発生手段と第2の記憶手段の各々の出力のアドレスを比
較し、一致したとき一致信号を出力する比較手段と、こ
の一致信号と第1の記憶手段からの読み出しデータを合
成して表示する表示手段上を具備し、第2の記憶手段に
は、カーソル移動にともない、移動先の新しいアドレス
が記憶されるとともに、このカーソルが移動する前にカ
ーソルが存在したカーソルアドレスをそのまま一定時間
だけ継続して記憶されるカーソル表示制御手段を有する
液晶表示装置である。
As a second invention, a first storage means similar to the first invention, an address generation means for generating a display address for reading display data of the first storage means, and an address for displaying a cursor are stored. a second storage means; a comparison means for comparing the addresses of the respective outputs of the address generating means and the second storage means; and outputting a match signal when they match; and reading out the match signal from the first storage means; The second storage means stores a new address of the destination as the cursor moves, and a cursor where the cursor existed before the cursor moved. This is a liquid crystal display device having a cursor display control means that stores an address continuously for a certain period of time.

第3の発明として、第1および第2の発明に加えて、カ
ーソル移動後の、カーソルが移動する前に存在したカー
ソル位置に継続して一定時間だけカーソル表示するカー
ソル表示制御手段が、この一定時間の表示の輝度が定常
表示と異なる輝度表示が可能な輝度調整機能を有するも
のである。
As a third invention, in addition to the first and second inventions, a cursor display control means for continuously displaying a cursor at a cursor position existing before the cursor movement for a certain period of time after the cursor movement is provided. It has a brightness adjustment function that allows the brightness of the time display to be different from that of the steady display.

第4の発明として、第2の発明の第2の記憶手段が、複
数個のカーソルアドレスレジスタから構成され、複数個
のカーソルアドレスの各々の出力が接続された比較手段
に相当する複数個の比較回路からなる液晶表示装置であ
る。
As a fourth invention, the second storage means of the second invention is composed of a plurality of cursor address registers, and a plurality of comparisons corresponding to comparison means to which the outputs of each of the plurality of cursor addresses are connected. This is a liquid crystal display device consisting of a circuit.

第5の発明として、第2の発明の第2の記憶手段が複数
個の直列接続されたシフトレジスタから構成され、また
比較手段が、シフトレジスタの各各に接続された比較回
路からなる液晶表示装置である。
As a fifth invention, there is provided a liquid crystal display in which the second storage means of the second invention comprises a plurality of shift registers connected in series, and the comparison means comprises a comparison circuit connected to each of the shift registers. It is a device.

第6の発明として、第4の発明に複数個のカーソルアド
レスレジスタの出力を比較し、カーソル表示するタイミ
ングの時間差分を検出するカーソルアドレス比較回路を
付加し、このカーソルアドレス比較回路の出力が所定の
値以下の場合のみ、すなわちカーソル移動速度が速いと
きカーソル表示制御手段が動作する液晶表示装置である
As a sixth invention, a cursor address comparison circuit that compares the outputs of a plurality of cursor address registers and detects a time difference in the timing of displaying the cursor is added to the fourth invention, and the output of the cursor address comparison circuit is set to a predetermined value. This is a liquid crystal display device in which the cursor display control means operates only when the value is less than or equal to , that is, when the cursor movement speed is fast.

第7の発明として、第4の発明の複数個の比較回路と表
示手段の間に各々接続されたゲートと、この複数のゲー
トの各々に接続されたタイマにより制御される液晶表示
装置である。
A seventh invention is a liquid crystal display device controlled by a gate connected between the plurality of comparison circuits and the display means according to the fourth invention, and a timer connected to each of the plurality of gates.

作用 第1の発明は、カーソル表示データが記憶されている第
2の記憶手段への記憶が、カーソル移動を実施する場合
に、新しくカーソルを移動したい位置のカーソル表示デ
ータを記憶することによりカーソル移動を行い、移動す
る前にカーソルが存在した位置のカーソル表示データを
すじ消去するのではなく、一定時間だけ継続してカーソ
ル表示を行うための記憶がなされるものである。そのた
め、その一定時間だけ同時表示が行われる。このように
カーソル移動先のカーソル表示がなされると同時に、そ
の前にカーソルが存在していた位置のカーソル表示を一
定時間だけ継続表示してから、カーソル表示の停止を行
うものである。これにより、カーソル移動スピードと、
上記一定時間だけ継続表示する時間と、液晶表示遅れ時
間の関連からカーソル移動の際に残像として表示される
ので、カーソル移動軌跡が画かれることになる。
In the first aspect of the invention, when the cursor display data is stored in the second storage means, the cursor is moved by storing the cursor display data at a new position where the cursor is to be moved. Instead of erasing the cursor display data at the position where the cursor was located before the cursor was moved, the cursor is stored so that the cursor can be displayed continuously for a certain period of time. Therefore, simultaneous display is performed for that certain period of time. In this way, at the same time as the cursor is displayed at the destination of the cursor movement, the cursor at the position where the cursor previously existed is continuously displayed for a certain period of time, and then the cursor display is stopped. This changes the cursor movement speed,
Due to the relationship between the constant display time and the liquid crystal display delay time, the image is displayed as an afterimage when the cursor is moved, so that a cursor movement locus is drawn.

このカーソル表示と、第1の記憶手段にある表示データ
が、アドレス発生手段によるアドレスにしたがい、合成
されて表示手段により表示される液晶表示装置である。
This cursor display and the display data stored in the first storage means are combined and displayed by the display means in accordance with the address generated by the address generation means.

第2の発明は、キャラクタデイスプレィとじて文字フォ
ントによる表示を行う場合であり、第2の記憶手段に記
憶されているカーソルアドレスと表示データのアドレス
を発生するアドレス発生手段の出力のアドレスを比較手
段で比較し、アドレスが一致したときカーソル表示を行
うための一致信号を出力している。この一致信号と第1
の記憶手段からの読み出しデータを合成することにより
、読み出しデータ表示とカーソル表示を同時に行うこと
ができるものである。このカーソルアドレスを記憶して
いる第2の記憶手段が、カーソルが移動する前にカーソ
ルが存在していたカーソルアドレスを、そのまま一定時
間だけ継続して記憶されるものである。これにより第1
の発明同様に残像的なカーソル表示が行われ、カーソル
移動軌跡が画かれることになる。
The second invention is a case where display is performed using a character font as a character display, and the cursor address stored in the second storage means is compared with the address output from the address generation means that generates the address of display data. When the addresses match, a match signal is output for displaying a cursor. This coincidence signal and the first
By combining read data from the storage means, read data display and cursor display can be performed simultaneously. The second storage means that stores this cursor address continues to store the cursor address where the cursor was located before the cursor was moved for a certain period of time. This allows the first
Similar to the invention described above, an afterimage-like cursor display is performed, and a cursor movement trajectory is drawn.

第3の発明は、第1および第2の発明の残像的なカーソ
ル表示の表示のされ方を調整できるものである。すなわ
ち、カーソルが移動後、移動前にカーソルが存在した位
置のカーソル表示を一定時間だけ行うわけであるが、カ
ーソルの移動スピードによっては、ノ1−ツルが複数個
同時に表示され、移動先の本来表示すべきカーソル位置
が見分けにくくなる場合がある。この場合に一定時間だ
け継続して残像的に表示するカーソル表示については、
たとえば表示輝度を半分にすれば、より残像的なカーソ
ル軌跡が画かれることになる。またカラー表示の場合は
ある色だけ輝度を変えると、残像表示的に残すカーソル
表示部だけ異なった色となり、本来のカーソル表示位置
と明確に区別することができる。
A third aspect of the invention is that the manner in which the afterimage-like cursor display of the first and second aspects is displayed can be adjusted. In other words, after the cursor is moved, the cursor is displayed at the position where the cursor was before the movement for a certain period of time, but depending on the speed of the cursor movement, multiple cranes may be displayed at the same time, and the original position of the destination may be displayed. The cursor position that should be displayed may be difficult to discern. In this case, regarding the cursor display that continues for a certain period of time and appears as an afterimage,
For example, if the display brightness is halved, a more afterimage-like cursor trajectory will be drawn. In addition, in the case of color display, if the brightness of a certain color is changed, only the cursor display part that remains as an afterimage display will have a different color, making it possible to clearly distinguish it from the original cursor display position.

第4の発明は、複数のカーソルアドレスレジスタの各々
にカーソル1つ1つのアドレスが記憶されている。カー
ソルが停止している場合は、全て同じアドレスがHIA
t、されている。カーソルが移動すると、第1のカーソ
ルアドレスレジスタのアドレスはカーソルを移動すべき
新しいアドレスが記憶され、残りのカーソルアドレスレ
ジスタはカーソル移動前のアドレスが入ったままになっ
ており、この2つのアドレスが同時に表示される。その
後順次カーソルが移動された場合は第1のカーソルアド
レスレジスタには移動すべき新しいアドレスに書き換え
られ、そのときは第2のカーソルアドレスレジスタには
、その前に第1のカーソルアドレスレジスタに記憶され
ていたアドレスが書き込まれる。このように順次、複数
のアカ−ツルアドレスレジスタは新しいアドレスに更新
される。カーソルが停止したときは、現在のカーソル位
置を表わすアドレスをElf?、している第1のカーソ
ルアドレスレジスタ以外のカーソルアドレスレジスタは
、順次上記現在のカーソル位置を表わすアドレスに一定
時間をおいて書き換えられることにより、停止した1つ
のカーソル表示きなる。
In the fourth invention, each of the plurality of cursor address registers stores an address for each cursor. If the cursor is stopped, all the same addresses are HIA
t, has been done. When the cursor moves, the address of the first cursor address register is stored as the new address to which the cursor should be moved, and the remaining cursor address registers remain containing the address before the cursor movement, and these two addresses are displayed at the same time. If the cursor is subsequently moved sequentially, the first cursor address register is rewritten with the new address to be moved, and in that case, the second cursor address register is rewritten with the new address stored in the first cursor address register. The address that was previously saved will be written. In this way, the plurality of address registers are sequentially updated with new addresses. When the cursor stops, select the address representing the current cursor position as Elf? , the cursor address registers other than the first cursor address register are sequentially rewritten to the address representing the current cursor position after a certain period of time, so that one stopped cursor is no longer displayed.

第5の発明は、第2の記憶手段が複数のシフトレジスタ
で構成されているので、直列接続されたシフトレジスタ
の第1のシフトレジスタに現在のカーソル位置のアドレ
スが記憶され、順次重2゜第3のシフトレジスタに転送
され、第4の発明と同様な動作が行われる。
In the fifth invention, since the second storage means is composed of a plurality of shift registers, the address of the current cursor position is stored in the first shift register of the shift registers connected in series, and the address of the current cursor position is sequentially The signal is transferred to the third shift register, and the same operation as in the fourth invention is performed.

第6の発明は、カーソルの移動スピードに相当するカー
ソル表示のタイミングの時間差分をカーツルアドレス比
較回路で検出し、このカーソル移動スピードが上り、あ
る位置での表示時間が短くなって、液晶の表示応答速度
が問題となるときに、初めてカーソル表示制御手段によ
る残像的なカーソル表示を行うものである。
In the sixth invention, a cursor address comparison circuit detects a time difference in the timing of cursor display corresponding to the cursor movement speed, and as the cursor movement speed increases and the display time at a certain position becomes shorter, the liquid crystal display When response speed becomes an issue, the cursor display control means displays an afterimage cursor for the first time.

第7の発明は、第4の発明の各カーソルアドレスレジス
タで一定時間継続表示後、現在のカーソルアドレスに書
き換える際に、この一定時間を各カーソルアドレスレジ
スタに接続されているタイマで、個々に設定できるもの
である。
The seventh invention is to individually set the fixed time using a timer connected to each cursor address register when rewriting the cursor address to the current cursor address after the cursor address register of the fourth invention has been continuously displayed for a certain period of time. It is possible.

実施例 以下本発明の第1の実施例について、図面を参照しなが
ら説明する。
EXAMPLE A first example of the present invention will be described below with reference to the drawings.

第1図は本発明の第1の実施例における液晶表示装置の
構成を示すブロック図を示すものである。
FIG. 1 shows a block diagram showing the configuration of a liquid crystal display device according to a first embodiment of the present invention.

第1図に示すように、構成要素としては9は本発明の第
1の実施例における液晶表示装置、10はカーソルを表
示するVRAM3のアドレスを記憶しておく第1カーソ
ルアドレスレジスタ、11はカーソルの残像を表示する
VRAM3のアドレスを工己憶しておく第2カーソルア
ドレスレジスタ、12は第2カーソルアドレスレジスタ
とは別のn番目(nは正の整数)のカーソルの残像を表
示するVRAM3のアドレスを記憶しておく第nカーソ
ルアドレスレジスタ、13はVRAMアドレス発生部5
と第1カーソルアドレスレジスタ10の出力データを比
較して、一致すれば一致信号を発生する第1比較回路、
14はVRAMアドレス発生部5と第2カーソルアドレ
スレジスタ】1の出力データを比較して、一致すれば一
致信号を発生する第2比較回路、15はVRAMアドレ
ス発生部5と第nカーソルアドレスレジスタ12の出力
データを比較して、一致ずれば一致信号を発生する第n
比較回路、16はVRAM3からの読みだしデータと、
第1比較回路13、第2比較回路14、第n比較回路1
5からの一致信号をカーソル表示データとして合成する
表示合成回路である。
As shown in FIG. 1, the components are as follows: 9 is a liquid crystal display device according to the first embodiment of the present invention; 10 is a first cursor address register that stores the address of VRAM 3 for displaying a cursor; and 11 is a cursor. 12 is a second cursor address register that stores the address of VRAM3 that displays the afterimage of cursor, and 12 is a register of VRAM3 that displays the afterimage of the nth cursor (n is a positive integer), which is different from the second cursor address register. nth cursor address register for storing addresses; 13 is a VRAM address generator 5;
a first comparison circuit that compares the output data of the first cursor address register 10 and generates a match signal if they match;
14 is a second comparison circuit which compares the output data of VRAM address generator 5 and second cursor address register 1 and generates a match signal if they match; 15 is a VRAM address generator 5 and n-th cursor address register 12 compares the output data of and generates a match signal if they do not match
Comparison circuit 16 is read data from VRAM3,
First comparison circuit 13, second comparison circuit 14, nth comparison circuit 1
This is a display synthesis circuit that synthesizes the coincidence signals from 5 as cursor display data.

また1はCPU、2は液晶パネル、3はVRAM、5は
VRAMアドレス発生部でこれらは従来例のものと同じ
ものである。
Further, 1 is a CPU, 2 is a liquid crystal panel, 3 is a VRAM, and 5 is a VRAM address generator, which are the same as those in the conventional example.

この実施例は、第2の発明の第2の記憶手段が複数のカ
ーソルアドレスレジスタで構成されたものであり、この
第2の記憶手段のカーソル表示制御手段としては、この
複数のカーソルアドレスレジスタとCPUIとにより構
成されている。
In this embodiment, the second storage means of the second invention is composed of a plurality of cursor address registers, and the cursor display control means of the second storage means is composed of the plurality of cursor address registers and the cursor address registers. It is composed of a CPUI.

以上のように構成された本発明の第1の実施例の動作を
説明する。VRAM3にはカーソル以外の表示データが
あらかじめCPUなどによって書き込まれており、VR
AMアドレス発生部5はVRAM3に対して読みだしア
ドレスを発生し、表示データを順次読みだし続けている
。この動作によって液晶パネル2には常にカーソル以外
の表示データが表示されている。
The operation of the first embodiment of the present invention configured as above will be explained. Display data other than the cursor is written in advance by the CPU to VRAM3, and VR
The AM address generation section 5 generates a read address for the VRAM 3 and continues to read display data sequentially. Due to this operation, display data other than the cursor is always displayed on the liquid crystal panel 2.

カーソルを表示させる場合、CPUIはカーソルを表示
するVRAM上のアドレスを第1カーソルアドレスレジ
スタ10から第nカーソルアドレスレジスタ12に書き
込む。各カーソルアドレスレジスタに同じアドレスが書
き込まれていれば第1比較回路13から第n比較回路1
5まで同じタイミングの一致信号を発生する。表示合成
回路16ではVRAM3からの読みだしデータと、第1
比較回路13から第n比較回路15までの一致信号をカ
ーソルデータとして合成し、液晶パネル2に転送する。
When displaying a cursor, the CPUI writes the address on the VRAM for displaying the cursor from the first cursor address register 10 to the n-th cursor address register 12. If the same address is written in each cursor address register, the first comparison circuit 13 to the nth comparison circuit 1
A coincidence signal with the same timing is generated up to 5. The display synthesis circuit 16 uses the read data from the VRAM 3 and the first
Match signals from the comparison circuit 13 to the n-th comparison circuit 15 are combined as cursor data and transferred to the liquid crystal panel 2.

各カーソルアドレスレジスタには同じデータが書き込ま
れているため表示画面には一つのカーソルが表示されて
いることになる。
Since the same data is written to each cursor address register, one cursor is displayed on the display screen.

カーソルを移動させる場合、初めに第1カーソルアドレ
スレジスタ10を移動先のアドレスに書き換える。この
とき第2カーソルアドレスレジスタ11から第nカーソ
ルアドレスレジスタ12は移動前のアドレスが書き込ま
れているため、液晶パネルには2つのカーソルが表示さ
れていることになる。移動先のアドレスにおけるカーソ
ルの表示はレジスタを書き換えた直後は液晶の応答速度
が遅いため十分な表示輝度が得られていない。時間の経
過とともに表示輝度が得られるので、その後第2カーソ
ルアドレスレジスタ11から第nカーソルアドレスレジ
スタ12までのアドレスを移動後のアドレスに書き換え
れば液晶パネルには唯−のカーソルが表示される。
When moving the cursor, first the first cursor address register 10 is rewritten to the address of the destination. At this time, since the addresses before movement are written in the second cursor address register 11 to the nth cursor address register 12, two cursors are displayed on the liquid crystal panel. The display of the cursor at the destination address does not have sufficient display brightness immediately after the register is rewritten because the response speed of the liquid crystal is slow. Since the display brightness is obtained over time, if the addresses from the second cursor address register 11 to the nth cursor address register 12 are then rewritten to the addresses after the movement, only one cursor will be displayed on the liquid crystal panel.

カーソルを発生するカーソルアドレスレジスタおよび比
較回路は複数個存在するため液晶パネルの応答速度に合
わせである一定時間だけ移動前のアドレス表示をする残
像時間差を各カーソルにもたせれば、任意の液晶パネル
に対応したカーソルの残像表示を行なうことができる。
Since there are multiple cursor address registers and comparison circuits that generate cursors, if each cursor has an afterimage time difference that displays the address before movement for a certain period of time depending on the response speed of the liquid crystal panel, it is possible to apply it to any liquid crystal panel. It is possible to display the afterimage of the corresponding cursor.

以上のように本実施例によれば、複数個のカーソルアド
レスレジスタと比較回路を持つことにより複数のカーソ
ルを表示させることができ残像表示させることができる
ためカーソルの移動によるカーソルの表示消滅を防ぐこ
とができる。
As described above, according to this embodiment, by having multiple cursor address registers and comparison circuits, multiple cursors can be displayed and an afterimage can be displayed, thereby preventing the cursor from disappearing due to movement of the cursor. be able to.

以下本発明の第2の実施例について、図面を参照しなが
ら説明する。
A second embodiment of the present invention will be described below with reference to the drawings.

第2図は本発明の第2の実施例における液晶表示装置の
構成を示すブロック図を示すものである。
FIG. 2 shows a block diagram showing the configuration of a liquid crystal display device according to a second embodiment of the present invention.

第2図に示すように、構成要素として17は本発明の第
2の実施例における液晶表示装置、18はカーソルを表
示するVRAM3のアドレスを記憶しておく第1シフト
レジスタ、19は前記第1シフトレジスタ18の各ビッ
トとシフトレジスタ構成で接続されておりカーソルの残
像を表示するアドレスを記憶しておく第2シフトレジス
タ、20は第2シフトレジスタとは別のn番目(nは正
の整数)のカーソルの残像を表示するアドレスを記憶し
ておく第nシフトレジスタ、21はV RA M3から
の読みだしデータと、第1比較回路13、第2比較回路
14、第n比較回路15からの一致信号をカーソル表示
データとして合成する表示合成回路である。
As shown in FIG. 2, the constituent elements 17 are a liquid crystal display device according to the second embodiment of the present invention, 18 is a first shift register for storing the address of VRAM 3 for displaying a cursor, and 19 is a first shift register for storing the address of the VRAM 3 for displaying a cursor. A second shift register 20 is connected to each bit of the shift register 18 in a shift register configuration and stores an address for displaying the afterimage of the cursor, and 20 is an n-th shift register (n is a positive integer) ), the n-th shift register 21 stores the address for displaying the afterimage of the cursor; This is a display synthesis circuit that synthesizes matching signals as cursor display data.

またlはCPU、2は液晶パネル、3はVRAM、5は
VRAMアドレス発生部でこれらは従来例のものと同じ
もので、13は第1比較回路、14は第2比較回路、1
5は第n比較回路でこれらは第1の実施例に示すものと
同じである。このように第1の実施例の複数のカーソル
アドレスレジスタに代えて、複数のシフトレジスタを用
いたものである。
1 is the CPU, 2 is the liquid crystal panel, 3 is the VRAM, 5 is the VRAM address generator, which are the same as in the conventional example, 13 is the first comparison circuit, 14 is the second comparison circuit, 1
Reference numeral 5 denotes an n-th comparison circuit, which is the same as that shown in the first embodiment. In this way, a plurality of shift registers are used in place of the plurality of cursor address registers of the first embodiment.

以上のように構成された本発明の第2の実施例の動作を
説明する。
The operation of the second embodiment of the present invention configured as above will be explained.

VRAM3にはカーソル以外の表示データがあらかじめ
CPUなとによって書き込まれており、V RA Mア
ドレス発生部5はVRAM3に対して読みだしアドレス
を発生し、表示データを順次読みだし続けている。この
動作によって液晶パネル2には常にカーソル以外の表示
データが表示されている。
Display data other than the cursor is written into the VRAM 3 in advance by a CPU or the like, and the VRAM address generator 5 generates a read address for the VRAM 3 and continues to read the display data sequentially. Due to this operation, display data other than the cursor is always displayed on the liquid crystal panel 2.

カーソルを表示させる場合、CPUIはカーソルを表示
するVRAM上のアドレスを第1シフトレジスタ18に
書き込む。各シフトレジスタはCPUIの書き込みパル
スによって順次データが転送され、cpuiが第1シフ
トレジスタに対し同じデータを0回書き込み続ければ各
シフトレジスタは同じデータになる。すると第1比較回
路13から第n比較回路15まで同じタイミングの一致
信号を発生する。表示合成回路21ではVRAM3から
の読みだしデータと、第1比較回路13から第n比較回
路15までの一致信号をカーソルデータとして合成し、
液晶パネル2に転送する。各カーソルアドレスレジスタ
には同じデータが書き込まれているため表示画面には一
つのカーソルが表示されていることになる。
When displaying a cursor, the CPUI writes the address on the VRAM where the cursor is to be displayed into the first shift register 18. Data is sequentially transferred to each shift register by a write pulse of the CPUI, and if the CPUI continues writing the same data to the first shift register 0 times, each shift register becomes the same data. Then, coincidence signals with the same timing are generated from the first comparison circuit 13 to the n-th comparison circuit 15. The display synthesis circuit 21 synthesizes the read data from the VRAM 3 and the matching signals from the first comparison circuit 13 to the n-th comparison circuit 15 as cursor data.
Transfer to LCD panel 2. Since the same data is written to each cursor address register, one cursor is displayed on the display screen.

カーソルを移動させる場合、CPUIは第1シフトレジ
スタ18に移動先のアドレスに書き換える。このとき第
2シフトレジスタ19から第nシフトレジスタ20には
移動前のアドレスが書き込まれているため、液晶パネル
には2つのカーソルが表示されていることになる。移動
先のアドレスにおけるノ1−フルの表示はレジスタを書
き換えた直後は液晶の応答速度が遅いため十分な表示輝
度が得られていない。時間の経過とともに表示輝度が得
られるので、その後第1シフトレジスタ18に移動後の
アドレスを書き込み続ければ液晶パネルには唯一のカー
ソルが表示される。
When moving the cursor, the CPUI rewrites the first shift register 18 with the address of the destination. At this time, since the address before movement is written in the second shift register 19 to the n-th shift register 20, two cursors are displayed on the liquid crystal panel. Immediately after the register is rewritten, sufficient display brightness cannot be obtained because the response speed of the liquid crystal is slow. Since the display brightness increases over time, if the moved address is continued to be written into the first shift register 18, only one cursor will be displayed on the liquid crystal panel.

カーソルを発生するカーソルアドレスレジスタおよび比
較回路は複数個存在するため第1シフトレジスタ18に
書き込むアドレスを順次変化させて書き込めばカーソル
が軌跡を残しながら表示される。液晶パネルの応答速度
にあった残像時間差を考慮して第1シフトレジスタ18
へアドレスの書き込みを行なえば、任意の液晶の液晶パ
ネルに対応したカーソルの残像表示を行なうことができ
る。
Since there are a plurality of cursor address registers and comparison circuits that generate cursors, if the addresses to be written to the first shift register 18 are sequentially changed and written, the cursor will be displayed leaving a trace. The first shift register 18 is adjusted in consideration of the afterimage time difference depending on the response speed of the liquid crystal panel.
By writing an address to the cursor, a cursor afterimage can be displayed on any liquid crystal panel.

以上のように本実施例によれば、複数個のカーソルアド
レスを記憶するシフトレジスタと比較回路を持つことに
より複数のカーソルを表示させることができ残像表示さ
せることができるためカーソルの移動によるカーソルの
表示消滅を防ぐことができる。
As described above, according to this embodiment, by having a shift register that stores a plurality of cursor addresses and a comparison circuit, it is possible to display a plurality of cursors and display an afterimage. This can prevent the display from disappearing.

以下本発明の第3の実施例について、図面を参照しなが
ら説明する。
A third embodiment of the present invention will be described below with reference to the drawings.

第3図は本発明の第3の実施例における液晶表示装置の
構成を示すブロック図を示すものである。
FIG. 3 shows a block diagram showing the configuration of a liquid crystal display device according to a third embodiment of the present invention.

第3図に示すように構成要素として22は本発明の一実
施例における液晶表示装置、23は第1カーソルアドレ
スレジスタ10から第nカーソルアドレスレジスタ12
までのカーソルアドレスレジスタの出力を一定時間間隔
をおいて比較するカーソルアドレス比較回路、24はV
RAM3からの読みだしデータと、第1比較回路13、
第2比較回路14、第n比較回路15からの一致信号を
カーソル表示データとして合成する表示合成回路である
As shown in FIG. 3, 22 is a liquid crystal display device according to an embodiment of the present invention, and 23 is a first cursor address register 10 to an nth cursor address register 12.
A cursor address comparison circuit that compares the outputs of the cursor address registers up to
The read data from RAM3 and the first comparison circuit 13,
This is a display synthesis circuit that synthesizes the match signals from the second comparison circuit 14 and the n-th comparison circuit 15 as cursor display data.

また1はCPU、2は液晶パネル、3はVRAM、5は
VRAMアドレス発生部でこれらは従来例のものと同じ
もので、10は第1カーソルアドレスレジスタ、11は
第2カーソルアドレスレジスタ、12は第nカーソルア
ドレスレジスタ、13は第1比較回路、14は第2比較
回路、15は第n比較回路でこれら第1の実施例に示し
たものと同じである。
Also, 1 is a CPU, 2 is a liquid crystal panel, 3 is a VRAM, and 5 is a VRAM address generator, which are the same as in the conventional example, 10 is a first cursor address register, 11 is a second cursor address register, and 12 is a An n-th cursor address register, 13 a first comparison circuit, 14 a second comparison circuit, and 15 an n-th comparison circuit are the same as those shown in the first embodiment.

以上のように構成された本発明の一実施例の動作を説明
する。VRAM3にはカーソル以外の表示データがあら
かじめCPUなどによって書き込まれており、VRAM
アドレス発生部5はVRAM3に対して読みだしアドレ
スを発生し、表示データを順次読みだし続けている。こ
の動作によって液晶パネル2には常にカーソル以外の表
示データが表示されている。
The operation of one embodiment of the present invention configured as above will be explained. Display data other than the cursor is written in advance to VRAM3 by the CPU, etc.
The address generator 5 generates a read address for the VRAM 3 and continues to read display data sequentially. Due to this operation, display data other than the cursor is always displayed on the liquid crystal panel 2.

カーソルを表示させる場合、CPUIはカーソルを表示
するV RA M S上のアドレスを第1カーソルアド
レスレジスタ10から第nカーソルアドレスレジスタ1
2に書き込む。各カーソルアドレスレジスタに同じアド
レスが書き込まれていれば第1比較回路13から第n比
較回路15まて同じタイミングの一致信号を発生する。
When displaying a cursor, the CPUI transfers the address on the VRAMS where the cursor is to be displayed from the first cursor address register 10 to the nth cursor address register 1.
Write in 2. If the same address is written in each cursor address register, the first comparison circuit 13 to the nth comparison circuit 15 generate coincidence signals at the same timing.

表示合成回路24ではVRAM3からの読みだしデータ
と、第1比較回路13から第n比較回路15までの一致
信号をカーソルデータとして合成し、液晶パネル2に転
送する。各カーソルアドレスレジスタには同じデータが
書き込まれているため表示画面には一つのカーソルが表
示されていることになる。このとき、カーソルアドレス
比較回路23は一定時間間隔ごとに第1カーソルアドレ
スレジスタ10から第nカーソルアドレスレジスタ12
までのアドレス出力を比較し、同一データであることを
認識している。
The display synthesis circuit 24 synthesizes the read data from the VRAM 3 and the matching signals from the first comparison circuit 13 to the n-th comparison circuit 15 as cursor data, and transfers it to the liquid crystal panel 2. Since the same data is written to each cursor address register, one cursor is displayed on the display screen. At this time, the cursor address comparison circuit 23 compares the first cursor address register 10 to the nth cursor address register 12 at regular time intervals.
It compares the address outputs up to and recognizes that they are the same data.

カーソルを移動させる場合、初めに第1カーソルアドレ
スレジスタ10を移動先のアドレスに書き換える。一定
時間間隔ごとに各カーソルアドレスレジスタの出力デー
タを比較しているカーソルアドレス比較回路23は第1
カーソルアドレスレジスタ10が書き変わったことを認
識する。一定時間間隔のカーソルアドレスレジスタ10
のデータ変化量が一定値X以上になった場合(カーソル
の移動速度が速いとき)、カーソルアドレス比較回路2
3は表示合成回路24に対し表示合成制御信号を発生す
る。カーソルアドレス比較回路23から制御信号を受は
取った表示合成回路24はVRAM3からの表示データ
とカーソル信号として利用される第1比較回路13から
の一致信号と、カーソルの残像表示信号として利用され
る第2比較回路14から第n比較回路15までの一致信
号を合成し表示データとして液晶パネル2に転送する。
When moving the cursor, first the first cursor address register 10 is rewritten to the address of the destination. The cursor address comparison circuit 23, which compares the output data of each cursor address register at fixed time intervals, is
It is recognized that the cursor address register 10 has been rewritten. Fixed time interval cursor address register 10
When the data change amount exceeds a certain value X (when the cursor movement speed is fast), the cursor address comparison circuit 2
3 generates a display synthesis control signal to the display synthesis circuit 24. The display synthesis circuit 24 receives the control signal from the cursor address comparison circuit 23, and uses the display data from the VRAM 3, the coincidence signal from the first comparison circuit 13 which is used as a cursor signal, and the cursor afterimage display signal. The coincidence signals from the second comparison circuit 14 to the n-th comparison circuit 15 are combined and transferred to the liquid crystal panel 2 as display data.

このとき複数のカーソルアドレスレジスタによる複数の
カーソルが残像表示として液晶パネルに映し出される。
At this time, a plurality of cursors based on a plurality of cursor address registers are displayed on the liquid crystal panel as an afterimage display.

一定時間間隔でカーソルアドレスレジスタの値を比較し
てデータ変化量が一定値X以下であった場合(カーソル
の移動速度が遅いとき)、カーソルアドレス比較回路2
3は表示合成制御信号を停止する。表示合成回路24は
VRAM3からの表示データ七カーソル表示データとし
で利用される第1比較回路の一致信号を合成し、表示デ
ータとして液晶パネル2に転送される。そのとき液晶パ
ネル2には表示データと一つのカーソルが表示されてい
る。
When the values of the cursor address register are compared at fixed time intervals and the data change amount is less than the fixed value X (when the cursor movement speed is slow), the cursor address comparison circuit 2
3 stops the display synthesis control signal. The display synthesis circuit 24 synthesizes the display data from the VRAM 3 and the match signal from the first comparison circuit, which is used as cursor display data, and transfers the result to the liquid crystal panel 2 as display data. At that time, display data and one cursor are displayed on the liquid crystal panel 2.

残像表示特性に関して第1の実施例の場合と同様で、カ
ーソルを発生するカーソルアドレスレジスタおよび比較
回路は複数個存在するため液晶パネルの応答速度に合わ
せて残像時間差を各カーソルにもたせれば、任意の液晶
パネルに対応したカーソルの残像表示を行なうことがで
きる。
The afterimage display characteristics are the same as in the first embodiment, and since there are multiple cursor address registers and comparison circuits that generate cursors, if each cursor is given an afterimage time difference according to the response speed of the liquid crystal panel, it can be used as desired. It is possible to display a cursor afterimage that is compatible with LCD panels.

以上のように本実施例によれば、カーソルの表示消滅を
防ぐと同時に、複数個のカーソルアドレスレジスタの比
較回路を設けたことによりカーソルの移動速度を検出す
ることができ、カーソル速度が遅い場合の残像表示制御
が可能になり、不要な残像表示をなくし液晶表示品質を
さらに向上させることができる。
As described above, according to this embodiment, it is possible to prevent the cursor from disappearing and at the same time detect the moving speed of the cursor by providing a comparison circuit for a plurality of cursor address registers. This makes it possible to control afterimage display, eliminate unnecessary afterimage display, and further improve liquid crystal display quality.

以下本発明の第4の実施例について、図面を参照しなが
ら説明する。
A fourth embodiment of the present invention will be described below with reference to the drawings.

第4図は本発明の第4の実施例における液晶表示装置の
構成を示すブロック図を示すものである。
FIG. 4 shows a block diagram showing the configuration of a liquid crystal display device according to a fourth embodiment of the present invention.

第4図に示すように構成要素として25は本発明の第4
の実施例における液晶表示装置、26はCPUIにより
動作周期を変えることのできる第1タイマ、27は第1
タイマ26とは別にCPL’1より動作周期を設定する
ことができる第2タイマ、28は前記第1タイマ26、
第2タイマ27とは別にCPUIより動作周期を設定す
ることのできる第nタイマ、29は第1比較回路13の
一致信号を第1タイマ26の制御により出力制御する第
1ゲート、30は第2比較回路14の一致信号を第2タ
イマ27の制御により出力制御する第2ゲート、31は
第n比較回路15の一致信号を第nタイマ28の制御に
より出力制御する第nゲート、32はV RA、 M 
3からの読みだしデータと、第1ゲート29、第2ゲー
ト30、第nゲート31からの一致信号をカーソル表示
データとして合成する表示合成回路である。
As shown in FIG. 4, the component 25 is the fourth component of the present invention.
26 is a first timer whose operating cycle can be changed by the CPU; 27 is a first timer;
A second timer whose operation cycle can be set by CPL'1 separately from the timer 26; 28 is the first timer 26;
An n-th timer whose operation cycle can be set by the CPU separately from the second timer 27, 29 a first gate that outputs and controls the match signal of the first comparison circuit 13 under the control of the first timer 26, and 30 a second A second gate 31 controls the output of the match signal of the comparison circuit 14 under the control of the second timer 27; 31 is an n-th gate that controls the output of the match signal of the n-th comparison circuit 15 under control of the n-th timer 28; 32 is a V RA , M
This is a display synthesis circuit that synthesizes the read data from 3 and the match signals from the first gate 29, second gate 30, and n-th gate 31 as cursor display data.

また1はCPU、2は液晶パネル、31tVRAM、5
はVRAMアドレス発生部でこれらは従来例のものと同
じもので、10は第1カーソルアドレスレジスタ、】1
は第2カーソルアドレスレジスタ、12は第nカーソル
アドレスレジスタ、13は第1比較回路、14は第2比
較回路、15は第n比較回路でこれらは第1の実施例に
示したものと同じである。
Also, 1 is the CPU, 2 is the liquid crystal panel, 31tVRAM, 5
is the VRAM address generator, which is the same as the conventional example, 10 is the first cursor address register, ]1
12 is the second cursor address register, 12 is the nth cursor address register, 13 is the first comparison circuit, 14 is the second comparison circuit, and 15 is the nth comparison circuit, which are the same as those shown in the first embodiment. be.

以上のように構成された本発明の第4の実施例の動作を
説明する。VRAM3にはカーソル以外の表示データが
あらかじめCPUなどによって書き込まれており、VR
AMアドレス発生部5はVRAM3に対して読みだしア
ドレスを発生し、表示データを順次読みだし続けている
。この動作によって液晶パネル2には常にカーソル以外
の表示データが表示されている。
The operation of the fourth embodiment of the present invention configured as above will be explained. Display data other than the cursor is written in advance by the CPU to VRAM3, and VR
The AM address generation section 5 generates a read address for the VRAM 3 and continues to read display data sequentially. Due to this operation, display data other than the cursor is always displayed on the liquid crystal panel 2.

カーソルを表示させる場合、CPUIはカーソルを表示
するVRAM上のアドレスを第1カーソルアドレスレジ
スタ10から第nカーソルアドレスレジスタ12に書き
込む。各カーソルアドレスレジスタに同じアドレスが書
き込まれていれば第1比較回路13から第n比較回路1
5まで同じタイミングの一致信号を発生する。表示合成
回路32て・はVRAM3からの読みだしデータと、第
1比較回路13から第n比較回路15まての一致信号を
カーソルデータとして合成し、液晶パネル2に転送する
。第1タイマ26から第nタイマ28までの動作周期を
無限大に設定すれば各カーソルアドレスレジスタには同
じデータが書き込まれているため表示画面には一つのカ
ーソルが表示されていることになる。また第1タイマ2
6から第nタイマ28までの動作周期をOにすれば、カ
ーソルの表示は全く行なわれなくなる。
When displaying a cursor, the CPUI writes the address on the VRAM for displaying the cursor from the first cursor address register 10 to the n-th cursor address register 12. If the same address is written in each cursor address register, the first comparison circuit 13 to the nth comparison circuit 1
A coincidence signal with the same timing is generated up to 5. The display synthesis circuit 32 synthesizes the read data from the VRAM 3 and the matching signals from the first comparison circuit 13 to the n-th comparison circuit 15 as cursor data, and transfers it to the liquid crystal panel 2. If the operating cycle of the first timer 26 to the nth timer 28 is set to infinity, the same data is written in each cursor address register, so one cursor is displayed on the display screen. Also, the first timer 2
If the operation cycle from the 6th timer to the nth timer 28 is set to O, the cursor will not be displayed at all.

カーソルを移動させる場合、第1ノ1−ツルアドレスレ
ジスタl○に移動先のアドレスに書き詰み、第nカーソ
ルアドレスレジスタ12には移動前のアドレスを書き込
み、第2カーソルアドレスレジスタ11には移動先と移
動前のアドレスを補完するアドレスを書き込む。第1タ
イマ26がら第nタイマ28までの動作周期を順番に小
さ(し、さらにCPUIが各カーソルアドレスレジスタ
を更新すると同時に各タイマが作動するようにすると、
カーソルの移動方向に軌道の残像が残り、古いカーソル
の表示データから徐々に消灯する残像表示が可能となる
When moving the cursor, write the destination address in the first cursor address register l○, write the address before movement in the n-th cursor address register 12, and write the destination address in the second cursor address register 11. and write an address that complements the address before moving. If the operating cycles of the first timer 26 to the nth timer 28 are sequentially decreased (and each timer is activated at the same time as the CPU updates each cursor address register),
An afterimage of the trajectory remains in the direction of movement of the cursor, making it possible to display an afterimage that gradually turns off from the old cursor display data.

以上のように本実施例によれば、カーソルの表示消滅を
防ぐと同時に、複数個のカーソルの出力制御を行なう複
数のゲートを設けたことによりカーソルの移動方向がよ
り明確になり、不要な残像表示をなくし液晶表示品質を
さらに向上させることができる。
As described above, according to this embodiment, by providing a plurality of gates that control the output of a plurality of cursors while preventing the cursor from disappearing, the direction of movement of the cursor becomes clearer, thereby eliminating unnecessary afterimages. It is possible to eliminate the display and further improve the quality of the liquid crystal display.

以下本発明の第5の実施例について、図面を参照しなが
ら説明する。
A fifth embodiment of the present invention will be described below with reference to the drawings.

第5図は本発明の第5の実施例における液晶表示装置の
構成を示すブロック図を示すものである。
FIG. 5 shows a block diagram showing the configuration of a liquid crystal display device according to a fifth embodiment of the present invention.

第5図に示すように構成要素として33は本発明の第5
の実施例における液晶表示装置、34は第1タイマ、3
5は第2タイマ、36は第nタイマ、37は第1比較回
路13の一致信号を第1タイマ34の制御により出力i
l制御し、同時に最も輝度の高い階調処理をする第1階
調処理回路、38は第1階調処理回路37よりも輝度の
低い第2階調処理回路、39は最も輝度の低い第n階調
処理回路、40はVRAM3からの読みだしデータと、
第1階調処理回路37、第2階調処理回路38、第n階
調処理回路39からの一致信号をカーソル表示データと
して合成する表示合成回路である。
As shown in FIG. 5, the component 33 is the fifth component of the present invention.
34 is a first timer; 3 is a liquid crystal display device in the embodiment;
5 is the second timer, 36 is the n-th timer, and 37 is the output i of the coincidence signal of the first comparison circuit 13 under the control of the first timer 34.
38 is a second gradation processing circuit whose luminance is lower than that of the first gradation processing circuit 37, and 39 is an n-th gradation processing circuit which has the lowest luminance. A gradation processing circuit, 40, read data from VRAM3,
This is a display synthesis circuit that synthesizes coincidence signals from the first gradation processing circuit 37, the second gradation processing circuit 38, and the nth gradation processing circuit 39 as cursor display data.

また1はCPU、2は液晶パネル、3はVRAM、5は
VRAMアドレス発生部でこれらは従来例のものと同じ
もので、10は第1カーソルアドレスレジスタ、11は
第2カーソルアドレスレジスタ、12は第nカーソルア
ドレスレジスタ、13は第1比較回路、14は第2比較
回路、15は第n比較回路でこれらは第5の実施例に示
したものと同じである。
Also, 1 is a CPU, 2 is a liquid crystal panel, 3 is a VRAM, and 5 is a VRAM address generator, which are the same as in the conventional example, 10 is a first cursor address register, 11 is a second cursor address register, and 12 is a An n-th cursor address register, 13 a first comparison circuit, 14 a second comparison circuit, and 15 an n-th comparison circuit, which are the same as those shown in the fifth embodiment.

以上のように構成された本発明の第5の実施例の動作を
説明する。VRAM3にはカーソル以外の表示データが
あらかじめCPUなどによって書き込まれており、VR
AMアドレス発生部5はVRAM3に対して読みだしア
ドレスを発生し、表示データを順次読みだし続けている
。この動作によって液晶パネル2には常にカーソル以外
の表示データが表示されている。
The operation of the fifth embodiment of the present invention configured as above will be explained. Display data other than the cursor is written in advance by the CPU to VRAM3, and VR
The AM address generation section 5 generates a read address for the VRAM 3 and continues to read display data sequentially. Due to this operation, display data other than the cursor is always displayed on the liquid crystal panel 2.

ツノ−ツルを表示させる場合、CPUIはカーソルを表
示するVRAM5上のアドレスを第1カーソルアドレス
レジスタ10がら第nカーソルアドレスレジスタ12に
書き込む。各カーソルアドレスレジスタに同じアドレス
が書き込まれていれば第1比較回路13から第n比較回
路15まで同じタイミングの一致信号を発生する。第1
タイマ34から第nタイマ36までの動作周期を無限大
に設定すれば第1比較回路13がら第n比較回路15か
らの一致信号はそれぞれ第1階調処理回路37から第n
階調処理回路39までの階調処理回路によって中間処理
されてカーソルデータとなり、表示合成回路40でVR
AM3からの表示データと合成されて表示データとして
液晶パネル2に転送され表示される。カーソルアドレス
レジスタには同じデータが書き込まれているため表示画
面には一つのカーソルが表示されていることになる。ま
た第1タイマ34から第nタイマ36までの動作周期を
Oにすれば、カーソルの表示は全く行なわれなくなる。
When displaying a horn, the CPU writes the address on the VRAM 5 where the cursor is to be displayed from the first cursor address register 10 to the n-th cursor address register 12. If the same address is written in each cursor address register, the first comparison circuit 13 to the n-th comparison circuit 15 generate coincidence signals at the same timing. 1st
If the operation cycles from the timer 34 to the n-th timer 36 are set to infinity, the coincidence signals from the first comparison circuit 13 and the n-th comparison circuit 15 will be the same as those from the first gradation processing circuit 37 to the n-th timer, respectively.
It is intermediately processed by the gradation processing circuits up to the gradation processing circuit 39 to become cursor data, and the display synthesis circuit 40 generates VR data.
It is combined with the display data from AM3 and transferred as display data to the liquid crystal panel 2 for display. Since the same data is written in the cursor address register, one cursor is displayed on the display screen. Furthermore, if the operating cycle from the first timer 34 to the nth timer 36 is set to O, the cursor will not be displayed at all.

カーソルを移動させる場合、第1カーソルアドレスレジ
スタ10に移動先のアドレスに書き込み、第nカーソル
アドレスレジスタ12には移動前のアドレスが書き込み
、第2カーソルアドレスレジスタ11には移動先と移動
前のアドレスを補完するアドレスを書き込む。第1タイ
マ34から第nタイマ36までの動作周期を順番に小さ
くし、さらにCPUIが各カーソルアドレスレジスタを
更新すると同時に各タイマが作動するようにすると、カ
ーソルの移動方向に軌道の残像が残り、古いカーソルの
表示データはど階調の表示輝度が低く、かつ第1タイマ
34から第nタイマ36の動作周期が異なるため、徐々
に消灯する残像表示が可能となる。
When moving the cursor, write the destination address to the first cursor address register 10, write the address before movement to the n-th cursor address register 12, and write the destination address and the address before movement to the second cursor address register 11. Write the address that completes. If the operating cycles of the first timer 34 to the nth timer 36 are made smaller in order, and each timer is activated at the same time as the CPU updates each cursor address register, an afterimage of the trajectory will remain in the direction of cursor movement. Since the display data of the old cursor has a low display brightness at every gradation and the operating cycles of the first timer 34 to the n-th timer 36 are different, it is possible to display an afterimage that gradually turns off.

以上のように本実施例によれば、カーソルの表示消滅を
防ぐと同時に、複数個のカーソルの出力制御を行なう複
数のゲートと複数個の階調処理回路を設けたことにより
カーソルの移動方向がより明確になり、不要な残像表示
をなくし液晶表示品質をさらに向上させることができる
As described above, according to this embodiment, the direction of movement of the cursor is controlled by providing a plurality of gates and a plurality of gradation processing circuits that control the output of a plurality of cursors while preventing the cursor from disappearing. It becomes clearer, eliminates unnecessary afterimage display, and further improves the quality of the liquid crystal display.

発明の効果 以上の説明より明らかなように、カーソル表示を行う液
晶表示装置において、カーソル移動の際にカーソルが移
動する先のカーソル表示と同時に、カーソル移動前にカ
ーソルが存在した位置に、定時間だけ継続してカーソル
表示を行うカーソル表示制御手段を設けることにより、
液晶表示パネルの応答速度が遅い場合に、カーソル移動
速度を上げても、確実にカーソルが認識できる液晶表示
装置が実現できる。
Effects of the Invention As is clear from the above explanation, in a liquid crystal display device that displays a cursor, when the cursor is moved, at the same time as the cursor is displayed at the destination, the cursor is displayed at the position where the cursor was before the cursor was moved for a fixed period of time. By providing a cursor display control means that continuously displays the cursor for
It is possible to realize a liquid crystal display device in which the cursor can be reliably recognized even if the cursor movement speed is increased when the response speed of the liquid crystal display panel is slow.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例における液晶表示装置の
構成を示すブロック図、第2図は本発明の第2の実施例
における液晶表示装置の構成を示すブロック図、第3図
は本発明の第3の実施例における液晶表示装置の構成を
示すブロック図、第4図は本発明の第4の実施例におけ
る液晶表示装置の構成を示すブロック図、第5図は本発
明の第5の実施例における液晶表示装置の構成を示すブ
ロック図、第6図は従来の液晶表示装置の構成を示すブ
ロック図である。 1・・・・・・CPU、2・・・・・・液晶パネル、3
・・・・・・VRAM、5・・・・・・VRAMアドレ
ス発生部、10・・・・・・第1カーソルアドレスレジ
スタ、11・・・・・・第2カーソルアドレスレジスタ
、12・・・・・・第nカーソルアドレスレジスタ、1
3・・・・・・第1比較回路、14・・・・・・第2比
較回路、15・・・・・・第n比較回路、16・・・・
・・表示合成回路。
FIG. 1 is a block diagram showing the configuration of a liquid crystal display device according to a first embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of a liquid crystal display device according to a second embodiment of the present invention, and FIG. FIG. 4 is a block diagram showing the configuration of a liquid crystal display device according to a fourth embodiment of the present invention. FIG. 5 is a block diagram showing the configuration of a liquid crystal display device according to a fourth embodiment of the present invention. FIG. 6 is a block diagram showing the structure of a liquid crystal display device in Example 5, and FIG. 6 is a block diagram showing the structure of a conventional liquid crystal display device. 1...CPU, 2...LCD panel, 3
...VRAM, 5...VRAM address generation section, 10...First cursor address register, 11...Second cursor address register, 12... ...nth cursor address register, 1
3...First comparison circuit, 14...Second comparison circuit, 15...Nth comparison circuit, 16...
...Display synthesis circuit.

Claims (7)

【特許請求の範囲】[Claims] (1)表示データを記憶する第1の記憶手段と、カーソ
ル表示データを記憶する第2の記憶手段と、前記第1お
よび第2の記憶手段からデータを読み出すために表示ア
ドレスを発生するアドレス発生手段と、前記アドレス発
生手段のアドレス出力にしたがい前記表示データおよび
前記カーソル表示データを表示する表示手段を具備し、
前記第2の記憶手段には、カーソル移動にともない新し
いカーソル表示データが記憶されるとともに、前記カー
ソルの移動する前に前記カーソルが存在した位置に継続
して一定時間だけカーソル表示を行なうための記憶がな
されるカーソル表示制御手段を有する液晶表示装置。
(1) A first storage means for storing display data, a second storage means for storing cursor display data, and an address generator for generating a display address for reading data from the first and second storage means. and display means for displaying the display data and the cursor display data according to the address output of the address generation means,
The second storage means stores new cursor display data as the cursor moves, and stores the cursor for a certain period of time continuously at the position where the cursor was before the cursor moved. A liquid crystal display device having a cursor display control means.
(2)表示データを記憶する第1の記憶手段と、前記第
1の記憶手段の表示データを読み出すために表示アドレ
スを発生するアドレス発生手段と、カーソルを表示する
アドレスを記憶しておく第2の記憶手段と、前記アドレ
ス発生手段から出力されるアドレスと前記第2の記憶手
段のアドレスを比較し、一致信号を出力する比較手段と
、前記比較手段から出力される一致信号と前記第1の記
憶手段からの読み出しデータを合成して表示する表示手
段とを具備し、前記第2の記憶手段には、カーソル移動
にともない新しいカーソルアドレスが記憶されるととも
に、前記カーソル移動の前に前記カーソルが存在したカ
ーソルアドレスを継続して一定時間だけ記憶されるカー
ソル表示制御手段を有する液晶表示装置。
(2) a first storage means for storing display data; an address generation means for generating a display address for reading out the display data of the first storage means; and a second storage means for storing an address for displaying a cursor. storage means for comparing the address output from the address generation means with the address of the second storage means and outputting a coincidence signal; display means for synthesizing and displaying data read from the storage means; the second storage means stores a new cursor address as the cursor is moved; A liquid crystal display device having a cursor display control means that continuously stores an existing cursor address for a certain period of time.
(3)カーソル表示制御手段におけるカーソルが移動す
る前に前記カーソルが存在した位置での一定時間のカー
ソル表示が輝度調整された表示である請求項1または2
記載の液晶表示装置。
(3) Claim 1 or 2, wherein the cursor display for a certain period of time at the position where the cursor was located before the cursor moved in the cursor display control means is a display whose brightness is adjusted.
The liquid crystal display device described.
(4)第2の記憶手段が複数個のカーソルアドレスレジ
スタからなるとともに、比較手段が前記複数個のカーソ
ルアドレスレジスタに対応した複数個の比較回路からな
る請求項2記載の液晶表示装置。
(4) The liquid crystal display device according to claim 2, wherein the second storage means comprises a plurality of cursor address registers, and the comparison means comprises a plurality of comparison circuits corresponding to the plurality of cursor address registers.
(5)第2の記憶手段が複数個の直列接続されたシフト
レジスタからなるとともに、比較手段が前記複数個のシ
フトレジスタに対応した複数個の比較回路からなる請求
項2記載の液晶表示装置。
(5) The liquid crystal display device according to claim 2, wherein the second storage means comprises a plurality of shift registers connected in series, and the comparison means comprises a plurality of comparison circuits corresponding to the plurality of shift registers.
(6)カーソルアドレスレジスタの出力を比較し、カー
ソル表示タイミングの時間的差分を検出するカーソルア
ドレス比較回路を付加し、前記カーソルアドレス比較回
路の出力が所定の値以下の場合のみ、カーソル表示制御
手段が動作する請求項4記載の液晶表示装置。
(6) Adding a cursor address comparison circuit that compares the outputs of the cursor address registers and detects the temporal difference in cursor display timing, and only when the output of the cursor address comparison circuit is less than or equal to a predetermined value, the cursor display control means 5. The liquid crystal display device according to claim 4, wherein the liquid crystal display device operates as follows.
(7)複数個の比較回路の出力が、前記複数個の比較回
路に対応した複数個のゲートを介して表示手段に入力さ
れるとともに、前記複数個のゲートが各々の前記ゲート
に接続された複数個のタイマにより制御される請求項4
記載の液晶表示装置。
(7) Outputs of the plurality of comparison circuits are inputted to the display means via a plurality of gates corresponding to the plurality of comparison circuits, and the plurality of gates are connected to each of the gates. Claim 4 Controlled by a plurality of timers
The liquid crystal display device described.
JP12343290A 1990-05-14 1990-05-14 Liquid crystal display Expired - Lifetime JP2661325B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12343290A JP2661325B2 (en) 1990-05-14 1990-05-14 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12343290A JP2661325B2 (en) 1990-05-14 1990-05-14 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH0418595A true JPH0418595A (en) 1992-01-22
JP2661325B2 JP2661325B2 (en) 1997-10-08

Family

ID=14860428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12343290A Expired - Lifetime JP2661325B2 (en) 1990-05-14 1990-05-14 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP2661325B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011065422A (en) * 2009-09-17 2011-03-31 Seiko Epson Corp Information processing apparatus, display control method, and program
JP2013171237A (en) * 2012-02-22 2013-09-02 Seiko Epson Corp Control device of electro-optic device, control method of electro-optic device, electro-optic device, and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011065422A (en) * 2009-09-17 2011-03-31 Seiko Epson Corp Information processing apparatus, display control method, and program
JP2013171237A (en) * 2012-02-22 2013-09-02 Seiko Epson Corp Control device of electro-optic device, control method of electro-optic device, electro-optic device, and electronic apparatus

Also Published As

Publication number Publication date
JP2661325B2 (en) 1997-10-08

Similar Documents

Publication Publication Date Title
US4101879A (en) Cursor movement control device for screen-segmented display apparatuses
JP3262508B2 (en) Graphics display subsystem and method
KR20190037860A (en) Gate driver and Flat Panel Display Device including the same
US5247612A (en) Pixel display apparatus and method using a first-in, first-out buffer
JPH04166990A (en) Display control device
US20060055644A1 (en) TDC panel driver and its driving method for reducing flickers on display panel
EP0533472B1 (en) Display control apparatus
JP7114875B2 (en) ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE CONTROL METHOD, AND ELECTRONIC DEVICE
JP2004062210A (en) Liquid crystal display and its driving method
EP0312720A2 (en) Double buffered graphics design system
US5905483A (en) Display control apparatus
JP2661325B2 (en) Liquid crystal display
JPH09244621A (en) Sprite graphic of plural layers embodying device for tv on-screen graphic
JPH1185119A (en) Multi-sync circuit of monitor device
US20050110750A1 (en) Apparatus and method of processing signals
KR100516065B1 (en) High resolution liquid crystal display device and method thereof for enlarged display of low resolution image data
JPH043112A (en) Display controller
JPH11153980A (en) Liquid crystal display device
KR100206580B1 (en) Memory device for 4 divided frequency data of liquid crystal display device
KR20040022007A (en) Method and apparatus for controlling memory access
JPH0443594B2 (en)
JPH0473618A (en) Display controller
JP3408679B2 (en) Display device driving circuit, display device, and display device driving method
JP3264520B2 (en) Display control device
JP2802995B2 (en) Plasma display