JPS61150344A - ワイヤボンデイング方法 - Google Patents

ワイヤボンデイング方法

Info

Publication number
JPS61150344A
JPS61150344A JP59278434A JP27843484A JPS61150344A JP S61150344 A JPS61150344 A JP S61150344A JP 59278434 A JP59278434 A JP 59278434A JP 27843484 A JP27843484 A JP 27843484A JP S61150344 A JPS61150344 A JP S61150344A
Authority
JP
Japan
Prior art keywords
bonding
point
theoretical
wire
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59278434A
Other languages
English (en)
Inventor
Shinjiro Kojima
小島　伸次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59278434A priority Critical patent/JPS61150344A/ja
Publication of JPS61150344A publication Critical patent/JPS61150344A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ワイヤが／ディング方法に関する。
〔発明の技術的背景〕
従来、ギガヘルツ（ＧＨ２）領域で使用される半導体装
置は、第３図及び第４図に示すような構造を有している
０図中１は、フレーム２上に半田層３を介して装着され
た半導体素子である。
フレーム２は、セラミックステム４の所定領域に装着さ
れている。半導体素子１上の所定のボンディング地点５
・・・７とステム４側のボンディング地点８・・・１０
間には、全線等からなる所定長ｔ、・・・ｔ３の？ンデ
ィング線１ノが架設されている。また、半導体素子１上
の他の？ンディング地点１２とグランドゼンディング部
１３との間には、前述のものよりも短いボンディング線
１４が架設されている。なお１図中１５は、セラミ、ク
ステム４から導出された外部リードである。
而して、これらのゴンディング線１１．１４の架設は、
通常半導体素子１の一辺部で３〜３０本程度あるが、半
導体素子１の装着後に１本目のボンディング線１１．１
４を架設すると、そのポンディング線１１．１４の長さ
ｔ、・・・Ｌ４に各辺部ごとで一定に保つようにして顕
微鏡を見ながら行われる。半導体素子１の装着位置がず
れている場合も、上述のボンディング方法と同様に１本
目のボンディング線１１．１４の長さに従って以降のゼ
ンディング処理を顕微鏡作業によシ行っていた。
このため、半導体素子１の装着位置が所定の位置からず
れている場合には、？ンディング線１１．１４の架設長
１１．１４のばらつきが大きくなり、半導体装置内及び
半導体装置間における各々のボンディング部に対応した
抵抗値のばらつきも大きくなる。そこで、ボンディング
処理後に外部リード１５の外側に夫々の抵抗値（例えば
５０Ω）を持ったストリッｆ４線を接続して所謂インピ
ーダンスのコントロールを行っている。
〔背景技術の問題点〕
このため、従来のワイヤボンディング方法によるもので
は次のような問題がある。
（１）半導体装置間の互換性がなく、交換時には、再度
、半導体装置の外側、すなわちセラミックステム４の外
部リード１５の外側で抵抗値の調整をしなければならな
い。
（２）半導体装置内でのインピーダンスのばらつきが大
きいため、抵抗値の調整後でなければ半導体素子１の特
性がはりきりわからない。
（３）半導体装置を所定のラインに組み込んだ後の抵抗
値の調整が極めてわずられしい作業である。
（４）がンデン線１１．１４の架設長さｔ、・・・ｔ４
のばらつきを補うためにがンデング線１１゜１４の架設
数を多くし、かつグランドボンディングでは、極力架設
長さｔ、・・・ｔ４を短かくするため、半導体素子１の
近くに密接して多くのデンディグ処理を施すことになる
。従って？ンディング時間が長くなると共に熟練を要す
。
〔発明の目的〕
本発明は、ボンディング線の架設長さを常に所定長に保
って半導体装置内及び半導体装置間の抵抗値を所望値に
容易に設定することができるワイヤボンディング方法を
提供するものである。
〔発明の概要〕
本発明は、半導体素子の実際の装着位置が理論装着位置
からどの程度ずれているかを検出し、この位置ずれ量を
考慮してステム側のボンディング地点を修正し、修正さ
れたステム側のボンディング地点と半導体素子上のボン
ディング地点間に、理論ループ高さでポンディング線を
架設するようにしたことにより、ボンディング線の架設
長さを常に所定長に保って、半導体装置内及び半導体装
置間の抵抗値を所望値に容易に設定することができるワ
イヤボンディング方法である。
〔発明の実施例〕
以下、本発明の実施例について図面を参照して説明する
。
先ず、ｘｉ図に示す如く、フレーム２ｏ上Ｋ例えばＡｕ
−Ｇａからなる半田層を介して固着された半導体素子２
１をセラミックステム２２の所定領域に装着する。ここ
で、セラミ、クステム２２上の半導体素子２１の理論装
着位置を０゜とし、実際の装着位置を０．とする。つま
り、実際の装着位置０．は、理論装着位置０１に対して
、横方向でΔＸ、縦方向でΔＹ　、０１点からの方向角
かΔθ分だけずれていたとする。また、ボンディング線
２３の架設は、半導体素子２１上の四辺部の多数個（−
辺部で３〜３０個）の第１ボンディング地点２４からセ
ラミ、クステム２２側及びフレーム２０上のグランドノ
ンディング部の第２ボンディング地点２５に行われるも
のとする。
また、第１ボンディング地点２４からｇ２＆７デイング
地点２５間に架設されるボンディング線２３の長さは、
半導体素子２１の各辺部で異なるものとする。また、ゼ
ンディング手段としては、例えばディジタルヘッドの超
音波？ンダ−を使用するものとする。
次に、超音波デンダーの動作を制御する制御機構に予め
半導体素子２ノの理論装着位置０１及び半導体素子２１
上の各第１が７デイング地点２４、これに対応したセラ
ミ、クステム２２側の各第２ゼンデイング地点２５を記
憶させておく。このとき、第２図に示す如く、理論位置
で架設された場合の各ボンディング線２３のループ高さ
ｈも記憶させておく。このループ高さｈは、第１ボンデ
ィング地点２４の表面から立ち上がったボンディング線
２３の立ち上がり高さである。
次に、半導体素子２１の実際の装着位置Ｏ！を検出し、
理論装着位置０１との位置ずれ量（ΔＸ。
Δｙ、Δθ）を算出する。次いで、各第１ボンディング
地点２４の方は、半導体素子２１の位置ずれに対応して
その全てがずれているので、第２ボンディング地点２５
の１つ１つについて上記位置ずれ量（ΔＸ、Δｙ、Δθ
）に対応してずらした新しく修正された第３ボンディン
グ地点２７を決定する。
然る後、例えば半導体素子２１上の第１がンｒイング地
点２４ノからセラミックステム２２側の第２ボンディン
グ地点２５１にボンディング線２３＆１を架設する場合
は、第２デンデインダ地点２５１は１位置ずれ量（ΔＸ
、Δｙ、Δθ）を考慮して平行移動された第３ボンディ
ング地点２７に修正される。この状態でループ高さｈを
予め記憶された値に設定して、超音波がンダーによシボ
ンディング線２３＊２（Ｄ架設を実際に行う。
このようにして第１ゲンデイング地点２４１と第２ゲン
デイング地点２５１は、半導体素子２１の装着位置０２
のずれに対応した分だけ修正された状態でボンディング
線２３ａ２の架設が行われる。しかも、ループ高さｈは
、当初の理論値に設定されている。その結果、ポンディ
ング線２３ａ２の架設長さを理論値通りに設定して、ボ
ンディング線２３ａ２の架設に伴う抵抗値の変化を所定
値に正しく設定することができる。以下、同様にして全
てのボンディング線２３の架設が、半導体素子２）の装
着位置Ｏ！のずれを考慮して修正された第３ボンディン
グ地点２７に対して行われる。
なお、第１図中２６は、外部リードである。
その結果、本発明方法によれば次のような効果を有する
。
（１）、半導体装置内側での抵抗値のばらつきが小さく
なり、しかも、半導体装置間での瓦間性を保つことがで
きるので、セラミックステム２２の外側で抵抗値ｖＩＩ
整をする必要がない。
（２）、半導体装置内でのインピーダンスのバランスが
とれているため、半導体素子２１の特性区分が明確にな
シ、半導体素子２１の良否を正確に判別できる。
（３）、　　＆ンディングループの長さのばらつきを補
うために？ンディングループ数を多くする必要なく、そ
の数を従来の約３減らすことができる。しかも、グラン
ドボンディングでは、ボンディングループの長さを短か
くする必要がなく、ボンディング線２３／Ｃ与えるダメ
ージが少ない。
（４）、（３）によりボンディング時間を短くし、かつ
オートボンディングが可能であり、？ンディング作業に
熟練を必要としない。
〔発明の効果〕
以上説明した如く、本発明に係るワイヤボンディング方
法によれば、ボンディング線の架設長さを常に所定長に
保って半導体装置内及び半導体装置間の抵抗値を所望値
に容易に設定できるものである。
【図面の簡単な説明】
第１図は、本発明方法によりボンディング線が架設され
た半導体装置の平面図、第２図は、同ビンディング線の
架設状態を示す説明図、第３図は、従来のワイ、ヤボン
ディング方法にょシＭンディング線が架設された半導体
装置の平面図、第４図は、同半導体装置の断面図である
。 ２０・・・フレーム、２１・・・半導体素子、２２・・
・セラミックステム、２３・・・ボンディング線、２４
・・・第１ボンディング地点、２５・・・第２ゴンディ
ング地点、２６・・・外部リード、２７・・・第３ボン
ディング地点。 出願人代理人　　弁理士　鈴　江　武　彦第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. 半導体素子をステムのマウント部に装着する工程と、該
    半導体素子上の多数個の第１ボンディング地点とこれに
    対応する前記ステム側の多数個の第２ボンディング地点
    との間に、ボンディング線を夫々架設する工程とを具備
    するワイヤボンディング方法において、半導体素子の理
    論装着位置及びボンディング線の理論ループ高さを予め
    設定し、実際の該半導体素子の前記理論装着位置からの
    位置ずれ量を測定し、該位置ずれ量を考慮して第２ボン
    ディング地点を対応したずれ量だけ変化した第３ボンデ
    ィング地点に修正し、該第３ボンディング地点と第１ボ
    ンディング地点間に前記理論ループ高でボンディング線
    を架設することを特徴とするワイヤボンディング方法。
JP59278434A 1984-12-25 1984-12-25 ワイヤボンデイング方法 Pending JPS61150344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59278434A JPS61150344A (ja) 1984-12-25 1984-12-25 ワイヤボンデイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278434A JPS61150344A (ja) 1984-12-25 1984-12-25 ワイヤボンデイング方法

Publications (1)

Publication Number Publication Date
JPS61150344A true JPS61150344A (ja) 1986-07-09

Family

ID=17597288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59278434A Pending JPS61150344A (ja) 1984-12-25 1984-12-25 ワイヤボンデイング方法

Country Status (1)

Country Link
JP (1) JPS61150344A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036511A (ja) * 1998-07-01 2000-02-02 Motorola Inc 電子部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036511A (ja) * 1998-07-01 2000-02-02 Motorola Inc 電子部品の製造方法

Similar Documents

Publication Publication Date Title
US4445633A (en) Automatic bonder for forming wire interconnections of automatically controlled configuration
US5156323A (en) Wire bonding method
CN104025212A (zh) 贴片部件及其制造方法
JPS61150344A (ja) ワイヤボンデイング方法
US6107676A (en) Leadframe and a method of manufacturing a semiconductor device by use of it
CN102047400B (zh) 用于线焊机的导线放线测量和校准技术
US5395035A (en) Wire bonding apparatus
US20050194664A1 (en) Bonding pad arrangement method for semiconductor devices
JP2598192B2 (ja) 半導体製造装置
JPH04318943A (ja) ワイヤボンディング装置
JP3152764B2 (ja) ワイヤボンダ−
US6803312B2 (en) Semiconductor device and method for fabricating the same
JP2002055353A (ja) 実装装置および実装方法
JPH01164242A (ja) 巻線固定装置
JP2758209B2 (ja) ホール素子の電極形状
JPH06188285A (ja) 半導体装置
JP2757557B2 (ja) ワイヤループ高さの制御方法
JPH0547820A (ja) ワイヤボンデイング方法
KR100781439B1 (ko) 반도체 소자의 테스트 패턴 보정방법
JPH0758345A (ja) 半導体加速度センサの製造方法及びフォトマスク
US7056819B2 (en) Methods and apparatus for determining pad height for a wire-bonding operation in an integrated circuit
JP2625956B2 (ja) ワイヤボンディング装置
JPH03233950A (ja) フレキシブルテープ及び半導体チップの実装構造
JP2842430B2 (ja) Ｔａｂテープ
JPS63136535A (ja) ワイヤボンデイング方法