JPS61140152A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61140152A
JPS61140152A JP59262095A JP26209584A JPS61140152A JP S61140152 A JPS61140152 A JP S61140152A JP 59262095 A JP59262095 A JP 59262095A JP 26209584 A JP26209584 A JP 26209584A JP S61140152 A JPS61140152 A JP S61140152A
Authority
JP
Japan
Prior art keywords
ceramic
lid plate
glass
solder glass
projections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59262095A
Other languages
English (en)
Inventor
Yoshihiro Kubota
義浩 久保田
Tetsushi Wakabayashi
哲史 若林
Takehisa Tsujimura
辻村　剛久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59262095A priority Critical patent/JPS61140152A/ja
Publication of JPS61140152A publication Critical patent/JPS61140152A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフリットシール型の半導体装置に係り、特に該
半導体装置の信頼性を高めるパッケージ構造に関する。
セラミック・パッケージを用いる半導体集積回路装置所
謂セラミックＩＣにおいて、多く用いられている封止構
造の一つにフリットシール構造がある。これは半導体チ
ップの搭載されたセラミック容器上にセラミ・ツク蓋を
、該セラミック蓋に予め焼付られた低融点ガラス（ソル
ダ・ガラス）によって封着することによって該パッケー
ジ内を気密に保持する構造である。そのためこの構造は
金−錫、金−ゲルマニウム、金−シリコン等のろう材を
用いて金属蓋、セラミック蓋等の封着を行う軟ろう封止
構造に比べて、封止工程が簡略化され、且つ製造原価が
大幅に低減出来るという利点を持っている。
然しなから該フリットシール構造は、上記ソルダ・ガラ
スが非常に脆い性質を有するために、特にシール面積の
狭いチップ・キャリア方式のセラミック・パフケージ等
においては、取扱中の衝撃によって該ソルダ・ガラスに
クランクが入り、該半導体装置の気密が損なわれて信頼
性が低下するという問題が発生し易く、衝撃に強いフリ
ットシール構造の提供が要望されている。
〔従来の技術〕。
第３図に示す模式平面図（ａｌ及び模式側断面図（ｂｌ
は、チ・ノブ・キャリア方式の従来のフリフトシール型
セラミックＩＣの一例を示したものである。
同図において、１はアルミナ等よりなるセラミック容器
、２は同じくアルミナ等よりなるセラミック蓋板、３は
蓋板搭載部、４はソルダ・ガラス、５はメタライズ層よ
りなるダイステージ、６は同じくメタライズ層よりなる
インナリード・パターン、７は同じくメタライズ層より
なるアウタ・パッド、８は同じくメタライズ層よりなる
インナリード・パターンとアウタ・パッドとの接続パタ
ーン、９はろう材、１０はＩＣチップ、１１はボンディ
ング・パッド、１２はボンディング・ワイヤを表してい
る。
かかるフリットシール型セラミックＩＣを形成する際に
は、セラミック容器ｌ内にＩＣチップ１０を搭載し、ワ
イヤボンディングを行った後、該セラミック容器１上に
予め下面にソルダ・ガラス４が例えば枠状に焼付られた
セラミック蓋板２を載置し、所定の加圧を行った状態で
コンベア炉等によって４２０〜４５０℃程度に加熱し、
上記ソルダ・ガラス４を溶融させこれによりセラミック
容器１上にセラミック蓋板２が封着される。
そしてかかるフリットシール構造においては前述したよ
うにソルダ・ガラスが非常に脆く衝撃に弱いという性質
を有するために、蓋板２の外形寸法を容器１の蓋板搭載
部３の外形寸法より小さく形成し、蓋板２の外部にはみ
出すソルダ・ガラス４のメニスカス部ｍが容器１の側面
に突出しないようにし、これによって８亥ソルダ・ガラ
スに直に外部衝撃が加わるのが防がれる。
〔発明が解決しようとする問題点〕
然しなから従来の構造においては、同図に示すようにセ
ラミック蓋板２の外形形状がセラミック容器１の蓋板搭
載部３の外形形状と相似に形成されていたために、該セ
ラミック容器１上にセラミック蓋板２を載置する際の位
置決めが困難であり、且つ封着炉を通過させる際等の振
動によってその位置がずれる等によって、特に枠状の蓋
板搭載部３の幅が狭く、蓋板搭載部３の外形寸法と蓋板
２の外形寸法との間に大きな余裕寸法の取れない品種に
おいては、封着中に蓋板２が容器の蓋板搭載部３の端に
寄る。
そして第４図（ａ）及び（ｂ）に封止部の側断面を模式
的に示すように、セラミック蓋２の側面に付着するソル
ダ・ガラス４の溜り４ａがセラミック容器１の側面から
突出したり、溶融したソルダ・ガラス４がセラミック容
器１の側面に流れ出して垂れ下がり部４ｂを形成したり
して、該ソルダ・ガラス４が外部衝撃を直に受は易い構
造となり、そのため取扱中の衝撃により該ソルダ・ガラ
ス４にクランクを生じ、該セラミックＩＣの信頼性が低
下するという問題があった。
〔問題点を解決するための手段〕
上記問題点の解決は、内部に半導体チップが搭載された
セラミック容器の開孔部を有する面上に、該セラミック
容器の液面の外形寸法より小さい外形寸法を有し、且つ
側面に該セラミック容器の液面の外形寸法若しくはその
近傍に達する複数の突出部を有するセラミック蓋が、ガ
ラスを用い気密に封着されてなる本発明による半導体装
置によって達成される。
〔作用〕
即ち本発明によるフリットシール構造の半導体装置にお
いては、セラミック容器の外形寸法より小さいセラミッ
ク蓋板の側面に、該セラミック容器の外形寸法若しくは
その近傍に達する幅を有する複数個の突出部を設けるも
のであり、該突出部の先端を介して該蓋板と容器の位置
決めを行い、且つ該容器及び該蓋板の突出部の先端を、
一体の治具でガイドすることによって封着作業中の振動
による蓋板の位置ずれを防止するものである。
かくてソルダ・ガラスのセラミック容器側面からの突出
は防止され、該ソルダ・ガラスが直に外部衝撃を受ける
機会が減少するので、半導体装置の信頼性は向上する。
〔実施例〕
以下本発明を図示実施例により、具体的に説明する。
第１図は本発明のフリットシール構造のセラミック型半
導体装置におけるセラミック蓋板の一実施例を示す模式
平面図（ａｌ及びそのＡ−Ａ矢視模式断面図（ｂ）で、
第２図は該セラミック蓋板を用いて封止した半導体装置
を示す模式側断面図である。
全図を通じ同一対象物は同一符号で示す。
本発明のフリットシール構造のセラミック型半導体装置
に用いられるセラミック蓋板２は例えば第１図に示すよ
うに、鎖線で表したセラミック容器の蓋板搭載部３の外
形寸法よりＯ０２〜０．３ｆｉ程度の余裕寸法ｗ、の分
だけ小さい外形寸法を有しており、その各辺の側面に上
記蓋板搭載部３の外形寸法若しくは該外形寸法に対して
一〇。０２ｍ以下程度のその近傍の寸法に達する幅ｗ２
を有する各２個宛の突出部１３が設けられる。なお該突
出部の数は蓋板２の前後、左右１回転方向の位置決めが
なし得る数であれば良く、上記個数及び位置に限定され
るものではない。
例えば硼珪酸鉛系の低融点ガラスよりなるソルダ・ガラ
ス４は、該蓋板２の溶着面側に上記突出部１３をさけて
例えば枠状に焼付られる。
第２図は上記蓋板２を用いて封止を行ったチップ・キャ
リア型セラミックＩＣの第１図Ａ−Ａ矢視断面に相当す
る側断面形状を示したもので、図中、１はセラミック容
器、２はセラミック蓋板、３は蓋板搭載部、４はソルダ
・ガラス、′５はグイステージ、６はインナリード・パ
ターン、７はアウタ・パッド、８はインナリード・パタ
ーンとアウタ・パッドとの接続パターン、９はろう材、
１０はＩＣチップ、１１はボンディング・パッド、１２
はボンディング・ワイヤ、１３はセラミック蓋板の突出
部を表す。
前記実施例のセラミック蓋板２を用いた場合、該蓋板２
はその側面に設けられた突出部１３によってセラミック
容器１の蓋板搭載部３の側面と位置決めされるので、該
蓋板２が横にずれて外部衝撃を受は易くなることがない
。
また同図に示すように、溶融し再固化する際に形成され
るソルダ・ガラス４のメニスカスｍは、セラミック蓋板
２の各突出部１３の間隔部に形成され、セラミック容器
１の蓋板搭載部３の側面に突出することはない。従って
該ソルダ・ガラス４に外部衝撃が直に加わる機会は大幅
に減少する。
そして更にセラミック蓋２の突出部１３はソルダ・ガラ
ス４より外方に突出しているので、該ソルダ・ガラス４
に物が直に当たるのを阻止するので、この点からも該ソ
ルダ・ガラス４に外部衝撃が直に加わる機会は更に減少
する。
なお本発明は上記実施例以外の形状、例えば円形の形状
を有するセラミック蓋を用いる際にも適用される。
またチップ・キャリア方式以外のフリ７トシール型セラ
ミツク・パッケージを用いる半導体装置にも適用される
。
〔発明の効果〕
以上説明のように本発明によれば、フリットシール型セ
ラミック・パッケージを用いる半導体装置において、非
常に脆い性質を有するソルダ・ガラスに直に外部衝撃が
加わるのが防止される。
従って該ソルダ・ガラスに発生するクランクが大幅に減
少するので、該半導体装置の信頼性が向上する。
【図面の簡単な説明】
第１図は本発明のフリットシール構造のセラミック型半
導体装置におけるセラミック蓋板の一実施例を示す模式
平面図（ａｌ及びそのＡ−Ａ矢視模式断面図（ｂ）、 第２図は実施例のセラミック蓋板を用いて封止した半導
体装置を示す模式側断面図、 第３図は従来構造の模式平面図（ａｌ及び模式側断面図
（ｂ）、 第４図（ａｌ及び（ｂ）は従来構造における封止部の模
式側断面図である。 図において、 １はセラミック容器、 ２はセラミック蓋板、 ３は蓋板搭載部、 ４はソルダ・ガラス、 ５はグイステージ、 ６はインナリード・パターン、 ７はアウタ・パッド、 ８は接続パターン、 ９はろう材、 １０はＩＣチップ、 １１はポンディング・パッド、 １２はボンディング・ワイヤ、 １３はセラミック蓋板の突出部、 ｍはソルダ・ガラスのメニスカス を示す。 ￥１　叫

Claims (1)

    【特許請求の範囲】
  1. 　内部に半導体チップが搭載されたセラミック容器の開
    孔部を有する面上に、該セラミック容器の該面の外形寸
    法より小さい外形寸法を有し、且つ側面に該セラミック
    容器の該面の外形寸法若しくはその近傍に達する複数の
    突出部を有するセラミック蓋が、ガラスを用い気密に封
    着されてなることを特徴とする半導体装置。
JP59262095A 1984-12-12 1984-12-12 半導体装置 Pending JPS61140152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59262095A JPS61140152A (ja) 1984-12-12 1984-12-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59262095A JPS61140152A (ja) 1984-12-12 1984-12-12 半導体装置

Publications (1)

Publication Number Publication Date
JPS61140152A true JPS61140152A (ja) 1986-06-27

Family

ID=17370962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59262095A Pending JPS61140152A (ja) 1984-12-12 1984-12-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS61140152A (ja)

Similar Documents

Publication Publication Date Title
US4572924A (en) Electronic enclosures having metal parts
JPS62149155A (ja) 封止電子装置
US3857993A (en) Beam lead semiconductor package
US3465943A (en) Apparatus for making encapsulations
JPS61140152A (ja) 半導体装置
US4015071A (en) Microelectronic circuit case
JPS5917271A (ja) セラミツクパツケ−ジ半導体装置
JPH06140523A (ja) 半導体素子収納用パッケージ
USH260H (en) Metallization for hermetic sealing of ceramic modules
JP3699847B2 (ja) 電子部品封止体の製造方法
KR100550870B1 (ko) 세라믹 패키지의 실링방법 및 이에 따라 제조된 기밀성이 확보된 세라믹 패키지
KR100593887B1 (ko) 세라믹패키지의 ｉｃ칩 실링구조
JP2022143624A (ja) パッケージ、電子部品、及び製造方法
JPS63122250A (ja) 半導体装置
JPS62125652A (ja) 集積回路パツケ−ジ
KR100673645B1 (ko) 칩 패키지 및 그 제조방법
JPH0794674A (ja) 半導体装置およびその製造方法
JPS6329554A (ja) キヤツプ落し込み式半導体装置
JPH05114662A (ja) 電子部品用気密封止容器およびその封止方法
JPH0483370A (ja) 半導体装置およびその製造方法
JPH0722888A (ja) 圧電素子容器
JPH02137236A (ja) 樹脂封止型半導体装置の組立方法
JPS6221254A (ja) 電子装置
JPH0513608A (ja) 半導体装置
JPS61152045A (ja) ピギ−バツクパツケ−ジ