JPS61139904A - Muting circuit - Google Patents

Muting circuit

Info

Publication number
JPS61139904A
JPS61139904A JP26200984A JP26200984A JPS61139904A JP S61139904 A JPS61139904 A JP S61139904A JP 26200984 A JP26200984 A JP 26200984A JP 26200984 A JP26200984 A JP 26200984A JP S61139904 A JPS61139904 A JP S61139904A
Authority
JP
Japan
Prior art keywords
circuit
potential
output
terminal
muting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26200984A
Other languages
Japanese (ja)
Inventor
Tatsuyuki Amano
天野 龍之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26200984A priority Critical patent/JPS61139904A/en
Publication of JPS61139904A publication Critical patent/JPS61139904A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027Analogue recording

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Abstract

PURPOSE:To eliminate a potential difference between the DC potential and the clamp potential of an output at the time of muting and in a usual video signal period, by fixing a sample and holding circuit to a sample state and controlling an output voltage, at the time of muting. CONSTITUTION:In a state that no mute signal exists, an output of an outputting circuit 6 is compared with a reference voltage from a reference potential source 11 by a comparator 12, and provided to a sample and holding circuit 13. In the circuit 13, by a gate pulse applied to a terminal 15, a comparison voltage is sampled to a capacitor 18 in a gate pulse period, holding is executed in other period, and by controlling a variable DC shifting circuit 10 by this holding voltage, an outputted video signal is clamped. On the other hand, when a mute signal has been impressed to a mute signal input terminal 5, the potential from a DC potential source 8 passes through the circuit and appears in an output terminal 7. In this case, at the time of muting, the circuit 13 is fixed to a holding state, and the potential from the reference potential source 11 is outputted to the terminal 7.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、信号を所定期間消去するミューティング回路
に関するものであり、特にクランプ動作を伴う、映像信
号のミー−ティング回路を集積化する際に好適な回路を
提供するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a muting circuit that erases a signal for a predetermined period of time, and is particularly useful when integrating a video signal meeting circuit that involves a clamp operation. This provides a circuit suitable for this purpose.

〔従来の技術〕[Conventional technology]

映像信号の記録再生にあたって、記録・再生切換の過渡
状態においては、画像の空白期間或いは乱れた画面が生
ずるだめ、ミュート信号により強制的に画像を消去する
ミューティング回路が必要となる。
When recording and reproducing video signals, a muting circuit for forcibly erasing the image using a mute signal is required in order to prevent blank periods or disturbed screens from occurring in the transient state of recording/reproduction switching.

従来、画像のミー−ティング回路としては、映像入力を
遮断する回路或いは出力を固定直流電位に置き換える回
路が用いられてきた。第3図にかかる構成のミューティ
ング回路の一例を示す。
Conventionally, as an image meeting circuit, a circuit that cuts off image input or a circuit that replaces the output with a fixed DC potential has been used. An example of a muting circuit having the configuration shown in FIG. 3 is shown.

第3図において、入力端子1に印加された映像信号はク
ランプ回路2を通ったあと切換回路3の一方の入力には
いる。一方、切換回路3の他方の入力は固定直流電位源
4が与えられている。ミュート信号端子5に印加される
ミュート信号により切換回路3が切換わり、切換回路3
の出力には入力映像信号と固定直流電位とが選択的に出
力される。すなわち、ミュート信号がミュート信号端子
5に生じている期間は入力映像信号にかかわらず固定直
流電位が出力回路6と通って出力端子7に出力される。
In FIG. 3, a video signal applied to an input terminal 1 passes through a clamp circuit 2 and then enters one input of a switching circuit 3. On the other hand, the other input of the switching circuit 3 is supplied with a fixed DC potential source 4 . The switching circuit 3 is switched by the mute signal applied to the mute signal terminal 5.
The input video signal and the fixed DC potential are selectively output to the output. That is, during a period when the mute signal is generated at the mute signal terminal 5, a fixed DC potential is passed through the output circuit 6 and outputted to the output terminal 7 regardless of the input video signal.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のミュ−ティング回路は出力端子7におけ
る、映像信号のクランプ直流電位と、ミュート時に設定
された直流電位との間に電位差が生じ易いという欠点を
有している。これは、クランプ直流電位と、固定直流電
位源4の電位とのバラツキ、切換回路3の直流出力電位
のバラツキが、出力回路6の利得により相乗されること
によシ生ずる。
The conventional muting circuit described above has the drawback that a potential difference is likely to occur between the clamped DC potential of the video signal at the output terminal 7 and the DC potential set at the time of muting. This occurs because variations in the clamp DC potential and the potential of the fixed DC potential source 4 and variations in the DC output potential of the switching circuit 3 are multiplied by the gain of the output circuit 6.

上述のように、出力端子7の直流電位にミュート時と通
常時との間で設定値からの差が生じると、ミュート時の
画像の明るさが、設定値よりずれることになり画面上で
不自然さを感することとなる。
As mentioned above, if there is a difference in the DC potential of the output terminal 7 from the set value between mute and normal times, the brightness of the image during mute will deviate from the set value, causing an error on the screen. It feels natural.

さらに甚しい場合には、出力端子7の後は、通常、容量
結合されているので、切換時に直流電位が速応できず、
画面異常を生ずる場合がある。
In even more severe cases, since the output terminal 7 is normally capacitively coupled, the DC potential cannot respond quickly when switching.
Screen abnormalities may occur.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のミューティング回路は、入力信号と所定直流電
位とtミュート信号端子に印加されるミュート信号によ
り切換える切換回路と、切換回路の出力が入力に接続さ
れた直流電位シフト回路と、直流電位シフト回路の出力
を入力する出力回路と、この出力回路から出力を取り出
す出力端子と、出力回路の出力と第1の基準電圧とを比
較する比較器と、入力信号の所定期間毎に比較器の出力
をサンプルし、他の期間ホールドし、直流電位シフト回
路に帰還するサンプルアンドホールド回路ト、ミュート
信号の在る期間に1ナンプルアンドホ一ルド回路をサン
プル状態に固定する回路とを有する。
The muting circuit of the present invention includes a switching circuit that switches according to an input signal, a predetermined DC potential, and a mute signal applied to a t-mute signal terminal, a DC potential shift circuit whose input is connected to the output of the switching circuit, and a DC potential shift circuit. an output circuit that inputs the output of the circuit; an output terminal that takes out the output from the output circuit; a comparator that compares the output of the output circuit with a first reference voltage; The circuit includes a sample-and-hold circuit that samples the 1-number-and-hold circuit, holds it for another period, and feeds it back to the DC potential shift circuit, and a circuit that fixes the 1-number-and-hold circuit in the sample state during the period when the mute signal is present.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例である。ミュート信号の無い
状態においては、入力端子1に印加された入力映像信号
は切換回路9の一方の入力に加えられ、可変直流電位シ
フト回路10.出力回路6を通って出力浩子7に出力さ
れる。また、出力回路6の出力は比較器12で、第1の
基準電位源11からの基準電圧と比較され、サンプルア
ンドホールド回路13に接続される。サンプルアンドホ
ールド回路13においては、端子15に加えられるゲー
トパルスによシゲートパルス期間に比較電圧をコンデン
ナ18にサンプルし、他の期間ホールドを行い、このホ
ールド電圧で可変直流電位シフト回路10t−制御する
ことによυ、出力される映像信号のクランプを行う。
FIG. 1 shows an embodiment of the present invention. When there is no mute signal, the input video signal applied to input terminal 1 is applied to one input of switching circuit 9, and variable DC potential shift circuit 10. It passes through the output circuit 6 and is output to the output Hiroko 7. Further, the output of the output circuit 6 is compared with a reference voltage from a first reference potential source 11 by a comparator 12, and is connected to a sample and hold circuit 13. In the sample-and-hold circuit 13, the comparison voltage is sampled into the capacitor 18 during the gate pulse period by the gate pulse applied to the terminal 15, held for another period, and the variable DC potential shift circuit 10t is controlled using this hold voltage. By doing this, the output video signal is clamped.

一方、ミュート信号がミュート信号入力端子5に印加さ
れ走時には切換回路90入力は、直流電位源8側に切換
わり、直流電位源8からの電位が可変直流電位シフト回
路10.出力回路6を通って、出力端子7に現れる。こ
こで、ミュ+)時にはORゲート回路14によりゲート
パルスの有無にかかわらず、サンプルアンドホールド回
路13はホールド状態に固定されており、出力端子7に
は第1の基準電位源11かもの電位が出力される。
On the other hand, when the mute signal is applied to the mute signal input terminal 5 and running, the input of the switching circuit 90 is switched to the DC potential source 8 side, and the potential from the DC potential source 8 is changed to the variable DC potential shift circuit 10. It passes through the output circuit 6 and appears at the output terminal 7. Here, at the time of mu+), the sample-and-hold circuit 13 is fixed in a hold state by the OR gate circuit 14 regardless of the presence or absence of a gate pulse, and the output terminal 7 has the same potential as the first reference potential source 11. Output.

このように、映像信号が加えられている期間にクランプ
電位を決定する、フィードバックループを用いて、ミュ
ート時に出力電位を制御している・ため、ミュート時と
通常映像信号期間とで、出力の直流電位、クランプ電位
との間の電位差が生じない。
In this way, the output potential is controlled during mute by using a feedback loop that determines the clamp potential during the period when the video signal is applied. Therefore, the output DC voltage varies between the mute time and the normal video signal period. There is no potential difference between the clamp potential and the clamp potential.

第2図は別の実施例を示したものである。この第2図に
おいて、第1図と同じ部分には同じ番号を付しである。
FIG. 2 shows another embodiment. In FIG. 2, the same parts as in FIG. 1 are given the same numbers.

第1図との違いは、比較器12に接続された第1の基準
直流電位源11t−ミュート時切換回路16により、第
2の基準直流電位源17に切換える回路が付加された点
である。
The difference from FIG. 1 is that a circuit for switching from the first reference DC potential source 11t connected to the comparator 12 to the second reference DC potential source 17 by the mute switching circuit 16 is added.

映像信号の記録再生装置においては、普通本回路に加え
られる映像信号は自動利得制御回路において映倫信号振
幅が一定となりているので、本回路を付加することによ
り、例えば、フィードバッククランプを同期先端で行い
、ミュート時の出力電位をそのペデスタルレベルに揃え
ることが可能となる。
In a video signal recording/reproducing device, the video signal applied to this circuit normally has a constant video signal amplitude in an automatic gain control circuit, so by adding this circuit, for example, feedback clamping can be performed at the synchronization tip. , it becomes possible to align the output potential during muting to the pedestal level.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば映倫信号のクラン
プレベルとミューティング電位とが等しい出力を得るミ
ューティング回路が得られる。
As described above, according to the present invention, it is possible to obtain a muting circuit that obtains an output in which the clamp level of the Eirin signal and the muting potential are equal.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
本発明の他の実施例を示すブロック図、第3図は従来例
を示すブロック図である。1・・・・・・入力端子、2
・・・・・・クランプ回路、3.9・・・・・・切換回
路、4,8・・・・・・直流電位源、5・・・・・・ミ
ュート信号入力端子、6・・・・・・出力回路、7・・
・・・・出力端子、10・・・・・・可変直流電位シフ
ト回路、11・・・・・・第1の基準電位源、12・・
・・・・比較器、13・・・・・・サンプルアンドホー
ルド回路、14・・・・・・ORゲート回路、15・・
・・・・端子、16・・・・・・切換回路、17・・・
・・・第2の基準電位源。
FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a block diagram showing another embodiment of the invention, and FIG. 3 is a block diagram showing a conventional example. 1...Input terminal, 2
... Clamp circuit, 3.9 ... Switching circuit, 4, 8 ... DC potential source, 5 ... Mute signal input terminal, 6 ... ...Output circuit, 7...
...Output terminal, 10...Variable DC potential shift circuit, 11...First reference potential source, 12...
... Comparator, 13 ... Sample and hold circuit, 14 ... OR gate circuit, 15 ...
...Terminal, 16...Switching circuit, 17...
...Second reference potential source.

Claims (2)

【特許請求の範囲】[Claims] (1)入力信号と所定直流電位とを、ミュート信号端子
に印加されるミュート信号により切換える切換回路と、
前記切換回路の出力が入力に接続される可変直流電位シ
フト回路と、前記直流電位シフト回路の出力を出力回路
を介して取り出す出力端子と、前記出力回路の出力と第
1の基準電圧とを比較する比較器と、前記入力信号の所
定期間毎に前記比較器の出力をサンプルし、他の期間ホ
ールドし前記可変直流電位シフト回路に帰還するサンプ
ルアンドホールド回路とを有することを特徴とするミュ
ーティング回路。
(1) a switching circuit that switches between an input signal and a predetermined DC potential using a mute signal applied to a mute signal terminal;
A variable DC potential shift circuit to which the output of the switching circuit is connected to an input, an output terminal for taking out the output of the DC potential shift circuit via an output circuit, and a comparison between the output of the output circuit and a first reference voltage. and a sample-and-hold circuit that samples the output of the comparator every predetermined period of the input signal, holds it for another period, and feeds it back to the variable DC potential shift circuit. circuit.
(2)前記ミュート信号の在る期間、前記比較器に接続
された前記第1の基準電圧を第2の基準電圧に切換える
手段を有することを特徴とする特許請求の範囲第(1)
項記載のミューティング回路。
(2) Claim (1) further comprising means for switching the first reference voltage connected to the comparator to a second reference voltage during the period when the mute signal exists.
Muting circuit described in section.
JP26200984A 1984-12-12 1984-12-12 Muting circuit Pending JPS61139904A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26200984A JPS61139904A (en) 1984-12-12 1984-12-12 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26200984A JPS61139904A (en) 1984-12-12 1984-12-12 Muting circuit

Publications (1)

Publication Number Publication Date
JPS61139904A true JPS61139904A (en) 1986-06-27

Family

ID=17369745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26200984A Pending JPS61139904A (en) 1984-12-12 1984-12-12 Muting circuit

Country Status (1)

Country Link
JP (1) JPS61139904A (en)

Similar Documents

Publication Publication Date Title
JPH0646258A (en) Noise reduction device for video signal
JPS61139904A (en) Muting circuit
JP3064703B2 (en) Sample hold circuit
JPH05316338A (en) Sample-and-hold circuit
JPS628990B2 (en)
KR0164703B1 (en) Device for recording audio sound of main sub on double screen
JP2735544B2 (en) Video signal playback device
KR0119484Y1 (en) Superimposing apparatus
JPH0213514B2 (en)
KR940008581Y1 (en) Video cassette recorder
KR900004624Y1 (en) Video signal switching circuit of vtr for inserting image
JP2979556B2 (en) No signal detection device
KR19980036044A (en) Clamp Device for Video Systems
KR100231448B1 (en) Switching noise removing method of hifi audio signal
JPS5812439A (en) Automatic antenna switching device
KR900005065B1 (en) Video signal improvement system of video tape recoder
KR930005608Y1 (en) Video input autoselecting circuit
KR930018977A (en) Video mute method using image control PWM port
KR200212467Y1 (en) Audio signal over input prevention device of external device_
KR880002410Y1 (en) Scan search device
JP3190426B2 (en) Video signal processing device
JP3097691B2 (en) Comb filter device
JPH01157179A (en) Magnetic recording and reproducing device for video
JPH07264441A (en) Clamp circuit and television receiver provided with its clamp circuit
JPS59193619A (en) Picture processing circuit