JPS61133775A

JPS61133775A - 画像デ−タ圧縮および再生方式

Info

Publication number: JPS61133775A
Application number: JP25414184A
Authority: JP
Inventors: Yutaka Koshi; 裕越
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1984-12-03
Filing date: 1984-12-03
Publication date: 1986-06-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、画像データ圧縮および再生方式に関するもの
であり、特に、ディジタル（２値）画像の画像データ圧
縮および再生方式に関するものである。

（従来の技術）文書画等の原稿をラスタ走査して読取られる画像情報は
、通常実大な量となる。したがって、このような画像情
報をそのまま記憶するとなれば、メモリ上の多くの領域
を必要とする。また、所定時間に、これらの全情報を伝
送しようとすれば、広い帯域幅を必要とする。

ところが、前述のように読取られた画像情報の中には相
当な量の冗長な情報（例えば、文字の書かれていない空
白な部分）が含まれている。

従来より、このような冗長な情報を除去または再生する
ために、いわゆるデータ圧縮、再生の技術が種々考案さ
れている。これらの技術では、１枚の原稿全体を１単位
として、伝送もしくは記憶することを基本にしている。

例えば、ランレングス符号化法で圧縮されたデータは、
ラン単位でラスタ走査方向に連続した“０″または“１
″のブロックにコード化されている。このため、−原稿
内の特定な部分を抽出して再生する場合には、一旦デー
タ伸長を施して再生しなければならないという欠点があ
る。

前記の欠点を除去するために、後述するビットマツプテ
ーブルを作成することにより、圧縮・再生を行なう画像
データ圧縮および再生方式が、特開昭５８−５３２７２
号明細書に記載されている。

前記明細書に記載された画像データ圧縮および再生方式
においては、ラスタ走査によって得られた時系列の２値
画像信号（ディジタル画像信号）を、連続したＮ画素ず
つのブロックに区分し、各ブロックごとのＮ画素の論理
和を構成ビットとするビットマツプテーブルを作成し、
一方、前記論理和が１″であるブロックの画素情報のみ
を抽出して、順次に記憶することにより圧縮画像データ
を得るようにしている。

また、前記のようにして得られた圧縮画像の再生時には
、所要部分に該当するビットマツプテーブルの構成ビッ
トを順に読み出し、前記ビットが“１゛であるときは、
前記テーブル位置に対応する圧縮画像メモリの番地から
Ｎビットの信号を読み出して、再生画像メモリに記憶し
、また前記ビットがＯ１１であるときは、Ｎビットの゛
Ｏ″信号を前記再生画像メモリに記憶するようにしてい
る。

このようにして、前記ビットマツプテーブルを作成する
ことにより画像データの圧縮／再生を行なう画像データ
圧縮および再生方式は、原稿をラスタ走査によって読取
った後、ディジタル化された画像データを磁気ディスク
やＩＣメモリ等に記憶する場合には、画像データが占有
する領域を減少させることが可能であり、またディジタ
ル化された画像データを伝送する場合には、所要帯域幅
を減少させ、しかも−画像データ内の特定の領域が、デ
ータ圧縮されたままで、容易に抽出できる。

（発明が解決しようとする問題点）上記した従来の技術は、次のような問題点を有していた
。

前記ビットマツプテーブルを作成する画像データ圧縮お
よび再生方式においては、該ビットマツプテーブルの各
構成ビットに対応する２値画像信号のブロックを、具体
的に何画素で構成するかを決定する必要がある。換言す
れば、前記Ｎを具体的な数値に決定する必要がある。

ところが、前述の説明から明らかなように、Ｎを大きく
設定すると、ビットマツプテーブルは小さくなるが、Ｎ
画素の論理和が“Ｏ″となる可能性は小さくなる。逆に
、Ｎを小さく設定すると、Ｎ画素の論理和が“０°′と
なる可能性は大きくなるが、ビットマツプテーブルも大
きくなる。

画像データの圧縮および再生を行なう原画は、周知のよ
うに、その種類によって、画像データの情報分布−すな
わち、画像データが、ｔｒ　１　ｒｓであるかＯ″であ
るかの分布が、どのような長さあるいは面積の分布とな
るかが、大体法っている。

したがって、ある特定種類の原画のみを圧縮／再生する
場合には、前記Ｎの最適な数値を比較的簡単に決定する
ことができる。

しかしながら、多種類の原画の圧縮／再生を行なう場合
には、前記Ｎの最適な数値を決定することができないの
で、画像データの圧縮率を常に大きくするのがむずかし
い。

本発明は、前述の問題点を解決するためになされたもの
である。

（問題点を解決するための手段および作用）前記の問題
点を解決するために、本発明は、画像データの圧縮時に
おいて、ビットマツプテーブルを複数個、順次に作成す
るという手段を講じ、これにより、第１のビットマツプ
テーブルを作成するための原画像データの一ブロック内
の画素数、および第１　（１は２以上の整数）のビット
マツプテーブルを作成するための第（ｉ−１＞のビット
マツプテーブルの一ブロック内の構成ビット数を小さく
することができ、前記各々のブロックの論理和が“０′
′となる可能性が大きくなるので、画像データの圧縮率
を確実に大きくすることができるという作用・効果を生
じさせた点に特徴がある。

（実施例）以下に、図面を参照して、本発明の詳細な説明する。

まず、最初に、本発明の画像圧縮の原理を、第２図ない
し第６図を参照して説明する。

第２図は、原画像をラスク走査し、画素ごとに分解して
２値化した状態を示す概念図である。この図では、情報
が存在した場合（以下、“１″と記す）は斜線で示し、
情報が存在しない場合（以下、ＩＩ　ＯＩＩと記す）は
、白地のままに残して示している。

１走査ライン中に画素かに個（ビット）あり、Ｐ走査ラ
インによって全体の原画像が構成されているとする。こ
の場合、原画像の全情報量はＫＸＰ（ビット）である。

この原画像を、走査方向に連続したＮ画素（図示の例で
は、Ｎは２）、および走査ライン方向に連続したＭ画素
（図示の例では、Ｍは２）で規定される矩形状のブロッ
クに分割する。

そして、各ブロックに全く情報が存在しないとき−すな
わち、全（ＭｘＮ）ビットが“ＯＩＴのときは０″、ま
た１つでも情報が存在するどき−すなわち、全（ＭＸＮ
）ビットのうち、１つでも“１″があるときは１″とい
うように、各ブロックごとに１ピツトを対応させて代表
させたものが第３図である。第３図の表を、第１のビッ
トマツプテーブルと称する。

つぎに、前記第１のビットマツプテーブルを、前記第２
図に示した原画像の走査方向に対応する方向に連続した
ｎビット（第３図では、ｎは２）、および走査ライン方
向に対応する連続したｍビット（第３図では、ｍは２）
で規定される矩形状のブロックに分割する。

そして、各ブロックに全く情報が存在しないとき−すな
わち、全（ｍ　ｘｎ　）ビットが“０″のときは“Ｏ゛
°、また１つでも情報が存在するとき−すなわち、仝（
ｍ　ｘｎ　＞ビットのうら、１つでも“１″があるとき
は１″というように、各ブロックごとに１ビツトを対応
させて代表させたものが第５図である。第５因の表を、
第２のビットマツプテーブルと称する。

このとき、第５図に示した第２のビットマツプテーブル
の各構成ビットが、１１１１１である場合には、該構成
ビットに対応する第１のビットマツプテーブル（第３図
）内の（＋ｎ　ｘｎ　）ビットのブロックを、第６図に
示すように、圧縮画像メモリへ記憶する。以下、第６図
に示された情報を、第１のビットマツプテーブルの情報
テーブルという。

そして、前記第１のビットマツプテーブルの（ｍ　ｘｎ
　）ビットのブロック内の、６１′のビットに対応する
原画像データ（第２図）の（ＭＸＮ）ビットのブロック
を、第４図に示すように、圧縮画像メモリへ記憶する。

以下、第４図に示された情報を、ブロック画像データと
いう。

なお、第３図に示した第１のビットマツプテーブルの各
ブロックの処理は、第１図に関して後述するように「■
−ａ」、「■−ｂ」、「■−ａ」、「■−ｂＪ、・・・
というように、順に行なわれる。

したがって、第１のビットマツプテーブル内の１１１１
１のビットに対応する、第２図の原画像データ内の各ブ
ロック（ブロック画像データ）の圧縮画像メモリへの記
憶（第４図）は、図示の例では、まず最初に、前記第２
のビットマツプテーブルの構成ビット［■−ａ」に対応
する、第１のビットマツプテーブルのブロック［”■−
ａＪ内の構成ビットｒ２−ＢＪに対応する原画像データ
内のブロックについて行なわれる。

そしてつぎに、前記第２のビットマツプテーブルの構成
ビット「■−ｂ」に対応する、第１のビットマツプテー
ブルのブロック「■−ｂＪ内の構成ビットＮ−Ｃｌ、ｒ
ｌ−ＤＪ、ｒ２−ＣＪ、およびｒ２−ＤＪに対応する原
画像データ内のブロックについて、順次に行なわれる。

その後は、同様に、第１のビットマツプテーブル内のビ
ットｒ３−ＢＪ、ｒ４−ＢＪ、ｒ’　４−　ＣＪ、１”
４−ＤＪ、・・・に対応する原画像データ内のブロック
について、圧縮画像メモリへの記憶が行なわれる。

さて、前述した画像データ圧縮方式の手順を、以下に、
フローチャートを用いて、詳細に説明する。

第１図は画像データの圧縮処理の手順を示すフローチャ
ートである。

本発明による画像データ圧縮は、原画像から読取った画
情報を、Ｍまたは（ＭＸＩＩＩ　）走査ライン（図示の
例では、２または４走査ライン）分、画像メモリへ記憶
してから、その処理が始まる。

まず、ステップＳ１において、画像メモリ（第２図）か
ら、ブロックｒ１−ＡＪの（ＭＸＮ）個の画素を取出す
。

そして、ステップ＄２において、前記（ＭＸＮ）個の画
素の論理和が判定される。前記（ＭＸＮ）個の画素がす
べて°“ＯＩＩであれば、ステップＳ３へ、そうでない
場合には、ステップＳ１０へ移行する。前記ブロックｒ
１−ＡＪの論理和は、０″である。

ステップＳ３においては、前記画像メモリのブロックｒ
ｌ−ＡＪに対応する第１のビットマツプテーブル（第３
図）内の構成ビットｒｌ−ＡＪに、０′′が記憶される
。

そして、ステップＳ４において、画像メモリ内の（Ｍｘ
ｍ　）Ｘ　（Ｎｘｎ　）個の画素−すなわち、この場合
は、ブロックｒ１−ＡＪ、Ｎ−ＢＪ、ｒ２−ＡＪ　、お
よびｒ２−ＢＪの（ｍ　ｘｎ　）個のブロックについて
、前記処理が終了したかどうかが判定される。

この判定が成立するときはステップＳ５へ進むが、成立
しないときは、処理はステップＳ１へ戻る。この例では
、前記判定は未だ成立しない。

したがって、この場合、再びステップＳ１へ戻リ、ブロ
ックｒ１−ＢＪ、ｒ２−ＡＪ　、および、ｒ２−８」に
ついて、処理が行なわれる。

ブロックｒ２−ＢＪには、第２図から明らかなように、
１１１　ＩＩの画素が１個含まれているので、ステップ
Ｓ２において、°“１″と判定され、ステップＳ１０へ
移行する。

ステップＳｈｏにおいては、前記ブロックｒ　２−Ｂ　
Ｊの（ＭＸＮ）個の画素が、圧縮画像メモリ内へブロッ
ク画像データとして記憶される（第４図参照）。

そして、ステップ８１１において、前記画像メモリのブ
ロックｒＭ−ｓ」に対応する第１のビットマツプテーブ
ル（第３図）内の構成ビットｒ２−ＢＪに、１″が記憶
される。

さて、画像メモリ内の（Ｍｘｍ　）ｘ　（Ｎｘｎ　）個
の画素について、第１のビットマツプテーブルの作成が
終了したら、ステップＳ４からステップＳ５へ移行する
。

ステップＳ５において、前記第１のビットマツプテーブ
ル内の（ｍ　ｘｎ　）個の構成ビット、すなわち、この
場合は、ブロック「■−ａＪ内の各構成ビットの論理和
が判定される。

前記（ｌ　Ｘｎ　）個の構成ビットがすべて“Ｏ１１で
あれば、ステップＳ６へ、そうでない場合には、ステッ
プＳ１２へ移行する。

前記第１のビットマツプテーブル内のブロック「■−ａ
」内には、ＩＩ　１　ＩＩの構成ビットが含まれている
から、この場合には、ステップ＄５からステップ８１２
へ移行する。

ステップＳ１２においては、前記ブロック「■−ａ」の
（ｍ　ｘｎ　）個の構成ビットが、圧縮画像メモリの該
当個所へ、第１のビットマツプテーブルの情報テーブル
として記憶される（第６図参照）。

そして、ステップ８１３において、前記第１のビットマ
ツプテーブルのブロック「■−ａ」に対応する、第２の
ビットマツプテーブル（第５図）内の構成ビット「■−
ａ」に、１”が記憶される。そして、つぎに、ステップ
Ｓ７へ移行する。

なお、前記第１のビットマツプテーブルの１ブロツクに
、ＩＩ　１　ＩＩの情報が存在しなければ、ステップＳ
６において、前記第１のビットマツプテーブルの１ブロ
ツクに対応する、第２のビットマツプテーブル（第５図
）内の構成ビットに、“Ｏ″が記憶される。そして、つ
ぎに、ステップＳ７へ移行する。

ステップＳ７においては、第２のビットマツプテーブル
を一時的に記憶する一時記憶メモリに、予定のビット数
だけ情報が記憶されたかどうかが判定される。

前記一時記憶メモリとしては、例えば１６ビツトシフト
レジスタを用いることができるが、この場合には、該シ
フトレジスタに１６ビツト分の情報が記憶されたかどう
かが判定される。

そして、前記一時記憶メモリに、予定のビット数だけ情
報が記憶されておればステップＳ８へ進み、一方記憶さ
れていなければ、ステップ＄１へ戻る。

そして、再び、ステップ８１．２．３．４゜１０．１１
において、画像メモリ内の（…ｘｎ）個のブロックＮ−
ＣＪ、ｒｌ−ＤＪ、ｒ２−Ｃｌ、およびｒ２−ＤＪにつ
いて、順次、処理が行なわれ、第１のビットマツプテー
ブルのブロック「■−ｂ」が作成される。

また、このとき、第１のビットマツプテーブルの構成ビ
ットに“１″の情報を有するものがあれば、その構成ビ
ットに対応する画像メモリ内の各ブロックごとの（Ｍｘ
Ｎ）個の画素が、第４図に示す圧縮画像メモリ内へブロ
ック画像データとして記憶される。

そして、ステップ８５，６．７．１２．１３において、
前記第１のビットマツプテーブルのブロツク「■−ｂ」
の論理和が判別され、第２のビットマツプテーブルの構
成ビット「■−ｂ」に１″あるいは“０°′の情報が記
憶される。

また、このとき、第２のビットマツプテーブルの構成ビ
ットに“１″の情報が記憶された場合には、その構成ビ
ットに対応する、第１のビットマツプテーブル内の各ブ
ロックごとの（ｍ　Ｘｎ　）個の構成ビットが、第６図
に示す圧縮画像メモリ内′へ情報テーブルとして記憶さ
れる。

以上のようにして、原画像の処理は、画像メモリ内の方
形な（ＭＸｍ　）Ｘ　（’ＮＸｎ　）個の画素ごとに行
なわれる。

前記ステップＳ７において、第２のビットマツプテーブ
ルを一時記憶する一時記憶メモリに、予定のビット数だ
け情報が記憶されたならば、ステップＳ８において、該
第２のビットマツプテーブルを圧縮画像メモリへ記憶す
る。

そして、ステップＳ９において、原画をラスク走査しＣ
得られたすべての情報、−すなわら、第２図において、
（ＫＸＰ）個の画素について圧縮処理されたかどうかが
判定される。

すべての画素の処理が終了していなければ、再びステッ
プＳ１へ戻り、また終了していれば、当該画像圧縮処理
は終了する。

さて、以上の説明から明らかなように、本発明による画
像データ圧縮方式では、画像データから、まず第１のビ
ットマツプテーブルを作成し、ざらに該第１のビットマ
ツプテーブルから第２のビットマツプテーブルを作成す
るので、第１および第２のビットマツプテーブルの各構
成ビットを作成する、画像データ、および第１のビット
マツプテーブルの各ブロック内の、画素数あるいはビッ
ト数を小ざくすることができる。

これにより、前記各ブロックの論理和が“○″となる可
能性が大きくなり、圧縮画像メモリ内の記憶領域を確実
に小さくすることができる。

ざらに、従来の画像データ圧縮方式では、ラスク走査方
向に連続した（走査線に沿った）画素のブロックに対し
て、論理和をとり、ビットマツプテーブルを作成してい
るのに対して、本発明による画像データ圧縮方式におい
ては、画素または構成ビットの方形なブロックに対して
、論理和をとり、ビットマツプテーブルを作成している
。

一般的な画像データにおいては、明らかなように、ラス
ク走査方向に連続したブロックに注目するよりも、方形
なブロックに対して注目した方が、そのブロックの論理
和が１１０１１となる可能性が大きくなる。

それ故に、本発明による画像データ圧縮方式によれば、
圧縮画像メモリ内の所要記憶領域を、ざらに小さくする
ことができる。

つぎに、上記したようにして得られた圧縮画像データの
再生の原理およびその手順を、フローチャート、および
第２図ないし第６図を参照して、詳細に説明する。

第７図は圧縮された画像データの再生手順を示すフロー
チャートである。

まず、第７図のステップＳ２１において、圧縮画像メモ
リ内に記憶された第２のビットマツプテーブル（第５図
）が、予定ビット読み出されて、一時記憶メモリに記憶
される。

前記一時記憶メモリとしては、第１図のステップＳ７に
関して説明した、一時記憶メモリと同様に、例えば１６
ビツトシフトレジスタを用いることができ、この場合に
は、前記ステップ８２１において、第２のビットマツプ
テーブルから１６ビツト分の情報が読み出され、記憶さ
れる。

ステップＳ２２においては、ステップＳ２１において取
出された第２のビットマツプテーブルのうちの、−構成
ビットがＯＩＴであるがどうかが判断される。゛０パで
あれば、ステップ８２９へ、また０°゛でなければ、ス
テップ３２３へ移行する。

なお、第５図においては、第２のビットマツプテーブル
は、便宜上、９ビツトで構成されているが、実際には、
原画像データは実大な情報値を有しているから、第２の
ビットマツプテーブルも、該データ囲に応じて、多くの
構成ビットを有することになる。

さて、第５図に示した第２のビットマツプテーブルの、
最初の構成ビット「■−ａ」は、゛１″であるから、こ
の場合は、ステップ８２３へ移行する。

ステップ８２３において、前記構成ビット「■−ａ」に
対応する第１のビットマツプテーブルの情報テーブル（
第６図）内の、（ｍ　ｘｎ　＞個の構成ビットから成る
ーブロックを、圧縮画像メモリから読出して、一時記憶
メモリへ記憶する。

前記ブロックは、ここでは第３図のブロック「■−ａ」
に相肖するものである。

つぎに、ステップ３２４においては、前記ブロックの（
ｍ　ｘｎ　）個の構成ビットのうちの一構成ビットが°
０″であるかどうかが判断される。すなわち、まず、前
記ブロック「■−ａ」内の構成ビットｒ１−ＡＪについ
て、前記判断が行なわれる。

前記構成ビットｒｌ−ＡＪは、“０″であるから、処理
はステップ８３０へ進み、このステップにおいて、前記
構成ビットｒｌ−ＡＪに対応する再生画像メモリ上の該
百アドレスに、（ＭＸＮ）個の“Ｏ″情報記憶する。

そして、ステップ８２６において、前記第１のビットマ
ツプテーブルの情報テーブルのブロック「■−ａ」内の
、すべての構成ビットに対して、前記“０″であるかど
うかの判断（ステップ５２４）がなされたかどうかを判
断する。

すべての判断がなされていなければ、再びステップ８２
４へ戻り、なされていれば、ステップＳ２７へ移行する
。

したがって、この例では、構成ビットｒ１−ＡＪの処理
が終了したら、続いて、構成ビットＮ−Ｂｊおよびｒ２
−ＡＪの処理が、ステップ８２４およびステップ３３０
で行なわれる。

構成ビットｒ２−ＢＪは、４１″であるから、ステップ
３２４からステップ３２５へ移行し、第４図に示した圧
縮画像メモリのブロック画像データから、前記構成ビッ
トｒ２−Ｂｊに対応するブロック（ＭＸＮ画素分）を読
出し、該構成ビットｒ２−８Ｊに対応する再生画像メモ
リ上の該当アドレスへ記憶する。

ステップＳ２７においては、前記ステップ８２１におい
て取出された第２のビットマツプテーブルのすべての構
成ビットについて、再生処理が行なわれたかどうかが判
断される。すべての処理が行なわれていれば、ステップ
８２８へ移行し、行なわれていなければ、ステップ８２
２へ戻る。

なお、第５図に示した第２のビットマツプテーブルのう
ち、構成ビット「■−Ｃ」、「■−ａＪ、および「■−
Ｃ」は、“ＯＩＩであるから、ステップ８２２からステ
ップ８２９へ移行し、該構成ビットに対応する再生画像
メモリ上の該当アドレスに（Ｍｘｍ　）ｘ　（Ｎｘｎ　
）個の１１０１１情報を記憶する。前記記憶が終了した
ら、ステップ３２７へ移行する。

ステップ８２８においては、圧縮画像メモリ内に、未処
理の第２のビットマツプテーブルがまだ記憶されている
かどうがが判断され、記憶されていれば、再びステップ
Ｓ２１へ移行し、記憶されていなければ、当該圧縮画像
データの再生処理は終了する。

このようにして、第４．５および６図に示した圧縮画像
データから、第２図に示す再生ｉｉ！ｉｉ像を得ること
ができる。

さて、つぎに、本発明を実施するための、画像データ圧
縮および再生装置について説明する。

第８図は前記画像データ圧縮および再生装置の全体構成
図である。

第８図において、イメージメモリ２には、画像データ、
圧縮画像データ、および再生画像データが記憶される。

コントローラ１は、前記イメージメモリ２内の各アドレ
スを示す内部アドレスカウンタと、前記イメージメモリ
２の入出力を制御するメモリコントローラと、当該装置
全体の処理の流れを制御するシーケンスコントローラと
により構成されている。

まず、圧縮の動作時には、コントローラ１により、該コ
ントローラ１の内部アドレスカウンタで示されるアドレ
スに対応する、イメージメモリ２内のアドレスから、（
ＭＸＮ）画素弁の画像データが読み出されて、レジスタ
６およびオールゼロディテクタ７に入力される。そして
、前記内部アドレスカウンタのカウンタが、更新される
。

前記レジスタ６は、（ＭＸＮ）ビットの画像データを一
時記憶する。

前記オールゼロディテクタ７は、前記（ＭＸＮ）ビット
のデータすべてが“０″であるか否かを判定する論理演
算回路である。前記オールゼロディテクタ７は、前記デ
ータのすべてがＯ″であるときは“Ｏ″を、そうでない
ときには“１″を、シフトレジスタ８および前記コント
ローラ１へ出力する。

前記コントローラ１は、オールゼロディテクタ７の出力
が“１″であるときには、前記レジスタ６へ入力された
（ＭｘＮ）ビットのデータを、アドレスカウンタ３で示
されるアドレスに対応するイメージメモリ２のアドレス
に記憶させる。これが、第４図に示されるブロック画像
データである。

前記コントローラ１は、オールゼロディテクタ７の出力
がＯＩ＋であるときには、動作しない。

そして、その後、アドレスカウンタ３は更新される。

前記シフトレジスタ８は、前記レジスタ６と同じように
、イメージメモリ２の記憶／再生動作よりも高速で、記
憶／再生することができる。

前記シフトレジスタ８へ入力される情報は、第３図に示
される第１のビットマツプテーブルの一部である。

以上の動作を、原画像データの（ＭＸＩＩＩ　）　Ｘ（
Ｎｘｎ　）画素について行なう。

つぎに、前記シフトレジスタ８は、（ｍ　ｘｎ　）ヒツ
トのデータを、パラレルに、オールゼロディテクタ９へ
出力する。

前記オールゼロディテクタ９は、前記（ｍ　ｘｎ　）ビ
ットのデータすべてがＯ″であるか否かを判定する論理
演算回路である。前記オールゼロディテクタ９は、前記
データのすべてが“Ｏ′°であるときは０″を、そうで
ないときは１″を、シフトレジスタ１０およびコントロ
ーラ１へ出力する。

前記コントローラ１は、オールゼロディテクタ９の出力
が“１パであるときは、前記シフトレジスタ８へ入力さ
れた（ｍ　ｘｎ　）ビットのデータを、アドレスカウン
タ４で示されるアドレスに対応するイメージメモリ２の
アドレスにパラレルに記憶させる：これが、第６図に示
される第１のビットマツプテーブルの情報テーブルであ
る。

前記コントローラ１は、オールゼロディテクタ９の出力
が”　ｏ　″であるときには、動作しない。

そして、その後、アドレスカウンタ４は更新される。

前記シフトレジスタ１０へ入力される情報は、第５図に
示される第２のビットマツプテーブルの一部である。

以上の処理動作を、原画像データのすべての（Ｍ’ＸＩ
ＩＩ　）　Ｘ　（ＮＸ１１　）画素のブロックについて
行なう。このとき、前記シフトレジスタ１ｏへ予定ビッ
ト情報が記憶されたら、コントローラ１は、該シフトレ
ジスタ１ｏの内容を、アドレスカウンタ５で示されるア
ドレスに対応するイメージメモリ２のアドレスにパラレ
ルに記憶させる。そして、その後、アドレスカウンタ５
は更新される。

このようにして、原画像データは、第４，５、および６
図のように圧縮される。

さて、前述の説明から明らかなように、まず、原ｉｉ！
ｉｉ像データの（ＭＸｍ　）　Ｘ　（ＮＸ１１　）の画
ｉについて、圧縮処理を行ない、その際、少なくとも、
（ｍ　ｘｏ）ビットめ第１のビットマツプテーブル。

および、該第１のビットマツプテーブル作成のために画
像メモリから読出される（ＭＸＮ）画素の画像データを
、イメージメモリ２よりも高速で記憶／再生が可能なシ
フトレジスタおよびレジスタ（一時記憶メモリ）へ一時
的に記憶させるので、当該画像データの圧縮に要する時
間の大半は、画像メモリからの原画像データの読出し時
間と、二次記憶装置への記憶時間とが占めることになる
。

換言すれば、当該画像データの圧縮方式は、複雑な演算
や判断を必要とせず、基本的には、原画像データを、前
記イメージメモリ２から読出して、これを選択し、必要
な画像データならびに簡単な論理演算で得られるビット
マツプテーブルおよび情報テーブルを、磁気ディスクや
光ディスク等の二次記憶装置へ記憶するだけである。

したがって、本発明は、画像データ圧縮を、従来の画像
データの圧縮方式とほとんど変らない速度で行なうこと
ができる。

つぎに、再生時には、所要部分に該当する第２のビット
マツプテーブルの予定数の構成ビットが、コントローラ
１により、アドレスカウンタ５で示されるアドレスに対
応するイメージメモリ２内のアドレスから読出され、シ
フトレジスタ１０にパラレルに出力される。

そして、前記コントローラ１が、前記シフトレジスタ１
０ヘシフトパルスを出力すると、該シフトパルスの出力
に応じて、順次、前記Ｍ４或ビットが前記コントローラ
１へ出力される。

前記コントローラ１は、前記構成ビットがＯ′。

か否かを判断する。

前記構成ビットがＩＩ　ＯＩＩのときは、コントローラ
１の内部アドレスカウンタのアドレスに対応する、イメ
ージメモリ２内の再生画像メモリ内のアドレスを開始ア
ドレスとして、該再生画像メモリ上の（ＭＸｍ　）ｘ　
（Ｎｘｎ　）個の構成ビットに、すべて“０″信号を書
込む。そして、前記内部アドレスカウンタのアドレスを
更新させる。

前記第２のビットマツプテーブルの構成ビットが１′′
のときは、前記構成ビットに対応するように、アドレス
カウンタ４で示されるアドレスに対応する、イメージメ
モリ２内の第１のビットマツプテーブルの情報テーブル
のアドレスから、（ｍ　ｘｎ　）個の構成ビットがパラ
レルにシフトレジスタ８へ出力される。

そして、前記コントローラ１が、前記シフトレジスタ８
ヘシフトパルスを出力すると、該シフトパルスの出力に
応じて、順次、前記構成ビットが前記コントローラ１へ
出力される。

前記コントローラ１は、前記構成ビットが′Ｏ″か否か
を判断する。

前記構成ビットが“Ｏ″のときは、コントローラ１の内
部アドレスカウンタのアドレスに対応する、イメージメ
モリ２内の再生画像メモリ内のアドレスを開始アドレス
として、該再生画像メモリ上の（ＭＸＮ）個の構成ビッ
トに、すべて゛０゛′信号を書込む。そして、前記内部
アドレスカウンタのアドレスを更新させる。

前記情報テーブルの構成ビットが“１″のときは、前記
構成ビットに対応するように、アドレスカウンタ３で示
されるアドレスに対応する、イメ−ツメモリ２内のブロ
ック画像データのアドレスから、（ＭＸＮ）個の構成ヒ
ツトがレジスタ６へ出力される。

そして、コントローラ１は、該コントローラ１の内部ア
ドレスカウンタのアドレスに対応する、イメージメモリ
２内の再生画像メモリ内のアドレスを開始アドレスとし
て、該再生画像メモリ内の（ＭＸＮ）画素のブロックに
、前記レジスタ６の内容を書込み、そして、その後、内
部アドレスカウンタを更新させる。

以上の動作を、アドレスカウンタ５で示される第２のご
ットマッテテーブルのすべての構成ビットに対して行な
う。

このようにして、第４，５．および６図に示すような圧
縮画像データから、第２図に示す再生画像を得ることが
できる。

なお、再生時も、第１のビットマツプテーブルの情報テ
ーブル、およびブロック画像データは、イメージメモリ
２よりも高速で記憶／再生が可能な、シフトレジスタお
よびレジスタ（一時記憶メモリ）へ−詩的に記憶される
ので、本発明は、圧縮画像データの再生を、従来の圧縮
画像データの再生方式とほとんど変らない速度で行なう
ことができる。

さて、つぎに、本発明による圧縮／再生装置の機能ブロ
ック図を示す。

第９図は本発明による画像データ圧縮装置の機能ブロッ
ク図である。

第９図において、画像読取装置２１は、文書画等を画素
毎に電子的に読取り、２値画像信号を、逐次、画像メモ
リ３１へ出力する。

前記画像メモリ３１は、前記画像信号の、少なくとも（
ＭＸｍ　）走査ライン分を、一時的に記憶する。

レジスタ３２は、前記画像メモリ３１がら出力される画
像信号を一時蓄える（ＭＸＮ）ビットのレジスタである
。

ＯＲ回路３５は、レジスタ３２に記憶された（ＭＸＮ）
個の画素信号の論理和をとる。

レジスタ３３は、レジスタ３２内の（ＭＸＮ）個の画素
信号を一時記憶し、前記ＯＲ回路３５の出力が１１１　
ＩＩのとき、その記憶内容がブロック画　　゛像メモリ
３４へ記憶される。前記ブロック画像メモリ３４へ記憶
されるデータは、第４図に示したブロック画像データの
一部である。

シフトレジスタ２２は、前記ＯＲ回路３５から出力され
る２短信号を一時蓄える（ｍ　ｘｎ　）ビットのシフト
レジスタである。

カウンタ２３は、前記ＯＲ回路３５から出力される２短
信号の出力信号数を計数する（ｍ　ｘｎ　）進カウンタ
で、（ｍｘｎ）個の信号毎にトリガ信号を出力する。

ＯＲ回路２４は、前記シフトレジスタ２２に記憶された
（ｍ　ｘｎ　）個の２短信号の論理和をとる。

第２のビットマツプテーブル２５には、前記ＯＲ回路２
４の出力が記憶される。

レジスタ２６は、前記シフトレジスタ２２内の（ｍｘｎ
）Ｉｌｌの２短信号を一時記憶し、前記ＯＲ回路２４の
出力が１”のとき、その記憶内容が情報テーブル２７へ
記憶される。

ＡＮＤゲート回路２８Ａ〜２８０は、前記シフトレジス
タ２２の各桁と前記ＯＲ回路２４の各入力との間に配置
され、カウンタ２３の出力であるトリガ信号によって開
かれ、前記シフトレジスタ２２の各桁の信号をＯＲ回路
２４に入力させる。

動作時には、画像読取装置２１から出力された、画素デ
ータが、少なくともＭあるいは（ＭＸＩＩ＋　）走査ラ
イン分、画像メモリ３１に記憶される。そして、前記画
素データのうち、（ＭＸＮ）個の画素データがレジスタ
３２へ出力される。

前記レジスタ３２に記憶された（ＭＸＮ）個の画素デー
タは、さらにレジスタ３３およびＯＲ回路３５へ出力さ
れる。

前記レジスタ３２の全内容が“０パのときは、ＯＲ回路
３５の出力はＯＩＩとなる。この出力″°０″は、シフ
トレジスタ２２に一時記憶される。

一方、このとき、前記レジスタ３３の内容は、ブロック
画像メモリ３４には書込まれない。

反対に、レジスタ３２の全内容が“０°′でないとき、
−すなわち、少なくとも一つのデータが１′′であると
きには、ＯＲ回路３５の出力は１″となる。この出力“
１″は、シフトレジスタ２２に一時記憶され、また、レ
ジスタ３３の内容がブロック画像−モリ３４に書込まれ
る。

カウンタ２３は、前記ＯＲ回路３５から２短信号が（ｍ
Ｘｎ）個出力される毎に、トリガ信号を発生する。これ
により、ＡＮＤゲート回路２８Ａ〜２８Ｄが開かれ、シ
フトレジスタ２２の内容がＯＲ回路２４に供給される。

前記シフトレジスタ２２の全内容がパＯ”のときは、Ｏ
Ｒ回路２４の出力は０″となる。この出力“０″は、第
２のビットマツプテーブル２５に記憶される。一方、こ
のとき、前記レジスタ２６の内容は、情報テーブル２７
には書込まれない。

反対に、シフトレジスタ２２の全内容が１１０１１でな
いとき、−すなわち、少なくとも一つのデータが“１″
であるときには、ＯＲ回路２４の出力は“１パとなる。

この出力゛１′′は、第２のビットマツプテーブル２５
に記憶され、また、レジスタ２６の内容が情報テーブル
２７に書込まれる。

以上のようにして、第２図に示したような画像読取装置
２１の出力（２値化画素信号）から、第６図および第５
図に示したような、第１のビットマツプテーブルの情報
テーブル、および第２のビットマツプテーブル、ならび
に第４図に示したようなブロック画像データが、それぞ
れ２７，２５゜および３４に記憶される。

第１０図は本発明による圧縮画像データの再生装置の機
能ブロック図である。図において、第９図と同一の符号
は、同一または同等部分をあられしている。

第１０図において、４１および４４はインバータ、４２
および４５はそれぞれ（ＭＸＮ）ビットおよび（ＭＸｍ
　）Ｘ　（Ｎｘｎ　）ビットの、“Ｏ”を出力するため
のレジスタ（以下、ＩＩ　ＯＩＴレジスタとよぶ）であ
り、また、４３は（ＭＸＮ）ビットのレジスタである。

動作時には、２５から第５図のような第２のビットマツ
プテーブルの内容が、１ビツトずつ読出される。

読み出された第２のビットマツプテーブルの内容が“０
パであれば、インバータ４４で反転された゛１°°信号
が、′″０″０″レジスタ４５られる。これによって、
（Ｍｘｍ　）ｘ　（Ｎｘｎ　＞個の“Ｏ″信号再生画像
メモリ４６に書込まれる。

反対に、読出された第２のビットマツプテーブルの内容
が“１”であれば、情報テーブル２７から、第６図のよ
うな第１のビットマツプテーブルの情報テーブルのうち
、（ｍ　ｘｎ　）ビットの内容が、１ビツトずつ読出さ
れる。

読み出された第１のビットマツプテーブルの情報テーブ
ルの内容が“０′であれば、インバータ４１で反転され
た゛１″信号が、“０゛ルジスタ４２へ加えられる。こ
れによって、（ＭＸＮ）個の“ＯＩｔ倍信号レジスタ４
３に記憶される。

また、前記第１のビットマツプテーブルの情報テーブル
の内容が１″であれば、ブロック画像メモリ３４から、
第４図のような（ＭＸＮ）ビットの２短信号が読出され
、レジスタ４３に記憶される。

そして、前記（ＭｘＮ）ビットの２短信号は、再生画像
メモリ４６に書込まれる。

このように、第２のビットマツプテーブル２５内、ある
いは情報テーブル２７内の内容に応じて、１４０　Ｉ＋
レジスタ４５内の（Ｍｘｍ　）Ｘ　（ＮＸｎ）ビットの
゛Ｏ″信号、またはブロック画像メモリ３４内の（Ｍｘ
Ｎ）ビットのブロック画像データ、もしくは゛Ｏ″レジ
スタ４２内の（ＭｘＮ）ビットの“０パ信号が、選択的
に再生画像メモリ４６に格納されることにより、原画像
を再生することができる。

また、原画像の特定の一部のみを再生する場合には、そ
の部分に対応する第２のビットマツプテーブル上のデー
タを、２５から読出すことにより、第１０図の装置によ
って、前述と全く同様に、部分画像を再生することがで
きる。

さて、前述の説明においては、画像圧縮の際、原画像デ
ータに応じて、第１のビットマツプテーブルから第２の
ビットマツプテーブルを作成するものとしたが、ざらに
前記第２のビットマツプテーブルから第３．第４・・・
・・・のビットマツプテーブルを作成して画像圧縮を行
なうことも、当業者にとって容易であることは疑いない
。

第１１図は、画像データから第ｉ　（ｉは２以上の整数
）のビットマツプテーブルを作成して画像圧縮を行なう
場合の処理手順を示すブロック図である。

第１１図において、まず画像データ６０から第１のビッ
トマツプテーブル５０およびブロック画像データ３４Ａ
を作成する。

前記第１のビットマツプテーブル５０から、第２のビッ
トマツプテーブル２５および前記第１のビットマツプテ
ーブルの情報テーブル２７を作成する。

同様に、第２のビットマツプテーブル２５から、第３、
第４・・・・・・のビットマツプテーブルを作成し、同
様に第２、第３・・・・・・のビットマツプテーブルの
情報テーブルを作成する。

最後に、第（ｉ−１）のビットマツプテーブル５１から
、第ｉのビットマツプテーブル５２および第（ｉ−１）
のビットマツプテーブルの情報テーブル５４を作成する
。

そして、前記ブロック画像データ３４Ａ、ならびに各ビ
ットマツプテーブル、およびそれらの情報テーブルのう
ち、第１１図に二点鎖線で囲んで示したように、ブロッ
ク画像データ３４Ａ、第１ないし第（ｉ−１）のビット
マツプテーブルの情報テーブル、および第１のビットマ
ツプテーブル５２を、圧縮画像データとして記憶すれば
良い。

また、各ビットマツプテーブルは、２値画像信号あるい
は構成ビットのほぼ方形なブロックに対して、論理和を
とることにより作成されるものとして説明したが、特に
これのみに限定されず、ラスタ走査方向に連続したブロ
ックに対して論理和をとることにより作成されても良い
。

（発明の効果）以上の説明から明らかなように、本発明によれば、つぎ
のような効果が達成される。

（１）　　画像データの圧縮時において、ビットマツプ
テーブルを複数個、順次に作成するので、第１のビット
マツプテーブルを作成するための原画像の一ブロック内
の画素数、および第ｉのビットマツプテーブルを作成す
るための、第（ｉ−１）のビットマツプテーブルの一ブ
ロック内の構成ビット数を小さくすることができ、前記
各々のブロックの論理和が“０パとなる可能性が大きく
なる。したがって、画像データの圧縮率を確実に大きく
することができる。

（２ラスタ走査方向および該ラスタ走査方向にほぼ垂直
な方向に連続した画素またはビットを２辺とする方形な
ブロックに対して論理和をとり、前述した複数のビット
マツプテーブルを作成するときは、画像データの圧縮率
をさらに大きくすることができる。

（ａ　再生時においては、前記ビットマップテープルを
利用することにより、原画像の全部を再生することなし
に、原画懺内の特定の一部のみを再生することが容易で
ある。

（４）　　また、少なくとも、画像メモリから読出され
る所定数の画素データ、および該画素データにより作成
される第１のビットマツプテーブルを、イメージメモリ
よりも高速で記憶／再生することのできる一時記憶メモ
リへ一時的に記憶するときは、画像圧縮を高速で行なう
ことができる。

同様に、少なくとも圧縮画像メモリから読出される第１
のビットマツプテーブルの情報テーブルの所定ビットの
２Ｍｉ信号、および圧縮画像メモリから読出されるブロ
ック画像メモリの所定数の画素データを、イメージメモ
リよりも高速で記憶／再生することのできる一時記憶メ
モリへ一時的に記憶するときは、前記圧縮された画像デ
ータの再生を高速で行なうことができる。

【図面の簡単な説明】

第１図は画像データの圧縮手順を示すフローチャート、
第２図は原画像をラスク走査し、画素毎に分解して２値
化した状態を示す概略図、第３図は本発明の第１のビッ
トマツプテーブルの一例を示す図、第４図は第２図のデ
ータの原画像データのうち、圧縮画像メモリに記憶され
る原画像データを示す図、第５図は第２のビットマツプ
テーブルの一例を示す図、第６図は第３図の第１のビッ
トマツプテーブルのうち、圧縮画像メモリに記憶される
情報テーブルを示す図、第７図は本発明により圧縮され
た画像データの再生手順を示すフローチャート、第８図
は本発明による画像データの圧縮および再生装置の全体
構成図、第９図は本発明による画像データ圧縮装置の機
能ブロック図。第１０図は本発明による画像データ再生装置の機能ブロ
ック図、第１１図は画像データから第ｉまでのビットマ
ツプテーブルを作成して画像圧縮を行なう場合の処理手
順を示すブロック図である。１・・・コントローラ、２・・・イメージメモリ２．３
゜４．５・・・アドレスカウンタ、６・・・レジスタ、
７．９・・・オールゼロディテクタ、８．１０・・・シ
フトレジスタ、２１・・・画像読取装置、２２・・・シ
フトレジスタ、２３・・・カウンタ、２４．３５・・・
ＯＲ回路、２５・・・第２のビットマツプテーブル、２
６．３２．３３・・・レジスタ、２７．５４−・・・情
報テーブル、２８Ａ〜２８　Ｄ−・・ＡＮＤゲート回路
、３１・・・画像メモリ、３４・・・ブロック画像メモ
リ、３４Ａ・・・ブロック画像データ、４１．４４・・
・インバータ、４２．４５・・・ｌｌ　ＯＩ＋レジスタ
、４３・・・レジスタ、４６・・・再生画像メモリ、５
０・・・第１のビットマツプテーブル、５１・・・第（
ｉ−１）のビットマツプテーブル、５２・・・第１のビ
ットマツプテーブル、６０・・・画像データ代理人弁理
士　　平木通人　外１名第２図第　　　４　　　口＠６図第６図第５図

Claims

【特許請求の範囲】

（１）２値画像信号を所定数の画素ずつのブロックに分
割し、その各ブロックについての各画素の論理和を構成
ビットとする第１のビットマップテーブルを作成し、前
記第１のビットマップテーブルの構成ビットを所定数ず
つのブロックに分割し、その各ブロックについての各ビ
ットの論理和を構成ビットとする第２のビットマップテ
ーブルを作成するという手法で、第ｉ（ｉは２以上の整数）のビットマップテーブルを、第（
ｉ−１）のビットマップテーブルに基づいて順次作成し
、そして、前記第１のビットマップテーブルの構成ビット
のうち、論理和が“１”であるものに対応する２値画像
信号をブロック画像データとして記憶し、前記第２のビットマップテーブルの構成ビットのうち、
論理和が“１”であるものに対応する第１のビットマッ
プテーブルの構成ビットを、第１のビットマップテーブ
ルの情報テーブルとして記憶し、同様に、前記第ｉのビ
ットマップテーブルの構成ビットのうち、論理和が“１
”であるものに対応する第（ｉ−１）のビットマップテ
ーブルの構成ビットを、第（ｉ−１）のビットマップテ
ーブルの情報テーブルとして記憶し、かつ、前記第ｉのビットマップテーブルを記憶することにより、圧縮画像を得ることを特徴とする画像デー
タ圧縮方式。
（２）前記ｉは、２であることを特徴とする特許請求の
範囲第１項記載の画像データ圧縮方式。
（３）前記ブロック画像データ、前記の各ビットマップ
テーブルの情報テーブルおよび前記第ｉのビットマップ
テーブルは、イメージメモリに記憶され、少なくとも前
記ブロック画像データ、および第１のビットマップテー
ブルは、前記イメージメモリよりも高速で記憶／再生が
可能な一時記憶メモリへ一時的に記憶されることを特徴
とする特許請求の範囲第１項あるいは第２項記載の画像
データ圧縮方式。
（４）前記の各構成ビットブロックあるいは画素ブロッ
クは、ラスタ走査方向および該ラスタ走査方向にほぼ垂
直な方向に連続した画素またはビットを２辺とする方形
であることを特徴とする前記特許請求の範囲第１項ない
し第３項のいずれかに記載の画像データ圧縮方式。
（５）２値画像信号を所定数の画素ずつのブロックに分
割し、その各ブロックについての各画素の論理和を構成
ビットとする第１のビットマップテーブルを作成し、前
記第１のビットマップテーブルの構成ビットを所定数ず
つのブロックに分割し、その各ブロックについての各ビ
ットの論理和を構成ビットとする第２のビットマップテ
ーブルを作成するという手法で、第ｉ（ｉは２以上の整
数）のビットマップテーブルを、第（ｉ−１）のビット
マップテーブルに基づいて順次作成し、そして、前記第
１のビットマップテーブルの構成ビットのうち、論理和
が“１”であるものに対応する２値画像信号をブロック
画像データとして記憶し、前記第２のビットマップテー
ブルの構成ビットのうち、論理和が“１”であるものに
対応する第１のビットマップテーブルの構成ビットを、
第１のビットマップテーブルの情報テーブルとして記憶
し、同様に、前記第ｉのビットマップテーブルの構成ビ
ットのうち、論理和が“１”であるものに対応する第（
ｉ−１）のビットマップテーブルの構成ビットを、第（
ｉ−１）のビットマップテーブルの情報テーブルとして
記憶し、かつ、前記第ｉのビットマップテーブルを記憶
することによって得られた圧縮画像の再生方式であって
、指定された画像領域に対応する第ｉのビットマップテ
ーブルの構成ビットを順に読出し、前記のように読み出
された構成ビットが“０”であるときには、前記構成ビ
ットに対応する再生画像メモリ上の該当アドレスに“０
”信号を書き込み、また前記構成ビットが“１”である
ときには、前記構成ビットに対応する第（ｉ−１）のビ
ットマップテーブルの情報テーブルの構成ビットを順に
読出し、前記のように読み出された第（ｉ−１）のビットマップ
テーブルの情報テーブルの構成ビットが“０”であると
きは、前記構成ビットに対応する再生画像メモリ上の該
当アドレスに“０”信号を書き込み、また前記構成ビッ
トが“１”であるときは、前記構成ビットに対応する第
（ｉ−２）のビットマップテーブルの情報テーブルの構
成ビットを順に読出し、これについて前述と同様の処理を順次繰返し、第１のビ
ットマップテーブルの情報テーブルの構成ビットが“０
”であるときは、前記構成ビットに対応する再生画像メ
モリ上の該当アドレスに“０”信号を書き込み、また前
記構成ビットが“１”であるときには、前記構成ビット
に対応するブロック画像データを抽出して、再生画像メ
モリ上の該当アドレスに書き込むことを特徴とする圧縮画像の再生方式。
（６）前記ｉは、２であることを特徴とする特許請求の
範囲第５項記載の圧縮画像の再生方式。
（７）前記再生画像メモリはイメージメモリであり、前
記のように読み出されるブロック画像データ、各ビット
マップテーブルの情報テーブル、および第ｉのビットマ
ップテーブルのうち、少なくともブロック画像データ、
および第１のビットマップテーブルの情報テーブルは、
前記イメージメモリよりも高速で記憶／再生が可能な一
時記憶メモリへ一時的に記憶されることを特徴とする特
許請求の範囲第５項あるいは第６項記載の圧縮画像の再
生方式。