JPS6113248B2 - - Google Patents
Info
- Publication number
- JPS6113248B2 JPS6113248B2 JP51112740A JP11274076A JPS6113248B2 JP S6113248 B2 JPS6113248 B2 JP S6113248B2 JP 51112740 A JP51112740 A JP 51112740A JP 11274076 A JP11274076 A JP 11274076A JP S6113248 B2 JPS6113248 B2 JP S6113248B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- mos
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 101100478187 Arabidopsis thaliana MOS4 gene Proteins 0.000 description 6
- 101100262446 Arabidopsis thaliana UBA1 gene Proteins 0.000 description 5
- 101150090280 MOS1 gene Proteins 0.000 description 5
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 101100461812 Arabidopsis thaliana NUP96 gene Proteins 0.000 description 3
- 102100030393 G-patch domain and KOW motifs-containing protein Human genes 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101710116852 Molybdenum cofactor sulfurase 1 Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
本発明は電子回路に関し、更に詳細には微少電
力で動作する定電圧回路を内蔵した電子回路に関
するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic circuit, and more particularly to an electronic circuit incorporating a constant voltage circuit that operates with very little power.
電子回路、例えば発振回路を安定に動作させる
ためには安定化された電圧の供給が重要な要素と
なり、定電圧回路が必要である。特に電池を電源
とする電子時計における時計モジユールの半導体
集積回路にあつては、AgO電池を例にとると第
1図に示す放電特性曲線のように電池電圧Eが時
間Tの経過に伴つて変化するため、標準時間発振
回路の発振周波数が変化する。従つて、電池電圧
が変化しても発振回路等に供給される電圧が一定
に維持されるような定電圧回路を半導体集積回路
を構成するICチツプに内蔵することが要求され
る。しかし、従来の定電圧回路は消費電力が大き
く、数mWの電力消費を許すならば比較的容易に
実現できるが、数μWの微小電力で動作する定電
圧回路の実現は困難で、電子回路全体の消費電力
を少なくし、電源電池の長寿命化を図ろうとする
ような場合には不適当である。また、電子回路は
安定な動作と、微小電力という点から見て最適な
電源電圧が存在するが、従来の定電圧回路では最
適電圧が供給が困難であつた。 In order to stably operate an electronic circuit, such as an oscillation circuit, supplying a stabilized voltage is an important element, and a constant voltage circuit is necessary. In particular, in the semiconductor integrated circuit of the watch module in an electronic watch that uses a battery as a power source, taking an AgO battery as an example, the battery voltage E changes with the passage of time T as shown in the discharge characteristic curve shown in Figure 1. Therefore, the oscillation frequency of the standard time oscillation circuit changes. Therefore, it is necessary to incorporate a constant voltage circuit into an IC chip constituting a semiconductor integrated circuit so that the voltage supplied to the oscillation circuit or the like is maintained constant even if the battery voltage changes. However, conventional constant voltage circuits consume a large amount of power, and although it is relatively easy to realize a constant voltage circuit that operates with a few milliwatts of power, it is difficult to realize a constant voltage circuit that operates with only a few microwatts of power, and the entire electronic circuit It is unsuitable when trying to reduce the power consumption of the battery and extend the life of the power source battery. Further, although there is an optimum power supply voltage for electronic circuits in terms of stable operation and low power consumption, it has been difficult to supply the optimum voltage with conventional constant voltage circuits.
本発明は上記の欠点を除去し、数μWの電力で
定電圧化を可能とする定電圧回路を内蔵した電子
回路を提供するものである。 The present invention eliminates the above-mentioned drawbacks and provides an electronic circuit incorporating a constant voltage circuit that enables constant voltage with a power of several μW.
更に、本発明の他の目的はC.MOSからなるIC
の定電圧供給源としてC.MOS.ICのプロセス条件
にかかわらず常に最適の電源電圧を自動的に供給
することができるようにした電子回路を提供する
ことにある。 Furthermore, another object of the present invention is to provide an IC made of C.MOS.
The purpose of the present invention is to provide an electronic circuit that can always automatically supply the optimum power supply voltage as a constant voltage supply source for C.MOS.IC, regardless of the process conditions of the C.MOS.IC.
次に、図示した実施例に基づいて本発明に従う
電子回路の詳細を説明する。 Next, details of the electronic circuit according to the present invention will be explained based on the illustrated embodiment.
第2図は定電圧回路を内蔵した電子回路を表わ
すもので、図中、符号1はPチヤンネルのMOS
トランジスタ(以下、P.MOSを記載する)、2は
同じくP.MOS、3も同じくP.MOSである。4は
NチヤンネルのMOSトランジスタ(以下、N.
MOSと記載する)、5は同じくN.MOSである。
符号6は上記P.MOS1,2,3,N.MOS4,5
で構成される定電圧回路によつて定電圧が供給さ
れるC.MOSで構成された回路である。この回路
6および上記定電圧回路は同一のICチツプ7内
に作られている。符号8,9はICチツプ7の電
源端子で電源10に接続される。P.MOS1,
2,3,N.MOS4,5、回路6は図示のように
相互接続されて電源端子8,9を介して電源10
に接続されている。 Figure 2 shows an electronic circuit with a built-in constant voltage circuit. In the figure, 1 is a P-channel MOS
Transistors (hereinafter referred to as P.MOS), 2 are also P.MOS, and 3 are also P.MOS. 4 is an N-channel MOS transistor (hereinafter referred to as N.
MOS), 5 is also N.MOS.
Code 6 is the above P.MOS1, 2, 3, N.MOS4, 5
This is a circuit made up of C.MOS to which a constant voltage is supplied by a constant voltage circuit made up of. This circuit 6 and the constant voltage circuit described above are formed within the same IC chip 7. Reference numerals 8 and 9 are power supply terminals of the IC chip 7, which are connected to a power supply 10. P.MOS1,
2, 3, N.MOS 4, 5, and circuit 6 are interconnected as shown and connected to power supply 10 via power supply terminals 8, 9.
It is connected to the.
次に、かかる電子回路の動作、機能について説
明する。電流を制限する役割を果すP.MOS1
(これは、拡散抵抗や薄膜抵抗等であつてもよ
い)に直列接続されたP.MOS2,3,N.MOS4
は定電圧の基準電圧を発生する回路を構成するも
のである。P.MOS2の電圧降下をV2とし、コン
プリメンタリ接続されたP.MOS3およびN.MOS
4の電圧降下をV3,V4とすると、N.MOS5のゲ
ートに加わる電圧VGは、
VG≒V2+V3+V4
で表わされる。N.MOS5のゲート.ソース間電
圧を、VGSとすれば、定電圧が供給される回路6
の電源電圧VAVCは
VAVC=VG−VGS
=V2+V3+V4−VGS
で表わされる。 Next, the operation and function of this electronic circuit will be explained. P.MOS1 plays the role of limiting current
(This may be a diffused resistor, thin film resistor, etc.) P.MOS2, 3, N.MOS4 connected in series
constitutes a circuit that generates a constant reference voltage. The voltage drop of P.MOS2 is V 2 , and P.MOS3 and N.MOS are complementary connected.
Let V 3 and V 4 be the voltage drops of N.MOS 5, and the voltage V G applied to the gate of N.MOS 5 is expressed as V G ≈V 2 +V 3 +V 4 . N.MOS5 gate. If the source-to-source voltage is V GS , the circuit 6 to which constant voltage is supplied
The power supply voltage V AVC is expressed as V AVC = V G - V GS = V 2 + V 3 + V 4 - V GS .
回路6がC.MOSで構成された回路であるなら
ば、回路6の最適動作電圧VMOSは、Pチヤンネ
ルMOSトランジスタのスレツシヨールド電圧を
Vμ.NチヤンネルMOSトランジスタのスレツ
シヨールド電圧をVnとすれと、
VMOS=Vμ+Vn+α
で表わされる。回路6のC.MOS並びにコンプリ
メンタリ接続されたP.MOS3およびN.MOS4の
スレツシヨールド電圧は、それ等を同一ICチツ
プ内に製造した場合には、VμはV3,VnはV4に
ほぼ等しくなる。従つて、電源電圧VAVCが最適
動作電圧VMOSであるとすると、
VAVC≒V2+Vμ+Vn−VGS
となり、上記αは
α≒V2−VGS
で表わされる。 If the circuit 6 is a C.MOS circuit, the optimum operating voltage V MOS of the circuit 6 is the threshold voltage of the P channel MOS transistor Vμ. Letting the threshold voltage of the N-channel MOS transistor be Vn, it is expressed as V MOS =Vμ+Vn+α. The threshold voltages of C.MOS and complementary connected P.MOS3 and N.MOS4 in circuit 6 are approximately equal to Vμ and V4 , respectively, when they are manufactured in the same IC chip. . Therefore, assuming that the power supply voltage V AVC is the optimum operating voltage V MOS , V AVC ≈V 2 +Vμ+Vn-V GS , and the above α is expressed as α≈V 2 −V GS .
上記したように、定電圧の基準回路に回路6を
構成するC.MOSと同様に、P.MOS3とN.MOS4
を利用しているため、P.MOS2のスレシヨール
ド電圧V2と、N.MOS5のゲート.ソース間電圧
VGSとの関係だけで回路6の最適動作電圧を容
易、かつ、自動的に作り出すことができる。 As mentioned above, like the C.MOS that constitutes the circuit 6 in the constant voltage reference circuit, P.MOS3 and N.MOS4
Since the threshold voltage V 2 of P.MOS2 and the gate of N.MOS5 are used. The optimal operating voltage of the circuit 6 can be easily and automatically created just by the relationship with the source-to-source voltage VGS .
上述の実施例は、回路6に直列に接続された電
圧制御素子がN.MOS5で構成されているが、回
路6に流れる電流が多い場合には、N.MOS5は
大電流のものが必要になる。従つて、N.MOS5
はゲート幅の大きい大型のものにしなければなら
ず、IC.チツプ7自体が大型なものになる。第3
図に示した実施例は、回路6に流れる電流が多に
場合にもIC.チツプを小型にすることができるよ
うにしたもので、図中、第2図に示した素子と実
質的に同一の素子には同一符号を附してある。こ
の第3図に示した実施例は、P.MOS1,2,
3,N.MOS4で得られる定電圧の基準電圧が供
給される電圧制御素子をバイポーラ・トランジス
タ11で構成してある。バイポーラ・トランジス
タ11は、他のMOSと同一のチツプ内に作られ
るもので、その構造の一例が第4図に示されてい
る。第4図において12はn形基板13,14は
n形基板12に形成されたP-ウエル、15,1
6はP.MOS1,2、あるいは3のドレイン.ソ
ース領域を構成するP+領域、17はS,O2等の
酸化膜、18,19,20はAl,Auなどを蒸着
して形成した電極、21,22はN.MOS4のド
レイン,ソース領域を構成するP-ウエル14に
形成されたn+領域、23はSiO2等の酸化膜、2
4,25,26はAl,Auなどを蒸着して形成し
た電極、27,28はバイポーラ.トランジスタ
11のコレクタ、エミツタ領域を構成するP-ウ
エル13に形成されたn+領域、29,30,3
1はAl,Auなどを蒸着して形成した電極であ
る。その他、n形基板12には回路6を構成する
C.MOSが同時に作られている。この第4図の構
造から判るように、バイポーラ.トランジスタ1
1はP.MOS1,2,3,N.MOS4、回路6と同
時に作られ、図面では示されていないが各電極間
が適宜接続されている。 In the above embodiment, the voltage control element connected in series to the circuit 6 is composed of N.MOS5, but if the current flowing through the circuit 6 is large, a large current N.MOS5 is required. Become. Therefore, N.MOS5
must be large with a large gate width, and the IC chip 7 itself must be large. Third
The embodiment shown in the figure allows the IC chip to be made smaller even when the current flowing through the circuit 6 is large. The same reference numerals are given to the elements. The embodiment shown in FIG. 3 includes P.MOS1, 2,
3. A voltage control element to which a constant reference voltage obtained by N.MOS4 is supplied is constituted by a bipolar transistor 11. Bipolar transistor 11 is fabricated on the same chip as other MOS transistors, and an example of its structure is shown in FIG. In FIG. 4, 12 is an n-type substrate 13, 14 is a P - well formed in the n-type substrate 12, 15, 1
6 is the drain of P.MOS1, 2, or 3. P + region constituting the source region, 17 is an oxide film of S, O 2 , etc., 18, 19, 20 is an electrode formed by vapor depositing Al, Au, etc., 21, 22 is the drain and source region of N.MOS4 23 is an oxide film such as SiO 2 , 2
4, 25, 26 are electrodes formed by vapor-depositing Al, Au, etc., and 27, 28 are bipolar electrodes. n + regions formed in the P - well 13 forming the collector and emitter regions of the transistor 11, 29, 30, 3
1 is an electrode formed by vapor-depositing Al, Au, etc. In addition, a circuit 6 is configured on the n-type substrate 12.
C.MOS was created at the same time. As you can see from the structure in Figure 4, bipolar. transistor 1
1 is made at the same time as P.MOS 1, 2, 3, N.MOS 4, and circuit 6, and each electrode is appropriately connected although not shown in the drawing.
上記した第3図の実施例によれば、回路6に直
列に接続される電圧制御素子をバイポーラ.トラ
ンジスタ11で構成しているため、回路6に流れ
る電流が多くても、IC.チツプ全体を小型にする
ことが可能である。なお、第3図に示した電子回
路の動作は、前述した実施例と原理的に同様であ
る。 According to the embodiment shown in FIG. 3 described above, the voltage control element connected in series to the circuit 6 is bipolar. Since it is composed of transistors 11, even if a large amount of current flows through the circuit 6, the entire IC chip can be made small. Note that the operation of the electronic circuit shown in FIG. 3 is similar in principle to the embodiment described above.
以上、図示した実施例に基づいて本発明に従う
電子回路の詳細を説明してきたが、本発明は図示
の実施例に限定されることなく種々の変更、ある
いは改良がなされ得るものである。 Although the details of the electronic circuit according to the present invention have been described above based on the illustrated embodiments, the present invention is not limited to the illustrated embodiments, and various modifications and improvements can be made.
上述したように本発明に従う電子回路は、複数
のMOSトランジスタで基準電圧を発生する定電
圧回路を内蔵しているため、電圧変動に弱い回路
を安定に動作させることができると共に、定電圧
回路自体の消費電力をμWオーダに容易にするこ
とができ、更に、コンプリメンタリ接続した
MOSトランジスタを基準電圧を発生する回路に
使用することにより、C.MOSからなる回路に最
適動作電圧を容易、かつ自動的に供給することが
でき、特に、電池を電源とする電子時計等の携帯
機器に適用することにより、安定動作と微小電力
化が期待できる等、充分に所期の目的を達成し
得、実施上の効果著しいものがある。 As described above, the electronic circuit according to the present invention has a built-in constant voltage circuit that generates a reference voltage using a plurality of MOS transistors, so it is possible to stably operate a circuit that is susceptible to voltage fluctuations, and the constant voltage circuit itself can operate stably. The power consumption can be easily reduced to the μW order, and in addition, complementary connection
By using a MOS transistor in a circuit that generates a reference voltage, it is possible to easily and automatically supply the optimum operating voltage to a C.MOS circuit, especially for portable devices such as electronic watches that are powered by batteries. By applying it to equipment, it is possible to fully achieve the intended purpose, such as stable operation and miniaturization of electric power, and there are significant practical effects.
第1図はAgO電池の放電特性曲線を示す図、
第2図は本発明に従う電子回路の一実施例を示す
回路図、第3図は本発明に従う電子回路の他の実
施例を示す回路図、第4図は第3図に示された電
子回路の一構造例を示す断面図である。
1,2,3……基準電圧を発生する回路中のP
チヤンネルMOSトランジスタ、4……基準電圧
を発生する回路中のNチヤンネルMOSトランジ
スタ、5……電圧制御素子としてのNチヤンネル
MOSトランジスタ、6……C.MOSからなる回
路、7……ICチツプ、8,9……電源端子、1
0……電源、11……電圧制御素子としのバイパ
ーラ.トランジスタ。
Figure 1 is a diagram showing the discharge characteristic curve of an AgO battery.
FIG. 2 is a circuit diagram showing one embodiment of the electronic circuit according to the present invention, FIG. 3 is a circuit diagram showing another embodiment of the electronic circuit according to the present invention, and FIG. 4 is the electronic circuit shown in FIG. 3. FIG. 1, 2, 3...P in the circuit that generates the reference voltage
Channel MOS transistor, 4...N-channel MOS transistor in the circuit that generates the reference voltage, 5...N-channel as a voltage control element
MOS transistor, 6...Circuit consisting of C.MOS, 7...IC chip, 8, 9...Power terminal, 1
0...Power supply, 11...Vipara as a voltage control element. transistor.
Claims (1)
続されると共に前記ゲートにトランジスタが動作
する電圧が印加されている電流制限用の第1の
MOSトランジスタと、ゲートとドレインとが接
続されている第2のMOSトランジスタ及びドレ
イン同志が接続されると共にそれぞれのゲートが
前記それぞれのドレインに接続されて成る第1の
CMOSトランジスタとを前記第1のMOSトラン
ジスタのゲート以外の第2の主電極と前記電極の
他端との間に直列に接続して、前記第1のMOS
トランジスタを流れる電流により前記第2の
MOSトランジスタと前記第1のCMOSトランジ
スタとのスレツシヨルド電圧の和として一定な低
電圧を出力する基準電圧発生回路と、制御入力電
極に前記一定な低電圧を入力すると共に第1の主
電極を前記電源の一端に接続する電圧制御素子
と、第2のCMOSトランジスタを有し前記電圧制
御素子の第2の主電極と前記電源の他端との間に
接続される負荷回路とから成り、前記第2の
MOSトランジスタの両端に発生するスレツシヨ
ルド電圧で前記電圧制御素子の前記制御入力電極
と第2の主電極間の電圧降下を打ち消すと共に前
記第1のCMOSトランジスタの両端に発生するス
レツシヨルド電圧を前記第2のCMOSトランジス
タに供給することを特徴とする電子回路。1. A first main electrode for current limiting, in which a first main electrode other than the gate is connected to one end of a power supply, and a voltage for operating the transistor is applied to the gate.
a MOS transistor, a second MOS transistor whose gate and drain are connected, and a first MOS transistor whose drains are connected together and whose respective gates are connected to the respective drains;
A CMOS transistor is connected in series between a second main electrode other than the gate of the first MOS transistor and the other end of the electrode,
The current flowing through the transistor causes the second
a reference voltage generation circuit that outputs a constant low voltage as the sum of the threshold voltages of the MOS transistor and the first CMOS transistor; a voltage control element connected to one end of the voltage control element; and a load circuit having a second CMOS transistor and connected between a second main electrode of the voltage control element and the other end of the power supply; of
The threshold voltage generated across the MOS transistor cancels out the voltage drop between the control input electrode and the second main electrode of the voltage control element, and the threshold voltage generated across the first CMOS transistor is canceled out by the threshold voltage generated across the first CMOS transistor. An electronic circuit characterized by supplying CMOS transistors.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11274076A JPS5337842A (en) | 1976-09-20 | 1976-09-20 | Electronic circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11274076A JPS5337842A (en) | 1976-09-20 | 1976-09-20 | Electronic circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5337842A JPS5337842A (en) | 1978-04-07 |
JPS6113248B2 true JPS6113248B2 (en) | 1986-04-12 |
Family
ID=14594352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11274076A Granted JPS5337842A (en) | 1976-09-20 | 1976-09-20 | Electronic circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5337842A (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5812031Y2 (en) * | 1978-07-17 | 1983-03-07 | 萬世工業株式会社 | Gas lighter flame adjustment device falling-off prevention device |
US4224539A (en) * | 1978-09-05 | 1980-09-23 | Motorola, Inc. | FET Voltage level detecting circuit |
JPS55112618A (en) * | 1979-02-20 | 1980-08-30 | Nippon Precision Saakitsutsu Kk | Constant voltage circuit |
US4300061A (en) * | 1979-03-15 | 1981-11-10 | National Semiconductor Corporation | CMOS Voltage regulator circuit |
JPS55167269A (en) * | 1979-05-29 | 1980-12-26 | Takeda Chem Ind Ltd | Novel triisocyanate compound and its preparation |
JPS5657336A (en) * | 1979-10-16 | 1981-05-19 | Nec Corp | Semiconductor integrated circuit |
JPS58196464A (en) * | 1982-05-11 | 1983-11-15 | Matsushita Electric Ind Co Ltd | Voltage drop detection circuit |
JPS6041111A (en) * | 1983-08-16 | 1985-03-04 | Toshiba Corp | Constant voltage device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3508084A (en) * | 1967-10-06 | 1970-04-21 | Texas Instruments Inc | Enhancement-mode mos circuitry |
JPS5156945A (en) * | 1974-11-13 | 1976-05-19 | Nippon Sankuru Kk |
-
1976
- 1976-09-20 JP JP11274076A patent/JPS5337842A/en active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3508084A (en) * | 1967-10-06 | 1970-04-21 | Texas Instruments Inc | Enhancement-mode mos circuitry |
JPS5156945A (en) * | 1974-11-13 | 1976-05-19 | Nippon Sankuru Kk |
Also Published As
Publication number | Publication date |
---|---|
JPS5337842A (en) | 1978-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2616142B2 (en) | Output circuit | |
US4714901A (en) | Temperature compensated complementary metal-insulator-semiconductor oscillator | |
KR900004725B1 (en) | Power voltage regulator circuit | |
US4128816A (en) | Electronic circuit | |
US4990847A (en) | Microcomputer | |
KR0126911B1 (en) | Circuit and method for voltage reference generating | |
JP2573266B2 (en) | Oscillation circuit | |
JPS6113248B2 (en) | ||
US4476428A (en) | Power supply device | |
JP4790945B2 (en) | Charge pump circuit | |
US6630717B2 (en) | CMOS semiconductor circuit with reverse bias applied for reduced power consumption | |
JPH03214212A (en) | Voltage dropping circuit for semiconductor device | |
US4414503A (en) | Low voltage regulation circuit | |
US6229405B1 (en) | Low-voltage oscillation amplifying circuit | |
US5467048A (en) | Semiconductor device with two series-connected complementary misfets of same conduction type | |
JP3641345B2 (en) | Delay circuit using substrate bias effect | |
US4296490A (en) | Crystal oscillation-type electronic timepiece | |
JP4750599B2 (en) | Electronic circuit | |
JPS61211715A (en) | Small electronic equipment with solar battery | |
JPS5880564A (en) | Voltage detecting circuit | |
JP2566931B2 (en) | Level comparator | |
JPH0259911A (en) | Stabilized power supply circuit | |
JPH0241042B2 (en) | ||
KR830000659Y1 (en) | C-MOS Oscillator for Watches | |
JPS6214733Y2 (en) |