JPS61131616A - 半導体スイツチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体スイッチに係９、特に交流信号を扱う回
路の開閉制御等に好適な半導・不スイッチに関する。

〔発明の背景〕

一般には、回路の開閉（ＯＮｌｏｆ；’Ｆ）制御を行な
うには半導体スイッチとしてサイリスタやトランジスタ
等が用いられるが、この場合サイリスタやトランジスタ
を動作させる為の制御Ｉ４１′ｗＬ流が回路に流出する
。この制御電流の流出が回路動作上問題となる場合もあ
り、この様な場合には電圧制御型の半導体スイッチを用
いる。

最も簡単な電圧制御型半導体スイッチの構成としては電
界効果トランジスタ（以下、Ｍｏｓトランジスタと略記
）単体で便用する事が考えられるが、通常制御域圧はＴ
ＴＬレベル等の低電圧でろシＭＯＳトランジスタの負荷
電流をあまり大きくとることはできず、比較的大電流が
流れるような　　−回路には不適格でちる。

上記電流駆動能力を向上させる手段としてＭＯ８トラン
ジスタとバイポーラトランジスタを組み合せた構成があ
る。この−例としてＮチャンネルｍＭＯ８トランジスタ
とＮＰＮ）ランジスタを組み合せたものを第５図に示す
（特開昭５５−１５４８２６号公報）。

第５図においてＮチャンネル屋ＭＯ８トランジスタＭ１
のドレイ／、ソースは各々ＮＰＮ）ランジスタＢ１のコ
レクタ端子１及びベース端子４に接続され、ＭＯＳトラ
ンジスタＭｔの基板（領域）がソースに接続されている
。またバイポーラトランジスタＢ、のベース端子４、エ
ミッタ端子２間に抵抗ル１が接続されている。抵抗Ｒｓ
はバイポーラトランジスタＢ１の動作安定化及び耐圧信
頼性確保の為に入れである。

ＭＯＳ）ランジスタＭ１のゲート端子３をソース（Ｂｓ
のベース）端子４に対しＭＯ８トｔンジスタＭ１のしき
い値電圧（以下ｖテ■とする）ｖＡ以上にバイアスする
とＭＯＳト２ンジスタＭ１がＯＮＬ端子１よＦ）ＭＯ８
トランジスタＭｌ→抵抗几覧を通じて端子２へ一流が流
れる（但し端子１が端子２よシ高い′電位にバイアスさ
れているものとする）。このとき抵抗Ｒ１での電位降下
がバイポーラトランジスタＢ１のベース・エミッタ間の
ピルティング電圧（以下Ｖｍｍとする）より大きければ
バイポーラトランジスタＢ１がＯＮｆる。すなわち抵抗
孔２での電位降下がＶｍｍ以下となる様な小′ＷＬ流域
ではＭＯＳ）ランジスタＭ１のみが動作しておシ、大電
流域になると両トランジスタＭ、、Ｂ、が同時に動作す
る構成となっている。

いま、上記の半導体スイッチを交流回路に適用する事を
考える。交流信号を通す為、端子１から端子２へ、また
端子２から端子１へと両方向に電流を流せなければなら
ない。さらに、ＯＦＦ時には両方向の耐圧が必要である
。以上を満足させるために発明者等が考案した回路を第
６図に示す。

第６図においてＮチャンネル型ＭＯＳトランジスタＭ１
のドレイン、ノースは各々ＮＰＮバイポーラトランジス
タＢ１のコレクタ端子１及びベース端子４に接続され、
ＭＯＳトランジスタＭｓの着板（′ｔｉ域）がソースに
接続されている。バイポーラトランジスタＢ１のエミッ
タにはダイオードＤｓのアノードが接続され、ダイオー
ドＤ１のカソードは端子２に接続されている。ダイオー
ドＬ）ｌのアノード及びバイポーラトランジスタＢｌの
ペース間には抵抗孔、が接続されている。また、ＮＰＮ
）ランジスタＢｔのベースがバイポーラトランジスタＳ
＋のベース端子４に接続され、ＮチャンネルをＭＯＳト
ランジスタＭ３のドレイン。

ソースが各々ＮＰＮバイポーラトランジスタＢ２のコレ
クタ端子２及びベース端子４國接続され、ＭＯ８トラン
ジスタＭ１の基板（領域）がソースに接続されている。

バイポーラトランジスタＢ！のエミッタにはダイオード
Ｉｈのアノードが接続され、ダイオードＤ１のカソード
は端子１に接続されている。また、ダイオードＤ２のア
ノードとバイボー２トランジスタＢ２のベース間に抵抗
Ｒ１が接続されている。

上記第６図の回路は、第５図の半導体スイッチのバイポ
ーラトランジスタのエミッタ側にダイオードＤＩ　＋　
Ｄｚを直列に挿入し逆並列に接続した構成となっている
が、このダイオードは第５図において端子２の電位が端
子１より高くなった場合に抵抗Ｂ１→ＭＯ８）ランジス
タＭｌの基板（領域）→ＭＯ８）ランジスタＭｌのドレ
イン或いは抵抗Ｂ１→バイポーラトランジスタＢ１のペ
ース→バイポーラトランジスタＢｌのコレクタという径
路で流れる電流を防止する為のものであシ、回路耐圧は
このダイオードＤｓ、Ｉｈの耐圧で決まっている。

いま第６図の外部出力端子（以下、端子と略記）１．２
の間に交流信号が印加された場合の動作を考えてみる。

第６図の半導体スイッチのＯＮは第５図の場合と同様Ｍ
ＯＳトランジスタＭｔ　、Ｍ。

のゲート端子３をソース端子４に対しＶ？！１以上にバ
イアスすれば良い。このときＭＯＳ）ランジスタＭ１或
いはＭｍがＯＮし抵抗Ｒｔ或いはＲ雪に４流を流し抵抗
几電或いはＲ１での電位降下がＶ　ｍ　ｚ以上となると
バイポーラトランジスタＢ１或いはＢｓがＯＮＬ大ｔｌ
ｌＥ駆動を可能とする。

上記半導体スイッチがＯＮ［＃されている状態で端子１
．２間ＫＯＶよシ上昇（或いは下降）する交Ｒ％圧が印
加された場合、ダイオードＤｔ　。

Ｄ、の為に端子１．２間の電位差がダイオードＤＩ　、
ＤＩの順電圧（以下ＶＦＤとする）以上とならなければ
半導体スイッチはＯＮすることができない。この様子を
第７図に示す。

第７図において横軸は端子１（または２）の端子２（ｔ
たは１）に対する電位、縦軸は端子１゜２間に流れる電
流である。図中Ａ点は第６図におけるダイオードＤ１或
いはＤＩがＯＮとなる電圧、すなわちＶｒｎである。Ａ
点以下の電圧では半導体スイッチはＯＮ駆動されている
にもかかわらずＯＦＦ状態を保つ。端子１．２間の電位
差がＶ　ｙ　。

よシ大きくなるとダイオードＤ１或いはＤＩがＯＮＬＭ
Ｏ８）ランジスタＭ１或いはＭ鵞、抵抗Ｒ，Ｉ或いは几
ｆを介して電流が流れはじめる。さらに磁位差が大きく
なると抵抗比１或いは几２を流れる′ｖＩＬｉが増加し
、そこでの電位降下がバイポーラトランジスタＢ１或い
はＢ１のＶ□以上となった時点でバイポーラトランジス
タＢ菫或いはＢ１がＯＮする。この時点が図中のＢ点で
るる。よってＢ点はＶＦＤ＋Ｖ□となる。Ａ点からＢ点
までの特性グラフの傾きはＭＯＳトランジスタＭ１或い
はＭｌのオン抵抗と抵抗比１或いはル雪で決まる。

またＢ点以降の特性はバイポーラトランジスタＢ１或い
はＢ１に依るものである。

以上の物性をもつ第６図の半導体スイッチに交流信号を
印加した場合、半導体スイッチを通過した交＃、僅号は
ＶＦＤ以下の成分をカットされてしまい、歪、所鋼、デ
ィストーションを生ずるという間趙がある。これは第６
図中のダイオードＤＩ＋Ｄ３に依るものである。

そこでこのダイオードＬ）１　＋　Ｂ２を除いた回路を
第８図に示す。＠８図の半導体スイッチでは、ダイオー
ドＤ＋　、Ｄｚが無いためバイポーラトランジスタＢ１
ｔたはＢｔに逆電圧（エミッタからコレクタへの向き）
が印加された場合、第６図における抵抗Ｒ１＋几鵞が入
っているとこの抵抗を通して反対側の外部出力端子に電
流が回シ込むため、第８図では除かれている。

第８図においてＮチャンネルＭＯＳトランジスタＭ１の
ドレイン及びノースが各々ＮＰＮバイポーラトランジス
タＢ１のコレクタ及びベースに抵抗され、バイポーラト
ランジスタＢ＋のコレクタ及びエミッタは各々外部出力
端子１，２に接続されており、ＮチャンネルＭＯＳトラ
ンジスタＭ２のドレイン及びソースが各々ＮＰＮバイポ
ーラトランジスタＢ！のコレクタ及びベースに接続され
、バイポーラトランジスタＢｚのコレクタ及びベースが
谷々外部出力端子１．２に接続されている。

またＭ０８トランジスタＭｌ　、　Ｎｈのゲート及びソ
ースは各々外部入力端子（以下端子と略記）３゜４に共
通接続されている。

第８図の半導体スイッチをＯＮさせる場合、第５図、第
６図の場合と同様端子３，４間をＭＯ８トランジスタＭ
ｌ　、Ｍ２０Ｖｔａ以上にバイアスする。このとき、Ｍ
ＯＳトランジスタＭ１．Ｍ２はＯＮするがそれらを流れ
た電流はバイポーラトランジスタＢ１またはＢｇのベー
スに入る為、ＭＯＳトランジスタＭ１．Ｍｌのソースに
直列接続されたバイポーラトランジスタＢ＋　またはＢ
。

のベース、エミッタによって形成されるダイオードを介
して流れることになる。故に端子１．２間の電位差がバ
イポーラトランジスタＢｓ　またはｇｚのＶｍｚ以上と
ならなければ第８図の半導体スイッチはＯＮすることが
できない。よってその電流−電圧特性は第７図とはは同
様のものとなシ、第６図の場合と同様交流信号のディス
トーションが発生する。さらに第８図においては、耐圧
はバイポーラトランジスタＢ、及びＢｔのエミッタ・ベ
ース間電圧Ｖｚｍｏで決まり、ろま９大きくはできない
。

〔発明の目的〕

本発明の目的は、交流信号のディストーションを防止し
、かつ高耐圧で大電流のＨ人動も可能とする半導体スイ
ッチを提供するにある。

〔発明の概要〕

上記目的を達成する本晃明の特徴とするところは、バイ
ポーラトランジスタおよびサイリスタのいずれかと並列
にソースが基板領域に接続された第１の篭界効袋トラン
ジスタを接続し、バイポーラトランジスタおよびサイリ
スタのいずれかの一方の主端子と制御端子の間にソース
が基板領域に接続された第２の″１ｎ−効来トランジス
タを接続してなる１対のものをバイポーラトランジスタ
２よびサイリスタのいずれかが逆直列となるように設け
、バイポーラトランジスタおよびサイリスタのいずれか
のそれぞれの一方の主端子で外部出力端子とし、第１．
第２の゛電界効果トランジスタのゲートとバイポーラト
ランジスタおよびサイリスタのいずれかのそれぞれの他
方の主端子を外部入力端子としたことにある。

〔発明の実施例〕

本元明の第１の実施例を第１図に示す。

第１図において、外部出力端子（以下端子と略記）１に
ＮチャンネルのＭＯ３形電界効果トランジスタ（以下Ｍ
ＯＳトランジスタと略記）Ｍｌ、。

、　Ｍｌのドレイン及びＮＰＮバイポーラトランジスタ
Ｂ１のコレクタが共通接続されて２す、ＭＯ８トランジ
スタＭｌ＋のソースがバイポーラトランジスタＢｌのベ
ースに、ＭＯＳトランジスタＭ１ｍのソースがバイポー
ラトランジスタＢ、のエミッタに接続さｎている。また
バイポーラトランジスタ２にＮチャンネルＭＯ８形電界
効果トランジスタ（以下ＭＯＳトランジスタと略記）　
Ｍ、、　、　Ｍ、、のドレイン及びＮＰＮバイポーラト
ランジスタＢ１のコレクタが共通接続されており、ＭＯ
ＳトランジスタＭ！１及びＭ鵞３のソースが各々パイボ
ー２トランジスタＢ２のベース、エミッタに接続されて
いる。バイポーラトランジスタＢ３のベース・エミッタ
間にはバイポーラトランジスタ８１同様抵抗ル２が接続
されている。以上のバイポーラトランジスタＢｌ　＋　
８２のエミッタ及びＭＯ８Ｉ−ラ／ジスタＭ１２　、　
Ｍｌ冨のソースは外部入力端子（以下端子と略記）４に
共通接続され、ＭＯＳトランジスタＭ、、　、　Ｍ、、
　、　Ｍ、、　、　Ｍ、、のゲートは外部入力端子（以
下端子と略記）３に共通接続されている。

また上記ＭＯＳトランジスタＭｌｌ　、　ＭＢ　、　Ｍ
Ｂ凰。

Ｍ２Ｒはすべて基板領域がソースに接続ぢれている。

本半碑体スイッチをＯＮさせる８Ａ曾は、端子３を端子
４に対し正電位方向にバイアスする。

ＭＯＳト？７ジスタＭ１！及びＭｌｍについてみると端
子３が端子４に対ししきい値域圧（以下Ｖ　ｔｖｘとす
る）以上になるとＯＮすることができる。しかし、Ｍｕ
ｓｔ’ランジスタＭ１．　、　Ｍ、１についてみると各
々のソースにはバイポーラトランジスタＢ＋及びＢ！の
ベースが接続されており端子４はバイポーラトランジス
タＢｌ　＊　ａｔのエミッタに接続しているため、ＭＯ
ＳトランジスタＭｔｔとバイポーラトランジスタ８重或
いはＭｌ１とＢｘが同時にＯＮ状態となるには端子３が
端子４に対してＶｓ　ｈ＋Ｖｓｒ＋以上にバイアスされ
なければならない。ここでｖｍｇはバイポーラトランジ
スタＢｌ　ｓ　Ｂｚのベース・エミッタ間のピルティン
グ岨圧である。

端子３．４の間に、上記本半導体スイッチをＯＮさせる
に充分なＶｔｈ　＋　Ｖｍｚ以上の電圧を印加した状態
において、端子１．２間にＯｖより上昇（或いは下降）
する交流゛電圧が印加された場合の電流−電圧特性を第
２図に示す。第２図において横軸は端子１（または２）
の端子２（または１）に対する電位、縦軸は端子１，２
間に流れる電流である。

第２図は変曲点Ａをもつが、このＡ点以下の電位領域で
は第１図におけるＭＯＳト：ｔンジスタＭ、、　、　Ｍ
、、が動作している。これを第３図、第４図にて説明す
る。

第３図は第１図におけるＭＯＳトランジスタＭｕ、ＭＨ
部を抜き出したものであり、ＭＯ８Ｉ−ランジスタＭ１
！及びＭｕのドレインが各々端子１及び２に接続され、
両ＭＯ８）ランジスタＭ１２゜ＭＢのゲート及びソース
が各々端子３及び４に接続されており、二つのＭＯＳ）
ランジスタＭ１２゜Ｍ２Ｒが逆直列に接続された形とな
っている。また両ＭＯＳトランジスタＭ１２．　Ｍ、、
の基板領域はソースに接続されている。

第４図は第３図の回路を半導体スイッチとして製作した
場合の半導体基板の断面図である。

第４図において、７，８がＭＯＳトランジスタＭ１．　
、　ＭＨ，のドレイン、９，１０がソース、５゜６がグ
ー）、１１．１２がＰ形基板領域となっている。

端子３．４闇がＶｔｈ以上にバイアスされＭＯ８トラン
ジスタＭｓ２　、　ＭＨがＯＮ駆動されている状態で、
端子１，２間の゛電位差が０■よシ上昇した場合の動作
について以下説明する。

いま端子１の電位が端子２に対してＯｖよシ正側に上昇
した場合を考える。このときＭＯＳ）ランジスタＭｓｚ
　、　ＭＨのゲート・ソース間は７１以上にバイアスさ
れている為ＭＯ８）う／ジスタＭ＋２　、　ＭＢは共に
ＯＮ状態にあシ、端子１の電位上昇に伴なってＭＯＳト
ランジスタＭ１．　、　Ｍ、、に電流が流れ始める。こ
れが第２図におけるＯｖからＡ点までの領域であり、電
流−′電圧の傾きは１シｌＯＳトランジスタＭ１．　、
　ＭＨ，のオン抵抗によって決まっている。さらに端子
１の電位が上昇すると電流の増加に伴なってＭＯＳトラ
ンジスタＭ、、　。

ＭＨ２のソース・ドレイン間電圧（以下Ｖｎｓとする）
が増大する。ここで各ＭＯＳトランジスタＭ１２゜ＭＩ
の基板領域はソースに接続されている為第４図からもわ
かる様にソース・ドレインと並列にダイオードが形成さ
れた形となり、基板領域１１゜１２がダイオードのアノ
ード、ドレイン７．８がカソードとなっている。その為
ＭＯＳトランジスタ１％ｈｚのＶＤｌｌが上昇し前記ダ
イオードの順電圧（（以下ＶＦＤとする）以上になると
、このダイオードが動作し見かけ上ＭＯＳトランジスタ
Ｍ２２のオン抵抗を低下さぞる。これが第２図における
変曲黒人である。このときＭＯＳ）ランジスタＭ！２゜
Ｍｌｌに流れる゛電流は同じであるからＭＯＳトランジ
スタＭ１ｚのＶｏｇもＭＯＳトランジスタＭ２！と同程
匿になっており、故に第２図の変曲黒人における出力端
子電位は２ＸＶｙｔ＋となる。以上は端子１の電位が出
力端子２に対して正に上昇する場合を考えたが、逆の電
圧印加に対してもＭＯＳトランジスタＭ１．　、　Ｍ、
、が対称に構成されているため、上記と同様の動作とな
る。ただしその場合はＭＯＳトランジスタＭｌ！側の内
蔵ダイオードが動作する。

次に第２図におけるＡ点以降の領域について以下に説明
する。

、第１図において、バイポーラトランジスタＢ　ｌ　＋
Ｂ２のベース・エミッタ間のピルティング電圧ヲＶｍｚ
とすると、第５図及び第６図等で説明した様にバイポー
２トランジスタＢ１．ＢｔがＯＮするためにはそのコレ
クタ・エミッタ間亀°圧がｖ１１以上でなければならな
い。いまＶｍｇキＶＦ！ｌ（前記ＭＯＳトランジスタＭ
ｔ！或いはＭＨの基板領域−ドレイン間にｉｅ成される
内蔵ダイオードの順電圧）とすると、第２図のＡ点では
ＭＯＳトランジスタＭｓｚ　、　ＭｉｘのＶｎｓが共に
ＶＦＤになっている為バイポーラトランジスタＢ＋或い
はＢ２のコレクタ・エミッタ間もＶＦＩ）にバイアスさ
れ、バイポーラトランジスタＢ１或いはＢ２は動作可能
となる。故に第２図のＡ点以降ではバイポーラトランジ
スタＢ１とＭＯ８トランジスタＭ１！、またはＢ１とＭ
！２が同時にＯＮしている。バイポーラトランジスタＢ
１．ＢｚはＭＯＳ）ランジスタＭ１．　、　Ｍ３鵞に比
べ電流駆動能力が大きいためＡ点以降の特性はほとんど
バイポーラトランジスタＢｌまたはＢ２によシ決まる。

また以上の領域セは、バイポーラトランジスタＢ　ｌ　
、Ｍ　ＯＳ　トランジスタＭｌ。

がＯＮのときはＭＯＳトランジスタＭ２２の、或いはＢ
２．Ｍ、、がＯＮのときはＭＩ２の内蔵ダイオードを介
して電流が流れる。

以上、本発明の第１の実施例によれば、第２図に示され
る如く印加電圧がＯｖ付近でも電流を流すことができる
ため、Ｏｖを通過する交流信号に対してもディストーシ
ョンを防止することができ、また＜９イボーラトランジ
スタを内蔵していることよシ大電流の駆動を可能として
いる。

さて、各トランジスタＢｔ　ｌ　Ｂ２　＋　Ｍｌｌ　＋
　Ｍ、、　１Ｍ２．　、　Ｍ、、の紅玉阻止についてみ
ると、バイポーラトランジスタＢ１．Ｂ２のコレクタ・
ベース間は高耐圧を有し、ベース・エミッタ間は低耐圧
である。ＭＯＳトランジスタＭｔｔ　、　ＭＩ２　、　
Ｍｚ＋　。

Ｍ２□の基板領域とドレイン間は高耐圧を有するが、基
板領域とソース間は耐圧がない。

ここで、端子３，４間に入力がなく、端子２に対し、端
子１が正となる耐圧が印加された状態では、電圧の殆ど
をバイポーラトランジスタＢ１とＭＯＳトランジスタＭ
ｔｔ　＋　Ｍｔｘで負担する。また、端子１に対し端子
２が正となる電圧が印加されると、バイポーラトランジ
スタＢ２とＭＯＳトランジスタＭＨ＋　Ｍｔｔで配圧の
殆どを負担し、端子１゜２のいずれに電圧が印加されて
も、高耐圧を維持することができる。端子３，４間に入
力が無い時の特性を第２図に点線にて示す。降伏を起す
変曲点ＢはバイポーラトランジスタＢｓ、Ｂｉ、ＭＯＳ
トランジスタ、Ｍｌｌ、、Ｍｔｔ、鼠２Ｉｌ隔雪のいず
れかのアンバランシエ電圧で決まる。

第９図に本発明の第２の実施例を示す。

本実施例は前記第１の実施例におけるバイポーラトラン
ジスタＢｚ　、ＢｓをサイリスタＳＩ＋８２に置き換え
、大電流駆動能力をさらに向上させたものである。第９
図において端子１にＭＯＳトランジスタＭＨ、Ｍｔｔの
ドレイン及びサイリスタ８１のアノードが共通接続され
てお５、ＭＯ８トランジスタＭ■のソースがサイリスタ
Ｓ１のカソードゲート（以下ゲートと略記）に、ＭＯＳ
トランジスタＭ１２のソースがサイリスタＳｓのカソー
ドに接続されている。またサイリスタＳ１のゲート、カ
ソード間には抵抗Ｒ１が接続されている。

同様に、端子２にＭＯ８）２ｙレジスタ＊１　、　ＭＢ
のドレイン及びサイリスタＳｔのアノードが共通接続さ
れてお！＋　、ＭＯＳ　トランジスタＭｚｓ及びＮｈｓ
のソースが各々サイリスタＳ！のゲート、カソードに接
続されている。サイリスタＳ、のゲート、カソード間に
はサイリスタ８１同様抵抗Ｒ２が接続されている。以上
のサイリスタ８１　、　Ｓｘのカソード及びＭＯＳトラ
ンジスタＭ１．　、　Ｍ、、のソースは端子４に共通接
続され、ＭＯＳトランジスタＭ■、　ＭＢ　、　Ｍｚｌ
　、　ＭＢ雪のゲートは端子３に共通接続されている。

また上記ＭＯ８）う／ジスタＭ１ｔ　＊　Ｍｔｚ　、　
Ｍａｔ　＊　Ｍ鵞鵞はすべて基板領域がソースに接続さ
れている。

第９図の実施例は前記の如くサイリスタを用いる事に依
り電流駆動能力を向上したものであり、その動作及び特
性はに１図の場合と同様であシ同様な効果が得られる。

ただしサイリスタを使用しているため、半導体スイッチ
のＯＦＦは印加電圧をＯｖ或いはサイリスタＳＩ＋８２
を逆バイアスすることにより、サイリスタＳ　Ｉ　＋　
８２に流れる磁流をサイリスタＳＲ，Ｓｇの保持電流以
下としてサイリスタ８＋　、８２を０ＦＦＬなければな
らない。

〔発明の効果〕

本発明によれば、Ｏｖ付近の微小な信号でも通過させる
ことができ交流信号のデイストーショ／を防止でき、ま
たバイポーラ素子トランジスタあるいはサイリスタを内
蔵していることにより駆動′ｉ４流を大きくとることが
でき、高耐圧の半導体スイッチを得ることができる。

【図面の簡単な説明】

第１図は本発明半導体スイッチの一実施例を示す回路図
、第２図は第１図の半導体スイッチの特性図、第３図は
第１図の半導体スイッチの一部を抜き出した回路図、第
４図は第３図の回路を具体化した時の半導体基板の概略
断面図、第５図、第６図は従来の半導体スイッチの回路
図、第７図は第６図の半導体スイッチの特性図、第８図
は従来の他の半導体スイッチの回路図、第９図は本発明
の他の一部り例を示す回路図である。 １〜４・・・端子、Ｂ　Ｉ　ｅ　Ｂｔ・・・バイポーラ
トランジスタ、Ｍｌｔ　＋　Ｍｔｔ　＋　Ｍｚｔ　＋　
Ｍｚｚ・・・ＭＯ８）ランジスタ、８１　　＋　　Ｓｔ
・・・サイリスタ、Ｒ１＋　Ｒ２・・・抵抗。 菊　１　ｍ 効　２　図 萬　３　図 第　４　謂 秘　７　ｍ

Claims (1)

1. 【特許請求の範囲】 １、バイポーラトランジスタおよびサイリスタのいずれ
   かと並列にソースが基板領域に接続された第１の電界効
   果トランジスタを接続し、バイポーラトランジスタおよ
   びサイリスタのいずれかの一方の主端子と制御端子の間
   にソースが基板領域に接続された第２の電界効果トラン
   ジスタを接続してなる１対のものをバイポーラトランジ
   スタおよびサイリスタのいずれかが逆直列となるように
   設け、バイポーラトランジスタおよびサイリスタのいず
   れかのそれぞれの一方の主端子を外部出力端子とし、第
   １、第２の電界効果トランジスタのゲートとバイポーラ
   トランジスタおよびサイリスタのいずれかのそれぞれの
   他方の主端子を外部入力端子としたことを特徴とする半
   導体スイッチ。 ２、上記特許請求の範囲第１項において、第１、第２の
   電界効果トランジスタのソースはバイポーラトランジス
   タおよびサイリスタのいずれかの他方の主端子と接続さ
   れていることを特徴とする半導体スイッチ。