JPS611274A - Ｆｅｔ・インバ−タ装置 - Google Patents
Ｆｅｔ・インバ−タ装置Info
- Publication number
- JPS611274A JPS611274A JP59119577A JP11957784A JPS611274A JP S611274 A JPS611274 A JP S611274A JP 59119577 A JP59119577 A JP 59119577A JP 11957784 A JP11957784 A JP 11957784A JP S611274 A JPS611274 A JP S611274A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- secondary winding
- winding
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、直流・交流の電圧変換を行なうトランジス
タ・インバータ装置に関するものである。
タ・インバータ装置に関するものである。
従来のこの種ＦＥＴ・インバータ装置として、第１図の
ような回路構成図のものがあった。
ような回路構成図のものがあった。
第１図において（１１は直流電源、（２１は電圧安定化
装置、（３）け入力端子、（４）はインダクタンス、（
５）はトランス、 （６−ａ）、 （６−ｂ）は−次
巻線、（７）は中間タッグ、（８）は二次巻線、（９）
はキャパシタ、 （１０−ａ）、 （１０−ｂ ）は
ＦＥＴ、（１ｍｌは駆動装置。
装置、（３）け入力端子、（４）はインダクタンス、（
５）はトランス、 （６−ａ）、 （６−ｂ）は−次
巻線、（７）は中間タッグ、（８）は二次巻線、（９）
はキャパシタ、 （１０−ａ）、 （１０−ｂ ）は
ＦＥＴ、（１ｍｌは駆動装置。
（１２−ａ）、 （１２−ｂ）は駆動信号、（Ｉ３は負
荷であるこのような構成は例えば特許公報昭和５９−１
１２６５号のものによっており、第１図は上記特許公報
に記載のものをもとに、従来性なわれてきているように
トランジスタ’ｔＦＥＴ（１０−ａ ） 、 （１０
−ｂ） Ｋ置換し、自励式のトランジスタ駆動手段全個
別の駆動装置αＢによる他励式に置換した図である。第
１図中電圧安定化装置（２）の用途については以下に説
明する。
荷であるこのような構成は例えば特許公報昭和５９−１
１２６５号のものによっており、第１図は上記特許公報
に記載のものをもとに、従来性なわれてきているように
トランジスタ’ｔＦＥＴ（１０−ａ ） 、 （１０
−ｂ） Ｋ置換し、自励式のトランジスタ駆動手段全個
別の駆動装置αＢによる他励式に置換した図である。第
１図中電圧安定化装置（２）の用途については以下に説
明する。
一般に、第１図の構成の装置は、電圧安定化装置（２）
なしでは二次巻線（８）の出力電圧を、直流電源（１）
の電圧変動に対して安定化する事ができない。入力電圧
（３）をＶｉｎとした時、各部の動作波形は第２図のよ
うになる。第１図において。
なしでは二次巻線（８）の出力電圧を、直流電源（１）
の電圧変動に対して安定化する事ができない。入力電圧
（３）をＶｉｎとした時、各部の動作波形は第２図のよ
うになる。第１図において。
駆動信号（１２−ａ）はオンであり、駆動信号（１２−
ｂ）がオンからオフに反転するとトランス（５）の−次
巻線＋６−ａ）、 （６−ｂ）のインダクタンスに流れ
ていた電流が断となり、キャパシタ（９）との間で共振
を生じる。共振回路の等価回路は第３図となる。
ｂ）がオンからオフに反転するとトランス（５）の−次
巻線＋６−ａ）、 （６−ｂ）のインダクタンスに流れ
ていた電流が断となり、キャパシタ（９）との間で共振
を生じる。共振回路の等価回路は第３図となる。
第３図において、■は共振回路の電圧、ｉは共振回路の
市、流である。共振の開始時にはＶけほぼ０であり、ｉ
けトランス（５）の−次巻線（６−ａ）、（６−ｂ）の
インダクタンスに流れていた電流の初期値ｉｏと等しい
。第３図の系で次式が成立つ。
市、流である。共振の開始時にはＶけほぼ０であり、ｉ
けトランス（５）の−次巻線（６−ａ）、（６−ｂ）の
インダクタンスに流れていた電流の初期値ｉｏと等しい
。第３図の系で次式が成立つ。
”＝−Ｌ−ｕ ・・・・・・・・・・・・１ｌｌｉ＝
ｃ−’ヱ ・・・・・・・・・・・−・・・・・・（２
）ｔ ｉ （ｏ）＝ ｔ ｏ・・・・・・・・・・川・・・・
・・・・・・・Ｔ３）Ｖ （Ｏ）＝ Ｏ・・・・・・・
・・・・・・・山川・・・・・（４１上式でＬはトラン
ス（５）の−次巻線（６−ａ １． （６−ｂ ）のイ
ンダクタンス、Ｃはキャパシタ（９）のキャパシタンス
、またｉ （ｏ） 、 ｖ （ｏ）はそれぞれ電圧Ｖ、
電流ｉの時間０における値を示す。これらの式より電圧
ｖ、電流ｊは以下のようになる。
ｃ−’ヱ ・・・・・・・・・・・−・・・・・・（２
）ｔ ｉ （ｏ）＝ ｔ ｏ・・・・・・・・・・川・・・・
・・・・・・・Ｔ３）Ｖ （Ｏ）＝ Ｏ・・・・・・・
・・・・・・・山川・・・・・（４１上式でＬはトラン
ス（５）の−次巻線（６−ａ １． （６−ｂ ）のイ
ンダクタンス、Ｃはキャパシタ（９）のキャパシタンス
、またｉ （ｏ） 、 ｖ （ｏ）はそれぞれ電圧Ｖ、
電流ｉの時間０における値を示す。これらの式より電圧
ｖ、電流ｊは以下のようになる。
ｖ （ｔ）＝ Ａ−ｓｉｎωｔ ・・・・・・・・・・
・・・・・（５）ｉ （ｔ）＝ ｉ ｏ−邸ωＬ ・・
・・・・・・・・・・・・・（６１上式より電圧Ｖは正
弦波の弧を描き、共振同期Ｔ＝πφでの後に再び０とな
る。また電流ｉは方向が反転し、−ｉｏ となる。電圧
Ｖの振巾は次のように定寸る。すなわちインダクタンス
（４）の両端電圧の直流平均は０なので、中間タップ（
７）の電圧の直流平均は入力電圧（３）と一致する。中
間タップこれより Ａ二π・ｖｉｎ・・・・−・・・・・・・・・・（９）
である。それ故、−次巻線（６−ａ ） 、 （６−ｂ
）の両端電圧はピーク値π・Ｖｉｎの正弦波となる。
・・・・・（５）ｉ （ｔ）＝ ｉ ｏ−邸ωＬ ・・
・・・・・・・・・・・・・（６１上式より電圧Ｖは正
弦波の弧を描き、共振同期Ｔ＝πφでの後に再び０とな
る。また電流ｉは方向が反転し、−ｉｏ となる。電圧
Ｖの振巾は次のように定寸る。すなわちインダクタンス
（４）の両端電圧の直流平均は０なので、中間タップ（
７）の電圧の直流平均は入力電圧（３）と一致する。中
間タップこれより Ａ二π・ｖｉｎ・・・・−・・・・・・・・・・（９）
である。それ故、−次巻線（６−ａ ） 、 （６−ｂ
）の両端電圧はピーク値π・Ｖｉｎの正弦波となる。
また二次巻線（８）の両端電圧はピーク値π・Ｖｉｎ−
Ｎの正弦波と々る。ここでＮけトランス（５）の降圧比
である。
Ｎの正弦波と々る。ここでＮけトランス（５）の降圧比
である。
したがって、この二次巻線（８）の電圧より負荷（１３
に供給される電圧は入力電圧（３）に依存する。またこ
の装置では、上述の原理より、二次巻線（８）の電圧を
駆動信号（１２−ａ ） 、 （１２−ｂ ）の制御に
よって変化させる手段がない。
に供給される電圧は入力電圧（３）に依存する。またこ
の装置では、上述の原理より、二次巻線（８）の電圧を
駆動信号（１２−ａ ） 、 （１２−ｂ ）の制御に
よって変化させる手段がない。
それ故、負荷ａ３に印加される電圧を一定にしたいよう
な用途１例えば負荷０が二次巻線（８）の電圧の絶対値
を整流平滑して直流を得、その直流を一定にしたいよう
なりＣ／ＤＣコンバータ・レギーレータ装置等において
は、入力電圧（３１をあらかじめ電圧安定化装置（２１
によって一定にしたり、負荷０３において検出した電圧
に応じて電圧安定化装置（２１を制御するフィードバッ
ク系を構成する必要がある。そのために電圧安定化装置
（２）における損失によって効率が低下したり、複雑な
電圧安定化装置（２）を必要とするなどの欠点があった
。
な用途１例えば負荷０が二次巻線（８）の電圧の絶対値
を整流平滑して直流を得、その直流を一定にしたいよう
なりＣ／ＤＣコンバータ・レギーレータ装置等において
は、入力電圧（３１をあらかじめ電圧安定化装置（２１
によって一定にしたり、負荷０３において検出した電圧
に応じて電圧安定化装置（２１を制御するフィードバッ
ク系を構成する必要がある。そのために電圧安定化装置
（２）における損失によって効率が低下したり、複雑な
電圧安定化装置（２）を必要とするなどの欠点があった
。
この発明は、かかる欠点を改善する目的でなされたもの
で、トランス（５）の−次巻線（６）を複数にして各々
にＦＥＴを接続し、ＦＥＴ対のスイッチ時間を切換えて
二次巻線（８）の電、圧を変化できる手段を提供し、電
圧安定化装置（２１を不要になしたＦＥＴ・インバータ
装置を提案するものである。
で、トランス（５）の−次巻線（６）を複数にして各々
にＦＥＴを接続し、ＦＥＴ対のスイッチ時間を切換えて
二次巻線（８）の電、圧を変化できる手段を提供し、電
圧安定化装置（２１を不要になしたＦＥＴ・インバータ
装置を提案するものである。
第４図はこの発明によるＦＥＴ・インバータ装置の回路
構成図であシ、以下詳細に説明する。第４図は説明を簡
単にするため、ＦＥＴ対が２対の例を示しているが、３
対以上でも適用できる。
構成図であシ、以下詳細に説明する。第４図は説明を簡
単にするため、ＦＥＴ対が２対の例を示しているが、３
対以上でも適用できる。
第４図において、（１１は直流電源、（３）は入力電圧
、（４）はインダクタンス、（５）はトランス、（６−
ａ）、 （６−ｂ）、 （６−ｃ）、 （６−ｄｌけ一
次巻線、（７）は中間タップ、（８）は二次巻線、（９
）はキャパシタ、（１０−ａ ） 、 （１０−ｂ ）
、 （１０−ｃ ） 、 （１０−ｄ ）はＦＥＴ、
＋１１）は駆動装置、 ＋１２−ａ）、 ＋１２−ｂ
）、 （１２−ｃ）、 ＋１２−ｄ）は駆動信号、 ｔ
ｉ３は負荷、 ＋１４−ａ）、 （１４−ｂ）Ｆｉダ
イオードである。
、（４）はインダクタンス、（５）はトランス、（６−
ａ）、 （６−ｂ）、 （６−ｃ）、 （６−ｄｌけ一
次巻線、（７）は中間タップ、（８）は二次巻線、（９
）はキャパシタ、（１０−ａ ） 、 （１０−ｂ ）
、 （１０−ｃ ） 、 （１０−ｄ ）はＦＥＴ、
＋１１）は駆動装置、 ＋１２−ａ）、 ＋１２−ｂ
）、 （１２−ｃ）、 ＋１２−ｄ）は駆動信号、 ｔ
ｉ３は負荷、 ＋１４−ａ）、 （１４−ｂ）Ｆｉダ
イオードである。
駆動装置ａｌｌは、 ＦＥＴ （１０−ａ）、 （１０
−ｂ）、 （１０−ｃ ） 、 （１０−ｄ ）それぞ
れの駆動信号（１２−ａ ） 、 （１２−ｂ ） 、
ｆｌ、２−ｃ Ｉ 、 （１２−ｄ ｌ を以下の
ように発生する。す〃わち、第一に駆動信号（ｉ２−ａ
）と（１２−ｂ）は一対の信号と１〜て発生しくこれら
を以下内側信号と称する）、駆動信号ｆ１２−ｃ ＞
、 （１２−ｄ ）は一対の信号として発生する（これ
らを以下内側信号と称する）。第二に、外側信号と内側
信号は同時に発生しては々らない。第三に、駆動信号の
発生していない時間があってはならない。駆動信号（１
２−ａ）、 （１２−ｂＬ （１２−ｃ）、 ＜１２−
ｄ）の例を第５図に示す。
−ｂ）、 （１０−ｃ ） 、 （１０−ｄ ）それぞ
れの駆動信号（１２−ａ ） 、 （１２−ｂ ） 、
ｆｌ、２−ｃ Ｉ 、 （１２−ｄ ｌ を以下の
ように発生する。す〃わち、第一に駆動信号（ｉ２−ａ
）と（１２−ｂ）は一対の信号と１〜て発生しくこれら
を以下内側信号と称する）、駆動信号ｆ１２−ｃ ＞
、 （１２−ｄ ）は一対の信号として発生する（これ
らを以下内側信号と称する）。第二に、外側信号と内側
信号は同時に発生しては々らない。第三に、駆動信号の
発生していない時間があってはならない。駆動信号（１
２−ａ）、 （１２−ｂＬ （１２−ｃ）、 ＜１２−
ｄ）の例を第５図に示す。
第６図に、第５図のように駆動した時の第４図の発明に
おける各部の電圧、電流波形を示す。以下第６図に従っ
て、第４図の回路の動作′（ｉ−述べる。なお説明の便
宜上、内側信号（１２−ａ ） 、 （１２−ｂ ）に
より駆動されるＦＥＴ対（１（）−ａ ） 、 （１（
）−ｂ ）を内側ＦＥＴ対、外側信号Ｈ２−ｃ ｌ 、
（１２−ｄ ）で駆動されるＦＥＴＥＴ対ｏ−ｃ ）
、 （１トｄ ）を外側ＦＥＴ対。
おける各部の電圧、電流波形を示す。以下第６図に従っ
て、第４図の回路の動作′（ｉ−述べる。なお説明の便
宜上、内側信号（１２−ａ ） 、 （１２−ｂ ）に
より駆動されるＦＥＴ対（１（）−ａ ） 、 （１（
）−ｂ ）を内側ＦＥＴ対、外側信号Ｈ２−ｃ ｌ 、
（１２−ｄ ）で駆動されるＦＥＴＥＴ対ｏ−ｃ ）
、 （１トｄ ）を外側ＦＥＴ対。
内側ＦＥＴ対が駆動されている期間を内側動作期間、外
ＰＦ”ＥＴ対が駆動されている期間を外側動作期間と呼
ぶことにする。また、−次巻線＋６−ａ）。
ＰＦ”ＥＴ対が駆動されている期間を外側動作期間と呼
ぶことにする。また、−次巻線＋６−ａ）。
（６−ｂ ）を内側巻線、−次巻線（６−Ｃ）と（６−
ａ）（６−ｂ）と（６−ｄ）を外側巻線と呼ぶことにす
る内側動作期間には、外側ＦＥＴ対はオフであり、トラ
ンスの内側巻線のインダクタンスＬ＋ ト。
ａ）（６−ｂ）と（６−ｄ）を外側巻線と呼ぶことにす
る内側動作期間には、外側ＦＥＴ対はオフであり、トラ
ンスの内側巻線のインダクタンスＬ＋ ト。
キャパシタ（９）のキャパシタＣとの共振周波数により
、内側巻線に正弦波状の共振電圧が発生する。
、内側巻線に正弦波状の共振電圧が発生する。
この電圧Ｖｌは第３図に関連して述べた解析と同様にし
て ｖ＋＝π・Ｅｄｎω＋１・・・・・−・・・・・・・・
・・・・（９）れ故、二次巻線（８）の出力電圧Ｖｏｕ
ｔはＶｏｕ ｔ、 ＝ ｗ −Ｅ−Ｎ＋ −５ｉｎω１
ｔ−・−−−−Ｑυとなる。ここでＮ１け内側巻線と二
次巻線（８）の巻線比である。Ｆ Ｅ Ｔ ｆｌ（）−
ａ ）がオ／、ＦＥＴ（１０−ｂ）がオフで’Ｖｌが正
の期間では、−次巻線（６−ｄｉには・側を正・とじた
電圧が発生し、それがＦＥＴｆｌＯ−ａ）のドレインか
らソースを経て、ＦＥ Ｔ （１０−ｃ ）中のボディ
・ドレ・イン・ダイオード（ＦＥＴ中にその製法上、ふ
つう存在するソース側をアノード、ドレイン側をカソー
ドとするダイオード）を経て短絡されるので、それを防
１卜するためにダイオードｎ４−ｈ）が必要である。
て ｖ＋＝π・Ｅｄｎω＋１・・・・・−・・・・・・・・
・・・・（９）れ故、二次巻線（８）の出力電圧Ｖｏｕ
ｔはＶｏｕ ｔ、 ＝ ｗ −Ｅ−Ｎ＋ −５ｉｎω１
ｔ−・−−−−Ｑυとなる。ここでＮ１け内側巻線と二
次巻線（８）の巻線比である。Ｆ Ｅ Ｔ ｆｌ（）−
ａ ）がオ／、ＦＥＴ（１０−ｂ）がオフで’Ｖｌが正
の期間では、−次巻線（６−ｄｉには・側を正・とじた
電圧が発生し、それがＦＥＴｆｌＯ−ａ）のドレインか
らソースを経て、ＦＥ Ｔ （１０−ｃ ）中のボディ
・ドレ・イン・ダイオード（ＦＥＴ中にその製法上、ふ
つう存在するソース側をアノード、ドレイン側をカソー
ドとするダイオード）を経て短絡されるので、それを防
１卜するためにダイオードｎ４−ｈ）が必要である。
同様Ｋ（〜て外側動作期間には、内ｇＪｌｌ Ｆ Ｅ
Ｔ対はオフであり、トランスの外側巻線のインダクタン
スＬ、と、外側巻線から見たキャパシタ（９）の等価キ
ャパシタンスＣ７との共振周波数により、外側巻線妬正
弦券絆（（正弦波状の共振電圧が発生する。この電圧ｖ
２け同様にして。
Ｔ対はオフであり、トランスの外側巻線のインダクタン
スＬ、と、外側巻線から見たキャパシタ（９）の等価キ
ャパシタンスＣ７との共振周波数により、外側巻線妬正
弦券絆（（正弦波状の共振電圧が発生する。この電圧ｖ
２け同様にして。
■２二π・ト；・ＳＩｎωｔｔ・・・・・・・・・・・
・・・Ｏ２とｈる。ここでＥは直流電源（１）の電圧で
ある。内用１１１巻線と外側１巻線の巻線比をｎとする
とＬ＊ ：Ｌ＋・ｎ″・・・・・・・・・・川・・・・
・・・・・・・・・・ＩＣｘ コＣ／ ｎ″・・・・・
・・・・・川−・・・・・・・・・・・・・＋１５１な
ので、ω、けωｌと一致し、。
・・・Ｏ２とｈる。ここでＥは直流電源（１）の電圧で
ある。内用１１１巻線と外側１巻線の巻線比をｎとする
とＬ＊ ：Ｌ＋・ｎ″・・・・・・・・・・川・・・・
・・・・・・・・・・ＩＣｘ コＣ／ ｎ″・・・・・
・・・・・川−・・・・・・・・・・・・・＋１５１な
ので、ω、けωｌと一致し、。
Ｖ２＝＝π・Ｅ−虐ω１ｔ・・・・・−・・・・・・・
・・顧となる。寸た二次巻線（８）の出力電圧Ｖｏ’ｕ
ｔはｖＯτ１ｔ−π ・ Ｅ −Ｎ、 ・ Ｓ石
ω＋ ｔ −−（１？ｊとなる。ここでＮ、は外側
巻線と二次巻線（８）の巻線比である。
・・顧となる。寸た二次巻線（８）の出力電圧Ｖｏ’ｕ
ｔはｖＯτ１ｔ−π ・ Ｅ −Ｎ、 ・ Ｓ石
ω＋ ｔ −−（１？ｊとなる。ここでＮ、は外側
巻線と二次巻線（８）の巻線比である。
以上のように、二次巻線（８）の出力電圧は、内側動作
期間と外側動作期間でＮ！： Ｎｔに切換える事ができ
る。しまたがって駆動回路αυから発生する内側信号と
外側信号の比率を１から００範囲で変化させることによ
り、二次巻線（８）の出力電圧′ｆ！ｒＮｌ〜Ｎ、の範
囲で等測的に連続に変什Ａせる事ができる。それ故、９
荷０３に印加させる電圧を一定に；、たいよつな用途に
おいても、入力電圧（３）の変化範囲に応じてＮ ｔ
、 Ｎ ｔを設計する事により、従来必要であった電圧
安定化装置（２）を必要としない。
期間と外側動作期間でＮ！： Ｎｔに切換える事ができ
る。しまたがって駆動回路αυから発生する内側信号と
外側信号の比率を１から００範囲で変化させることによ
り、二次巻線（８）の出力電圧′ｆ！ｒＮｌ〜Ｎ、の範
囲で等測的に連続に変什Ａせる事ができる。それ故、９
荷０３に印加させる電圧を一定に；、たいよつな用途に
おいても、入力電圧（３）の変化範囲に応じてＮ ｔ
、 Ｎ ｔを設計する事により、従来必要であった電圧
安定化装置（２）を必要としない。
なお第６図では、説明を判りやすくするため。
各電圧、電流は内側動作期間と外側動作期間で瞬時に切
換わって静定するように書いているが、実際には若干の
追渡状態を経て定常値に静定する。
換わって静定するように書いているが、実際には若干の
追渡状態を経て定常値に静定する。
以上のように、この発明によるトランジスタ・インバー
タ装置は、直流電源（１１より供給される入力端子（３
１が変化しても、駆動回路（１Ｂから発生する駆動信号
ｆ１２−ａ ） 、 ＋１２−ｂ ｌ 、 （１２−ｃ
） 、 （１２−ｄ ）の内側信号と外側信号の比率
を変化させる事により、負荷０忙印加される二次巻線（
８）の電圧を調整する事ができ、従来必要であった定電
圧装置が不要になるという効果がある。
タ装置は、直流電源（１１より供給される入力端子（３
１が変化しても、駆動回路（１Ｂから発生する駆動信号
ｆ１２−ａ ） 、 ＋１２−ｂ ｌ 、 （１２−ｃ
） 、 （１２−ｄ ）の内側信号と外側信号の比率
を変化させる事により、負荷０忙印加される二次巻線（
８）の電圧を調整する事ができ、従来必要であった定電
圧装置が不要になるという効果がある。
第１図は従来のＦＥＴ・インバータ装置の回路構成図、
第２図は従来のＦＥＴ・インバータ装置における各部の
電圧、電流波形図、第３図は共振回路の等価回路を示す
回路図、第４図はこの発明のＦＥＴ・インバータ装置の
回路構成図、第５図は駆動信号の例を示す電圧波形図、
第６図はこの発明のＦＥＴ・インバータ装置における各
部の電圧、電流波形図である。 図中（Ｉ＋は直流電源、（２１は電圧安定化装置、（３
）は入力電圧、（４）はインダクタンス、（５）はトラ
ンス。 ＋６−ａ）、 （６−ｂｌ、 （６−ｃＬ （６−ｄｉ
は−次巻線、（７）は中間タップ、（８）は二次巻線
、（９）はキャパシタ、 ｆｌ（）−ａ）、 ｆｌＯ
−ｂ）、 （１０−ｃＬ （１トｄ）はＦＥＴ１ｌｌｌ
は駆動装置、 （１２−ａ）、 （１２−ｂ）、 ＋
１２−（り。 （１２−ｄ）は駆動信号、 ａｍは負荷、＋１４−ａＬ
（１←ｂ）はダイオードである。 なお１図中同一あるいは相当部分には同一符号を付して
示しである。
第２図は従来のＦＥＴ・インバータ装置における各部の
電圧、電流波形図、第３図は共振回路の等価回路を示す
回路図、第４図はこの発明のＦＥＴ・インバータ装置の
回路構成図、第５図は駆動信号の例を示す電圧波形図、
第６図はこの発明のＦＥＴ・インバータ装置における各
部の電圧、電流波形図である。 図中（Ｉ＋は直流電源、（２１は電圧安定化装置、（３
）は入力電圧、（４）はインダクタンス、（５）はトラ
ンス。 ＋６−ａ）、 （６−ｂｌ、 （６−ｃＬ （６−ｄｉ
は−次巻線、（７）は中間タップ、（８）は二次巻線
、（９）はキャパシタ、 ｆｌ（）−ａ）、 ｆｌＯ
−ｂ）、 （１０−ｃＬ （１トｄ）はＦＥＴ１ｌｌｌ
は駆動装置、 （１２−ａ）、 （１２−ｂ）、 ＋
１２−（り。 （１２−ｄ）は駆動信号、 ａｍは負荷、＋１４−ａＬ
（１←ｂ）はダイオードである。 なお１図中同一あるいは相当部分には同一符号を付して
示しである。
Claims (1)
- 直流電源と、この電源に接続され、複数の異なった巻数
を有するトランス巻線の電圧をスイッチングするＦＥＴ
対を有するプッシュプル形ＦＥＴ・インバータと、上記
ＦＥＴ対のうち外側のＦＥＴ対とトランス巻線の間に直
列に介挿されたダイオードと、上記トランス巻線の少く
とも１つに接続したキャパシタと、上記ＦＥＴ対を駆動
する手段と、前記直流電源および前記ＦＥＴ・インバー
タとの間に直列に介挿したインダクタンス素子とで構成
したことを特徴とするＦＥＴ・インバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59119577A JPS611274A (ja) | 1984-06-11 | 1984-06-11 | Ｆｅｔ・インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59119577A JPS611274A (ja) | 1984-06-11 | 1984-06-11 | Ｆｅｔ・インバ−タ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS611274A true JPS611274A (ja) | 1986-01-07 |
Family
ID=14764791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59119577A Pending JPS611274A (ja) | 1984-06-11 | 1984-06-11 | Ｆｅｔ・インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS611274A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018526040A (ja) * | 2015-05-11 | 2018-09-13 | ストライカー・コーポレイション | 線形増幅器を用いて超音波式ハンドピースを駆動するためのシステム及び方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5622584A (en) * | 1979-07-30 | 1981-03-03 | Sony Corp | Self-excited inverter circuit |
| JPS577899B2 (ja) * | 1978-04-06 | 1982-02-13 |
-
1984
- 1984-06-11 JP JP59119577A patent/JPS611274A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577899B2 (ja) * | 1978-04-06 | 1982-02-13 | ||
| JPS5622584A (en) * | 1979-07-30 | 1981-03-03 | Sony Corp | Self-excited inverter circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018526040A (ja) * | 2015-05-11 | 2018-09-13 | ストライカー・コーポレイション | 線形増幅器を用いて超音波式ハンドピースを駆動するためのシステム及び方法 |
| JP2022017229A (ja) * | 2015-05-11 | 2022-01-25 | ストライカー・コーポレイション | 線形増幅器を用いて超音波式ハンドピースを駆動するためのシステム及び方法 |
| US11241716B2 (en) | 2015-05-11 | 2022-02-08 | Stryker Corporation | System and method for driving an ultrasonic handpiece with a linear amplifier |
| US11717853B2 (en) | 2015-05-11 | 2023-08-08 | Stryker Corporation | System and method for driving an ultrasonic handpiece with a linear amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4729088A (en) | Regulated high frequency power supply | |
| JPH04351465A (ja) | Ｄｃ・ｄｃコンバータ | |
| CA2139027A1 (en) | Circuit arrangement | |
| KR19980024211A (ko) | 리플 스티어링을 구현하는 변환기장치 | |
| JPH0357713B2 (ja) | ||
| JPS59191485A (ja) | 低損失高周波インバ−タ | |
| EP0534422B1 (en) | A power supply device | |
| US6009001A (en) | Self-oscillation-resonance type power supply circuit | |
| KR20050083557A (ko) | 전원회로 및 전자기기 | |
| JPS611274A (ja) | Ｆｅｔ・インバ−タ装置 | |
| US20060164869A1 (en) | Inverter | |
| JP2000312474A (ja) | 電源装置 | |
| JPS59178961A (ja) | 電源装置 | |
| JP7386737B2 (ja) | 整流回路及びこれを用いたスイッチング電源 | |
| JPH039712B2 (ja) | ||
| EP0989660A2 (en) | Double ended converter | |
| JPH08168262A (ja) | 電源回路 | |
| RU2110132C1 (ru) | Преобразователь постоянного напряжения в постоянное | |
| US5774352A (en) | Power circuit for driving a capacitive load | |
| JPH01291663A (ja) | 直流変換器 | |
| KR20230102635A (ko) | 게인의 범위 개선 및 증가를 위한 새로운 부스트 컨버터 | |
| JPH0710170B2 (ja) | 直列共振コンバ−タ | |
| SU750681A1 (ru) | Преобразователь переменного напр жени в посто нное | |
| SU1001363A1 (ru) | Преобразователь посто нного напр жени | |
| JPH0422573Y2 (ja) |