JPS6112231B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、LSI（大規模集積回路）素子を用
いた電子式腕時計に関する。

CMOSLSIと液晶表示装置の開発に伴い、電子
式デイジタル時計の技術開発が急ピツチに進み、
腕時計の分野にまで及んでいる。一般にこのよう
な完全電子式のデイジタル腕時計は、水晶発振
器、CMOS―LSI、表示部、昇圧DC―DCコンバ
ータ等の部品を適当にアツセンプリーして構成さ
れている。特にこのアツセンプリー構成は電子式
腕時計の必至条件である小型化に対して極めて大
きな意義を持つており、商品化成功へのかぎとな
つている。

本発明はかかる点に関して為されたもので、特
にCMOS―LSI素子のアツセンプリー構成に特徴
を有する新規な構造の電子式腕時計を提供するも
のである。

一般に、従来の電子式腕時計ではCMOS―LSI
素子は、所定のパツチージ内に挿入された後この
装置の基板に取り付けられる構成であり、従つて
LSI素子の多数（30〜50）のリードをプリント基
板に取り付ける非常に面倒な工程を必要とし、素
子製造工程の複雑化及び信頼性低化の要因となつ
ている。

これに対し本願の発明では、LSI素子を直接回
路基板に取り付ける構成とする事に依つて、上記
の如き欠点を除いている。

以下に本発明にかかる電子式腕時計を、実施例
を挙げて詳細に説明する。

第１図は、液晶表示手段を取り付ける以前の本
発明一実施例装置の要部構成図である。今この第
１図に添つて上記装置の構成を説明すると、本装
置の回路基板１はセラミツク等から成る第１，第
２の絶縁基板２，３から成り、第１の絶縁基板２
の中央部を切り取つて凹部４が形成されている。
またこのの絶縁基板２，３の表、裏面には所定の
配線パターンに従つてメタライズ５，５…が形成
されている。今メタライズ５ａは基板１の上記凹
部４の底面に設けられたもの、メタライズ５ｂは
第１の絶縁基板２の上面に設けられたもの、メタ
ライズ５ｃは第２の絶縁基板３の下面に設けられ
たものとする。

本発明装置では、以上の構成から成る回路基板
１の上面凹部４の底面に於いて、メタライズ５ａ
上にCMOS―LSI素子４を図に示す如く直接ダイ
ボンドする構成であり、該LSI素子６の各電極端
子は第１の絶縁基板２上にあらかじめ形成された
メタライズ５ｂ，５ｂ…にワイヤー７をもつてワ
イヤボンドされている。さらにこのCMOS―LSI
素子６は、第１の絶縁基板２上で、凹部４の周辺
を取り囲むように設けられたシール部材８と、板
状のキヤツプ９に依つて外部より封止される。第
２図，第３図は第１図に示した装置の平面図であ
り、特に第２図はシール部材８の、第３図は板状
キヤツプ９の形状の理解を容易にするための図面
である。今このシール部材８と板状のキヤツプ９
は、Auメツキしたコバールより成り、両者は半
田付けまたは溶接する事に依つて一体に接着され
る。本発明装置ではこの様にしてCMOS―LSI素
子６が直接回路基板１に取り付けられその後パツ
ケージングされる構造である。

また本装置では、回路基板１の下面のメタライ
ズ５ｃ，５ｃ…上に水晶発振子、銀電池、DC―
DCコンバータ等の各種部品がアツセンプリーさ
れており、上記CMOS―LSI素子６とともに電子
式腕時計の駆動回路部を構成する。第４図は、基
板１の下面の平面図で、メタライズ５ｃ，５ｃ…
の形状を示すために、上記水晶発振子、銀電池等
の部品を取り付ける以前の図面を示している。
尚、基板１の表面の電気的接続は、基板１に形成
したスルーホール１０に依つて行つている。

本装置に於いて時刻表示のための表示部には、
消費電力の極めて少ない液晶表示素子１１が用い
られており、該素子１１は第５図の断面図に示す
如くキヤツプ９上に装着され、LSI素子６との電
気的接続は、液晶表示素子１１の端部下面に導出
された液晶電極と、LSI素子１１から外周２方向
に延びたメタライズ５ｂ，５ｂ…とを導電性ゴム
１２に依つて接続して行つている。

本発明装置は例えば以上の如き構成からなり、
LSI素子はあらかじめパツケージする事なく、直
接電子式腕時計の駆動部を構成する電子回路手段
の略全てがアセンブリーされるように構成された
回路基板に取り付けられているため、LSI素子を
あらかじめパツケージする工程を省略する事がで
き、しかもパツケージを基板に取り付けそのリー
ドと基板上の配線導体とを接続する工程をも必要
としない。従つて本発明にかかる電子式腕時計は
コストが低くかつ高い信頼性を持つている。また
本装置ではLSI素子を直接基板上に取り付けてい
るため不必要な空間を要せず、従つて装置自身の
厚さを極めてうすくする事ができる。

また本装置では回路基板の凹部にLSI素子を直
接ボンデイングすることによつてLSI素子の厚み
を原因とする厚さの増加を抑え、更にLSI素子上
に時刻表示用液晶表示素子を載置するために備え
られる上記LSI素子の上部に平担面を形成する平
担化手段が上記LSI素子を外部より封止し、上記
LSI素子を保護するという様に極めて効率的に機
能するものである。

【図面の簡単な説明】

第１図は本発明一実施例装置の要部構成図、第
２，第３，第４図は第１図に示す装置の構成説明
に供するための平面図、第５図は本発明一実施例
装置の断面図である。 １は回路基板、６はLSI素子、９はキヤツプ、
１１は液晶表示素子、１２は導電性ゴムを示す。

Claims (1)

1. 【特許請求の範囲】 １ 電子式腕時計の駆動部を構成する電子回路手
   段の略全てがアセンブリーされるように構成さ
   れ、その一部に凹部が形成された回路基板と、 該回路基板の上記凹部に直接ボンデイングされ
   たLSI素子と、 上記回路基板上で上記LSI素子を外部より封止
   すると共に上記LSI素子の上部に平担面を形成す
   る平担化手段と、 上記回路基板上で上記LSI素子から外方向に延
   びて形成された液晶表示素子駆動用配線パターン
   と、 上記平担化手段の上に載置されて上記回路基板
   に対し略平行に配置された時刻表示用液晶表示素
   子と、 上記液晶表示素子駆動用配線パターンと上記液
   晶表示素子の端部下面に導出された液晶電極との
   間に挿入され、両者を電気的接続する導電性ゴム
   と、 を有してなることを特徴とする電子式腕時計。