JPS61121615A - Muting device for decorder of dpcm coding - Google Patents

Muting device for decorder of dpcm coding

Info

Publication number
JPS61121615A
JPS61121615A JP59243723A JP24372384A JPS61121615A JP S61121615 A JPS61121615 A JP S61121615A JP 59243723 A JP59243723 A JP 59243723A JP 24372384 A JP24372384 A JP 24372384A JP S61121615 A JPS61121615 A JP S61121615A
Authority
JP
Japan
Prior art keywords
dpcm
muting
gate
zero
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59243723A
Other languages
Japanese (ja)
Other versions
JPH0799811B2 (en
Inventor
Naoki Ejima
直樹 江島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59243723A priority Critical patent/JPH0799811B2/en
Publication of JPS61121615A publication Critical patent/JPS61121615A/en
Publication of JPH0799811B2 publication Critical patent/JPH0799811B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

PURPOSE:To reduce a pulse noise at muting by providing the 1st gate and the 2nd gate to the output of a DPCM coder and the input of a DPCM decoder so as to make zero a transmission difference signal thereby reducing gradually an analog output. CONSTITUTION:The ON/OFF of muting based on the request of a DPCM coder is controlled by the 1st control terminal 61 and the ON/OFF based on the request of the DPCM decoder is controlled at the 2nd control terminal 81. Since a transmission data in 8-bit is muted digitally before and after a transmission line by the muting ON in both the cases, the DPCM decoder acts that other difference data are zero. That is, the data subject to nonlinear extansion by an inverse quantizer 9 is zero as well, then an input to a leaked integration device 10 is zero and since no new integration data exists, the output of the leakage integration device holds the preceding value. However, since the leaked component exists, the output of the leakage integration device is reduced gradually and reaches zero for some time.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は音声信号帯域圧縮に係るDPCM(Diffe
rential Pu1se Code Modula
tion )符号復号器のミューティング装置の回路構
成に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to DPCM (Diff
rental Pulse Code Modula
tion) This relates to a circuit configuration of a muting device of a code decoder.

従来の技術 PCM技術を用いた機器のミニ−ティング装置はコンパ
クトディスク、プレーヤー等で既に商品化されている。
2. Description of the Related Art Mining devices using PCM technology have already been commercialized in the form of compact discs, players, and the like.

(例えば、松下電器産業■製、コンパクトディスク プ
レーヤー 5L−Pa)。
(For example, Compact Disc Player 5L-Pa manufactured by Matsushita Electric Industrial ■).

上記の従来技術は直線PCM復号器のミューティング装
置である。従来技術ではD/A変換器の入力でデジタル
的にミューティングするものであシ、この技術をDPC
M符号復号器のミューティング装置に応用すれば第3図
のようになると考えられる。
The above prior art is a muting device for a linear PCM decoder. In the conventional technology, muting is performed digitally at the input of the D/A converter.
If applied to a muting device for an M-code decoder, the result will be as shown in FIG.

第3図においてDPCM符号器では第1ゲート6でA/
D変換器1のデジタルデータの通過を開閉し閉の時には
音声オフとなるようにしている。
In FIG. 3, in the DPCM encoder, the first gate 6
Passage of digital data of the D converter 1 is opened and closed, and when it is closed, the sound is turned off.

DPCM復号器ではやはり第2ゲート8によって同様の
動作をさせている。量子化器3、逆量子化器4およびも
れ積分器6からなる予測ループと加算器2によって非直
線差分PCM符号部を構成し、逆量子化器9およびもれ
積分器10とで非直線差分PCM復号部を構成している
。もれ積分器5およびもれ積分器10は第4図に示すブ
ロック図のように構成される。
In the DPCM decoder, the second gate 8 also performs a similar operation. A prediction loop consisting of a quantizer 3, an inverse quantizer 4, and a leakage integrator 6 and an adder 2 constitute a nonlinear differential PCM code section, and an inverse quantizer 9 and a leakage integrator 10 form a nonlinear differential PCM code section. It constitutes a differential PCM decoding section. The leakage integrator 5 and the leakage integrator 10 are constructed as shown in the block diagram shown in FIG.

第4図において51は入力端子、12および16は加算
器、13は遅延器、14ビツトデータをLSB側(通常
右側)へnビyト(nは正整数)シフトさせ左側にはM
SBを詰めるビットシフト器である。遅延器13の出力
と遅延器13の出力をピットシフト器14で−2(−n
)倍されたものとは加算器15で加算(減算)し、元の
データよシわずかだけ小さくしておいて加算器12で入
力データと加算され遅延器13の入力端子へ印加するル
ープとしている。これKよシ漏れのある積分器として動
作する。
In Fig. 4, 51 is an input terminal, 12 and 16 are adders, 13 is a delay device, the 14-bit data is shifted by n bits (n is a positive integer) to the LSB side (usually the right side), and the left side is the M
This is a bit shifter that pads SB. The output of the delay device 13 and the output of the delay device 13 are shifted by the pit shifter 14 by -2(-n
) The multiplied data is added (subtracted) in an adder 15 to make it slightly smaller than the original data, which is then added to the input data in an adder 12 and applied to the input terminal of a delay device 13 in a loop. . This operates as an integrator with leakage.

発明が解決しようとする問題点 上記の構成によればミューティングした時のアナログ出
力波形は第3図の第2ゲート8を閉じる場合にはD/A
変換器の入力でデジタル的にミューティングするので第
5図に示すように急激に0レベルになる。また第3図の
第1ゲート6を閉じる場合にも符号および復号を経て得
られる信号は第5図と同様になる。このように音声信号
分急、激に0レベルにクランプするとパルス性の雑音を
生じ聴感上不快であるという問題が生じていた。
Problems to be Solved by the Invention According to the above configuration, the analog output waveform during muting is the D/A waveform when the second gate 8 in FIG. 3 is closed.
Since digital muting is performed at the input of the converter, the signal suddenly becomes 0 level as shown in FIG. Also, when the first gate 6 in FIG. 3 is closed, the signal obtained through coding and decoding is the same as that in FIG. 5. If the audio signal is suddenly and violently clamped to the 0 level in this way, a problem arises in that pulse noise is generated and is unpleasant to the listener's senses.

問題点を解決するだめの手段 本発明は上記問題点を解決するだめ、第1ゲートおよび
第2ゲートをそれぞれDPCM符号器の出力側およびD
PCM復号器の入力側に設けたものである。
Means for Solving the Problems The present invention solves the above problems by connecting the first gate and the second gate to the output side of the DPCM encoder and the DPCM encoder, respectively.
This is provided on the input side of the PCM decoder.

作  用 本発明は上記した構成により、入出力信号そのものをゼ
ロにするのではなく伝送差分値信号をゼロにすることで
アナログ出力を徐々に小さくなるようにしてミューティ
ング時のパルス雑音を軽減するものである。
Effect: With the above-described configuration, the present invention reduces pulse noise during muting by gradually reducing the analog output by reducing the transmission difference value signal to zero instead of reducing the input/output signal itself to zero. It is something.

実施例 第1図は本発明のDPCM符号復号器のミューティング
装置の一実施例を示すブロック図である。
Embodiment FIG. 1 is a block diagram showing an embodiment of a muting device for a DPCM code decoder according to the present invention.

1は16ビツトA/D変換器、2は16ビツト加算器、
3は16ビ7)から8ビツトへの非直線圧縮をする量子
化器、4は8ビツトから16ビツトへの非直線伸長をす
る逆量子化器、5はもれ積分器であって16ビ、ト入力
端子61.16ビ。
1 is a 16-bit A/D converter, 2 is a 16-bit adder,
3 is a quantizer that performs nonlinear compression from 16 bits (7) to 8 bits, 4 is an inverse quantizer that performs nonlinear expansion from 8 bits to 16 bits, and 5 is a leakage integrator that performs 16 bits. , input terminal 61.16 bit.

ト出力端子62を有する。また6はi1ゲートであって
第1制御端子61を有する。100は以上をまとめたD
PCM符号器であってアナログ入力端子からの信号をD
PCM符号化してデジタル出力端子よシ8ビットのデジ
タルデータを伝送路7へ出力する。
It has an output terminal 62. Further, 6 is an i1 gate and has a first control terminal 61. 100 is D which summarizes the above
It is a PCM encoder and the signal from the analog input terminal is
PCM encoding is performed and 8-bit digital data is output to the transmission line 7 from the digital output terminal.

また8は第2ゲートであって第2制御端子81を有する
。9は8ビツトから16ビノトへの非直線伸長をする逆
量子化器、10はもれ積分器であって16ビツト入力端
子101.16ビツト出力端子102を有する。11は
16ビツトD/A変換器である。20oは以上をまとめ
たDPCM復号器であって伝送路7からの8ビツトデジ
タルデータをデジタル入力端子で受信し、DPCM復号
化してアナログ出力端子よりアナログ信号を出力する。
Further, 8 is a second gate and has a second control terminal 81 . 9 is an inverse quantizer for non-linear expansion from 8 bits to 16 bits; 10 is a leakage integrator having a 16-bit input terminal 101 and a 16-bit output terminal 102; 11 is a 16-bit D/A converter. 20o is a DPCM decoder that combines the above, and receives 8-bit digital data from the transmission line 7 at a digital input terminal, performs DPCM decoding, and outputs an analog signal from an analog output terminal.

DPCM符号器側の要求に基〈ミューティングのオン、
オフは第1制御端子61で制御し、DPCM復号器側の
要求に基〈ミューティングのオン、オフは第2制御端子
苧1で制御する。上記の何れの場合もミューティングの
オンによって8ビ1.トの伝送データが伝送路の前後で
デジタル的にミューティングされるので、DPCM復号
器は差分値データがゼロになったものとして動作する。
Based on the request from the DPCM encoder side (muting on,
The muting is turned off by the first control terminal 61, and the muting is turned on and off by the second control terminal 1 based on a request from the DPCM decoder. In any of the above cases, when muting is turned on, 8 bits 1. Since the transmission data of the two signals is digitally muted before and after the transmission path, the DPCM decoder operates as if the difference value data were zero.

すなわち逆量子化器9で非直線伸長したデータもゼロ、
従ってもれ積分器1oへの入力がゼロとなり新たな積算
データがないのでもれ積分器出力は前値を保持する。し
かしもれ成分があるのでもれ積分器出力は徐々に減少し
、しばらくしてゼロになるものである。このデータがD
/A変換器11でアナログに変換され出力される。第2
図はこの動作をアナログ出力波形として表したものであ
る。
In other words, the data non-linearly expanded by the inverse quantizer 9 is also zero,
Therefore, since the input to the leakage integrator 1o is zero and there is no new integrated data, the leakage integrator output maintains the previous value. However, since there is a leakage component, the leakage integrator output gradually decreases and becomes zero after a while. This data is D
/A converter 11 converts the signal into analog and outputs it. Second
The figure shows this operation as an analog output waveform.

第2図と、従来例の第5図を比較することにより明らか
なように本実施例によってミューティングのオンによる
パルス雑音が軽減されることが判る。また第1ゲートお
よび第2ゲートは従来例では16ビツトA/D変換器の
後および16ビツトD/A変換器の前に置かれるので1
6ピツトのものが必要であったが本実施例では8ビツト
伝送路の前後に配置するので伝送帯域圧縮による効果が
副次的に得られそれぞれ8ビツトのものでよいという経
済的利点が生じる。
As is clear from a comparison between FIG. 2 and FIG. 5 of the conventional example, it can be seen that this embodiment reduces pulse noise caused by muting being turned on. Furthermore, in the conventional example, the first gate and the second gate are placed after the 16-bit A/D converter and before the 16-bit D/A converter, so
A 6-bit transmission line was required, but in this embodiment, since they are placed before and after an 8-bit transmission line, the effect of compression of the transmission band can be obtained as a secondary effect, and there is an economical advantage that each 8-bit transmission line is sufficient.

発明の効果 以上述べてきたように1本発明によればきわめて容易な
ブロック構成で、ミューティングのオンによるパルス雑
音が軽減でき、自然な感じのミューティング効果が得ら
れ、かつ経済的にも優れたDPCM符号復号器のミュー
ティング装置を実現できる。
Effects of the Invention As described above, according to the present invention, with an extremely simple block configuration, pulse noise caused by turning on muting can be reduced, a natural-looking muting effect can be obtained, and it is also economically superior. A muting device for a DPCM code decoder can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例におけるDPCM符号復号器
のミューティング装置を示すプロ・7り図、第2図はそ
の要部波形図、第3図は従来のDPCM符号復号器のミ
ューティング装置を示すブロック図、第4図はもれ積分
器の詳細なブロック図、第6図は従来例の要部波形図で
ある。 1・・・・・・A/D変換器、2・・・・・・加算器、
3・・・・・・量子化器、4・・・・・・逆量子化器、
5・・・・・・もれ積分器、6・・・・・・第1ゲート
、7・・・・・・伝送路、8・・・・・・第2ゲート、
9・・・・・・逆量子化器、1o・・・・・・もれ積分
器、11・・・・・・D/A変換器、51・・・・・・
もれ積分器入力端子、52・・・・・・もれ積分器出力
端子、61・・・・・・第1制御端子、81・・・・・
・第2制御端子、100・・・・・・DPCM符号器、
200・・・・・・DPCM復号器。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名図面
の涜G(内存に変更なし) 茅11i1 女←−F−図 ′4.4(’1 青−づ−′−ロ ・yQ幅 手続補正書(方式) %式% 2発明の名称 DPCM符号復号器のミューティング装置3補正をする
者 事件との関係     特  許  出  願  人住
 所  大阪府門真市大字門真1006番地名 称 (
582)松下電器産業株式会社代表者    山  下
  俊  彦 4代理人 〒571 住 所  大阪府門真市大字門真1006番地松下電器
産業株式会比内 6補正命令の日付 昭和60年10月29日 ア、補正の内容 (1)明細書第8頁第3行目〜第8行目の「第1図・・
・・である。」を次の通り補正します。 第2図は従来のDPCM符号復号器のミューティング装
置を示すブロック図、第3図はもれ積分器の詳細なブロ
ック図、第4図は従来例の要部波形図である。」 (2)図面第2図、第3図、第4図および第6図の図番
を別紙に朱書き致しました通り第1図、第2図、第3図
および第4図に補正します。 手続補正書 昭和 6′F 1月 27 2発明の名称 DPCM符号復号器のミューティング装置3補正をする
者 事件との関係      特  許  出  願  人
住 所  大阪府門真市大字門真1006番地名 称 
(582)松下電器産業株式会社代表者    山  
下  俊  彦 4代理人 〒571 住 所  大阪府門真市大字門真1006番地松下電器
産業株式会社内 6補正の対象 4、図面の簡単な説明 図面 6、補正の内容 (1)明細書第8頁第3行目〜第8行目の「第1図・・
・・・・である。」を次の通り補正します。 「第1図は本発明の一実施例におけるDPCM符号復号
器のミューティング装置を示すブロック図、第2図はそ
の要部波形図、第3図は従来のDPOM符号復号器のミ
ューティング装置を示すブロック図、第4図はもれ積分
器の詳細なブロック図、第5図は従来例の要部波形図で
ある。」 (2)図面第1図、第2図、第3図および第4図i番を
別紙へ −通が第2図、冨 3図、第4図および第5図に補正し、第1図を別紙の通
り追加します。
Fig. 1 is a professional diagram showing a muting device for a DPCM code decoder according to an embodiment of the present invention, Fig. 2 is a waveform diagram of its main parts, and Fig. 3 is a muting device for a conventional DPCM code decoder. FIG. 4 is a detailed block diagram of the leakage integrator, and FIG. 6 is a waveform diagram of the main part of the conventional example. 1...A/D converter, 2...Adder,
3... Quantizer, 4... Inverse quantizer,
5... Leakage integrator, 6... First gate, 7... Transmission line, 8... Second gate,
9...Inverse quantizer, 1o...Leak integrator, 11...D/A converter, 51...
Leak integrator input terminal, 52...Leak integrator output terminal, 61...First control terminal, 81...
・Second control terminal, 100...DPCM encoder,
200...DPCM decoder. Name of agent: Patent attorney Toshi Nakao, male, and one other person Desecration of drawings Document (Method) % Formula % 2 Name of Invention Relationship with the Case of Person Who Corrects Muting Device 3 of DPCM Code Decoder Patent Application Address 1006 Kadoma, Kadoma City, Osaka Name Name (
582) Matsushita Electric Industrial Co., Ltd. Representative Toshihiko Yamashita 4 Agent 571 Address 1006 Oaza Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd. Hiuchi 6 Amendment Order Date October 29, 1985 A. Amendment Contents (1) “Figure 1...” on page 8, line 3 to line 8 of the specification.
It is... ' will be corrected as follows. FIG. 2 is a block diagram showing a muting device of a conventional DPCM code decoder, FIG. 3 is a detailed block diagram of a leakage integrator, and FIG. 4 is a waveform diagram of essential parts of the conventional example. (2) The drawing numbers of Figures 2, 3, 4, and 6 have been corrected to Figures 1, 2, 3, and 4 as written in red on the attached sheet. Masu. Procedural amendment Showa 6'F January 27 2 Name of the invention Muting device for DPCM code decoder 3 Relationship to the case of person making amendments Patent application Address 1006 Kadoma, Kadoma City, Osaka Name Name
(582) Matsushita Electric Industrial Co., Ltd. Representative Yama
Toshihiko Shimo 4 Agent 571 Address 1006 Oaza Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd. 6 Subject of amendment 4, Brief explanation of drawings Drawing 6, Contents of amendment (1) Specification page 8 Lines 3 to 8 “Figure 1...
It is... ' will be corrected as follows. ``Figure 1 is a block diagram showing a muting device for a DPCM code decoder according to an embodiment of the present invention, Figure 2 is a waveform diagram of its main parts, and Figure 3 is a diagram showing a muting device for a conventional DPOM code decoder. 4 is a detailed block diagram of the leakage integrator, and FIG. 5 is a waveform diagram of the main part of the conventional example." (2) Drawings 1, 2, 3, and 5. Add Figure 4 No.

Claims (3)

【特許請求の範囲】[Claims] (1)A/D変換器と予測ループを含むDPCM符号部
と第1のゲートからなり、前記第1のゲートを前記DP
CM符号部とデジタルデータ出力端子との間に設けてデ
ジタルデータのミューティングをするように構成したD
PCM符号器と、第2のゲートと予測ループを含むDP
CM復号部とD/A変換器からなり、前記第2ゲートを
デジタルデータ入力端子と予測ループを含むDPCM復
号部との間に設けて受信状態などによってデジタルデー
タのミューティングをするように構成したDPCM復号
器とを備えたことを特徴とするDPCM符号復号器のミ
ューティング装置。
(1) Consisting of a DPCM code section including an A/D converter and a prediction loop, and a first gate, the first gate is
D provided between the CM code section and the digital data output terminal and configured to mute digital data.
DP including PCM encoder, second gate and prediction loop
It consists of a CM decoding section and a D/A converter, and the second gate is provided between a digital data input terminal and a DPCM decoding section including a prediction loop, so as to mute the digital data depending on the reception state etc. 1. A muting device for a DPCM code decoder, comprising: a DPCM decoder.
(2)予測ループは量子化器と逆量子化器ともれ積分器
からなることを特徴とする特許請求の範囲第1項記載の
DPCM符号復号器のミューティング装置。
(2) The muting device for a DPCM code decoder according to claim 1, wherein the prediction loop includes a quantizer, an inverse quantizer, and a leakage integrator.
(3)もれ積分器は加算器と遅延器とビットシフト器か
らなることを特徴とする特許請求の範囲第2項記載のD
PCM符号復号器のミューティング装置。
(3) D according to claim 2, wherein the leakage integrator is composed of an adder, a delay device, and a bit shifter.
Muting device for PCM code decoder.
JP59243723A 1984-11-19 1984-11-19 DPCM coding / decoding unit Expired - Lifetime JPH0799811B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59243723A JPH0799811B2 (en) 1984-11-19 1984-11-19 DPCM coding / decoding unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59243723A JPH0799811B2 (en) 1984-11-19 1984-11-19 DPCM coding / decoding unit

Publications (2)

Publication Number Publication Date
JPS61121615A true JPS61121615A (en) 1986-06-09
JPH0799811B2 JPH0799811B2 (en) 1995-10-25

Family

ID=17108030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59243723A Expired - Lifetime JPH0799811B2 (en) 1984-11-19 1984-11-19 DPCM coding / decoding unit

Country Status (1)

Country Link
JP (1) JPH0799811B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02183632A (en) * 1989-01-10 1990-07-18 Mitsubishi Electric Corp Muting circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4975056A (en) * 1972-11-20 1974-07-19
JPS5260003A (en) * 1975-11-13 1977-05-18 Fujitsu Ltd Converter/demodulator of constant difference modulation system
JPS55110429A (en) * 1979-02-19 1980-08-25 Matsushita Electric Ind Co Ltd Composite unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4975056A (en) * 1972-11-20 1974-07-19
JPS5260003A (en) * 1975-11-13 1977-05-18 Fujitsu Ltd Converter/demodulator of constant difference modulation system
JPS55110429A (en) * 1979-02-19 1980-08-25 Matsushita Electric Ind Co Ltd Composite unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02183632A (en) * 1989-01-10 1990-07-18 Mitsubishi Electric Corp Muting circuit
JP2612061B2 (en) * 1989-01-10 1997-05-21 三菱電機株式会社 Muting circuit

Also Published As

Publication number Publication date
JPH0799811B2 (en) 1995-10-25

Similar Documents

Publication Publication Date Title
JP3272438B2 (en) Signal processing system and processing method
WO1985005517A1 (en) Apparatus for transmitting digital signals
JPH08293799A (en) Method and device for reducing noise and recording medium
JPH0310411A (en) Deterioration preventive circuit for digital volume
JPS61121615A (en) Muting device for decorder of dpcm coding
KR20020040914A (en) Method and apparatus for reducing the word length of a digital input signal and method and apparatus for recovering the digital input signal
JP2618137B2 (en) Voice transmission and reception telephone equipment
JP3101118B2 (en) ADPCM codec
JPS5866440A (en) Waveform coding system
JP3200887B2 (en) Audio waveform decoding device
JPH061903B2 (en) Signal transmission device
JPS61158220A (en) Signal transmitter
JPH0642631B2 (en) Signal transmission device
JP3089477B2 (en) Quantizer and quantization method
JPS62159198A (en) Voice synthesization system
JP3134335B2 (en) Digital signal encoding method and digital signal decoding device
JPH028899A (en) Voice decoder
JP2612061B2 (en) Muting circuit
JP3060576B2 (en) Digital signal encoding method
JPH0693630B2 (en) ADPCM decoding device
JPS6018052A (en) Digital conference telephone device
JP3300205B2 (en) Coded signal reproduction device
JP2992994B2 (en) How to encode digital audio data
JPS62245808A (en) Signal interruption circuit
JPS63176100A (en) Acoustic circuit