JPS6111797Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は計算機から音声メツセージを出力し得
る対話形式のプログラム式計算機に関し、特に音
声メツセージを簡単に変更し得るようにすると共
に、無音区間コードやENDコードを任意に入力
できるようにして、より自然な発声を行なえるよ
うにしたものである。

従来考えられているこの種のプログラム式計算
機は、音声メツセージをプログラム言語にてプロ
グラム中に組み込む方式である。このためメツセ
ージの変更にはたいへん煩雑な作業が必要となる
ので、一旦組み込んでしまえば途中メツセージの
内容を変更しないというのが普通であつた。

しかしながら、計算機の使用する状況などによ
つてメツセージの内容を若干あるいは大幅に変更
したい場合があり、このようなとき従来はその変
更に非常に多くの労力と時間を要していた。

本考案はかかる従来の欠点に鑑みて成されてた
もので、音声メツセージの変更をきわめて容易に
行なえるようにするとともに、さらにより自然な
発声が成されるように、無音区間コード及び
ENDコードの入力と該両コードの処理を行なえ
るようにした音声対話形式のプログラム式計算機
を提供せんとするものである。

すなわち、本考案のプログラム式計算機は、音
声メツセージ専用のメモリを設け、このメモリに
はあいうえお等の言語素片に対応したキースイツ
チにて自由に音声メツセージを入力できるように
構成し、一方プログラム中には音声メツセージの
発生の指示命令のみ組み込み、この指示命令が検
出されると前記専用のメモリから音声メツセージ
を出力するようにしたものである。

以下図にもとづいて本考案を詳細に説明する。

第１図は本考案に係る計算機の要部詳細ブロツ
ク図である。図において、VMSは音声プログラ
ムの書込モード端子Ｗ及び実行モード端子Ｒ、音
声入力停止モード端子STOPをそれぞれ有する音
声制御用のモードスイツチ、VKUはあ〜んの五
十音キー、ENDコード入力キーＥ及び後述する
無音域指定キーSP等を有する音声入力キーユニ
ツト、EC₁はキーエンコーダー、VMPは音声キ
ーコードを記憶するプログラムメモリー、ARは
メモリーVPMのアドレスレジスター、ADCはア
ドレスデコーダー、ACCはアドレスレジスター
ARの内容設定回路、Q₁はワンシヨツトパルス発
生回路、BRはバツフアレジスター、JEはENDコ
ード検出回路、JSは無音域指定キーSPに対応す
るスペースSPコードを検出する回路、DL₁は遅延
回路、VROMは音声量子化デジタルコード記憶
用の記憶装置で、例えばリード・オンリー・メモ
リー、ACVはVROMのアドレスカウンター、
DC₂はアドレスデコーダー、CC₁はコード変換
器、ＲはアドレスカウンターACVのリセツト回
路、DAはデジタルーアナログ変換器、LPFは低
域波器、SPはスピーカ、ＤはスピーカSPの駆
動回路、JEDはVROMのENDコード検出器、DL₂
は遅延回路、G₁〜G₃はアンドゲート回路、G₄は
オアゲート回路をそれぞれ表わす。

次に動作を説明する。

まず、音声制御用のモードスイツチVMSを音
声プログラム書込モードＷに切換えると、パルス
発生回路Q₁よりワンシヨツトパルスが発生し、
このパルスにてレジスターの内容設定回路ACC
を介してアドレスレジスターARをリセツトし、
音声キーコードプログラムメモリーVPMの入力
を第１アドレスに設定する。音声入力キーユニツ
トVKUの五十音キーを押すと、そのキーに相当
したキーコードがキーエンコーダEC₁より出力さ
れ、アンドゲート回路G₂を介して第１アドレス
に例えば□あキーならば“あ”のコードがプログラ
ムメモリーVPMの第１桁に入る。なおキーの押
圧でアンドゲート回路G₁もオンになり、アドレ
スレジスターARをアドレスデコーダACCにて１
ステツプアツプさせる。

続いて□りを押すとメモリーVPMの第２桁に
“り”のコードが入る。この様に順次入力してゆ
う。

又、単文と単文の間に休止期間を設けないと聞
きづらいので、必要な部分には無音域指定キー
SPを押してスペースコードSPを入れておく。文
章によつてはメモリーVPMの容量以下になるこ
とは当然考えられ、プログラムの最後にはキーユ
ニツトVKUのENDキーを押してENDコードＥを
メモリーVPMに入れておく。

この様に書込モードＷでプログラムを入力完了
すると、実行モードＲに切換えると、そのプログ
ラムに応じて発声される。実行モードＲに切換え
た過度時にパルス発生器Q₁にてパルスが出で、
これにてレジスターARの内容設定回路ACCを通
じてレジスターARをリセツトして第１ステツプ
にする。実行モードＲであることからアンドゲー
ト回路G₂がオンしているので、その時のメモリ
ーVPMの内容（第１ステツプは“あ”のコー
ド）がバツフアレジスターBRを経て、コード変
換器CC₁に与えられる。変換器CC₁はVROMの
“あ”の領域のイニシヤルアドレスになる様にコ
ードを変換する。

コード変換器CC₁出力でアドレスカウンター
ACVが設定され、アドレスデコーダDC₂でデコー
ドされ、VROMの“あ”領域のイニシヤルアド
レスを設定する。したがつて、VROMの出力R₀
より“あ”の音声情報の第１のステツプの内容が
出力される。アドレスカウンターACVは順次自
動的にカウントアツプする様にしておき、この
R₀出力をデジタル・アナログ変換器Ｄ／Ａ、低
域波器LPF、スピーカ駆動回路Ｄを介してスピ
ーカへ伝達し音声に変換する。

“あ”の発声の完了は、“あ”の領域の最終ス
テツプに入つているENDコードを検出器JEDで
検知して、遅延回路DL₂を介してアドレスカウン
ターACVをリセツト回路Ｒにてリセツトする。

遅延回路DL₂は、語と語の間を僅か離すための
時間を設定する。アドレスカウンターACVがリ
セツトされるとVROMのいずれの領域も指定し
ない。検出器JEDで一語の完了を検出してアドレ
スカウンターACVをリセツトすると共に、アド
レスレジスターARの内容設定回路ACCを働かせ
てアドレスレジスターARを１ステツプアツプさ
せる。するとメモリーVPMの第２ステツプ（第
２桁）の内容がバツフアレジスターBRに入り、
前述の様に第２の音声を発するための記憶装置
VROMをアドレスデコーダーADCで設定し、第
２の語をスピーカSPで発声する。

この様に、順次メモリーVPMの内容に応じて
文章の発声を実行してゆく。もしその過程でスペ
ース・コードSPが出力されるとスペースコード
検出回路JSで検出される。JSの検出出力が出る
と遅延回路DL₁で遅延回路DL₂よりもかなり大き
な遅れを生じさせた後、アドレスレジスターAR
を内容設定回路ACCでカウントアツプさせる。

スペース・コードSPの場合、コード変換器
CC₁の出力が出ない様にしておく。

つまり何も音を発声させずに遅延回路DL₁で設
定した時間だけ遅れてメモリーVPMを次のステ
ツプへ進ませることになる。スペース・コード
SPを２ステツプにわたつて入れておけば、２倍
の休止期間がとれることはいうまでもない。その
後、再び次の文章の発声を進めてゆく。

文章の最後のENDコードを検出器JEで検出す
ると、JE出力が出て、これによりアドレス・レ
ジスターARをリセツトすれば自動的に同じ文章
を繰り返して発声することになる。もし検出器
JEの出力が出た時、アドレス・レジスターARを
メモリーVPMのいずれもを設定しない様なアド
レスにしておくと、１回だけ文章を発声して終
る。

もう一度、１回だけ同じ文章を発声させたい時
は音声制御用モードスイツチVMSを停止モード
（STOP）位置にして再び実行モードＲ位置に戻
せばパルス発生器Q₁のパルスでアドレスレジス
ターARがリセツトされるので、音声出力を開始
するものである。

第２図はプログラム式計算機の主要部のブロツ
ク回路図であり、この図にもとづいて第１図のブ
ロツク回路図との関係及び動作を詳細に説明す
る。

キーユニツトCKUからの入力をエンコーダー
ECで符号変換し、メモリーCPMに入力記憶す
る。アドレスレジスターAR、デコーダーADC、
アドレスレジスターARの内容設定回路は第１図
と同様に構成され、又ゲート回路G₁₁，G₁₂は第１
図のゲート回路G₁，G₂に対応している。

ここで、モードスイツチCMSをプログラム書
込モードＷにしてキーユニツトCKUを押すと、
各キーの内容が順次メモリーCPMに入力記憶さ
れる。Ｒは実行モード端子で、Ｒに切換えると、
アンドゲート回路G₁₃がオンしてプログラムメモ
リーCPMの内容がバツフアレジスターBRから計
算機制御回路CPUに加えられ、所望のキーに対
応した制御をする。制御が完了すると適宜出力装
置ODで出力されると共に完了信号E₀にてアドレ
スレジスターARを１ステツプアツプさせプログ
ラムを進行させる。この計算機には音声語を発生
させるための音声発生指示キーＶがキーユニツト
CKUに設けられる。上記指示キーＶに基づくコ
ード信号がメモリーCPUに記憶され、バツフア
レジスターBRにこの出力が出てくるとJVなるＶ
コード検知回路で検知し、この検知出力で点線を
示す如くａ−a′線を接続して第１図の音声プログ
ラムメモリーVPMのアドレスレジスターARを第
１ステツプに内容設定回路ACCで設定し、メモ
リーVPM内の音声文をスピーカSPで発生させ
る。メモリーVPM内のENDコードを検知回路JE
で検出すると、ｂ−b′線を介して計算機側のプロ
グラムメモリーCPMのアドレスレジスターARを
内容設定回路ACCにて１ステツプアツプさせ
る。すなわち、Ｖコードが来ると、メモリー
VPMの内容を発生させることになる。例えば、
HALT（一時停止）コードがメモリーCPMに入
つていて、所望のHALT位置の１ステツプ手前に
Ｖコードを入れておき、メモリーVPMの内容を
“にゆう りよく いち”という様にしておけ
ば、Ｖコード検出時点で“にゆう りよく い
ち”と音声メツセージがあつたのちHALT命令で
オペレータによる“１”の入力待ちとなる。

この音声メツセージの内容は音声入力キー
VKUで自由に変更できるものである。また、音
声発生指示キーＶをV₁，V₂，V₃……と複数個設
けるとともに音声プログラムメモリーも多段にし
ておき、各段を使いわけるようにしてもよい。

以上の様に本考案のプログラム計算機によれ
ば、計算機の使用状況等に応じてきわめて簡単且
迅速に音声メツセージを変更することが出来ると
ともに、より自然な発声が得られるという優れた
効果を奏するものである。

【図面の簡単な説明】

第１図は本発明に係る計算機の要部のブロツク
回路図、第２図は同計算機の主要部のブロツク回
路図である。 VMS：音声制御用モードスイツチ、Ｗ：音声
プログラム書込モード、Ｒ：音声プログラム実行
モード、STOP：音声入出力停止モード、
VKU：音声入力キーユニツト、あ〜ん：五十音
キー、Ｅ：ENDコード入力キー、SP：無音域指
定キー、EC₁：キーエンコーダ、VPM：音声キ
ーコードプログラムメモリー、AR：アドレスレ
ジスター、ADC：アドレスレコーダー、ACC：
内容設定回路、Q₁：ワンシヨツトパルス発生回
路、BR：バツフアレジスター、JE：ENDコード
検出回路、JS：SPコード検出回路、DL₁：遅延
回路、VROM：音声量子化デジタルコード記憶
用リード・オンリー・メモリー、ACV：アドレ
スカウンター、DC₂：アドレスデコーダー、
CC₁：コード変換器、Ｒ：リセツト回路、DA：
デジタル・アナログ変換器、LPF：低域波器、
SP：スピーカ、JED：ENDコード検出回路、
DL₂：遅延回路、G₁〜G₃：アンドゲート、G₄：
オアゲート、CKU：キーユニツト、EC：エンコ
ーダー、CPU：計算機制御回路、Ｖ：音声語発
生指示キー、JU：Ｖコード検知回路、CPM：メ
モリー、CO：カウンター。

Claims (1)

【実用新案登録請求の範囲】
1. あいうえお等の言語素片に対応したキースイツ
   チと、ENDコード及び無音区間コードを入力す
   るためのキースイツチと、前記各キースイツチの
   種類と操作順序を記憶するプログラムメモリと、
   前記各言語素片に対応した音声デジタルコードを
   記憶する音声メモリと、前記プログラムメモリの
   内容を順次取り出し、取り出した内容に対応する
   音声デジタルコードを前記音声メモリから出力さ
   せるための手段と、前記音声メモリから出力され
   た音声デジタルコードを音声出力する手段と、前
   記プログラムメモリから取り出された内容が
   ENDコードのとき一連の言語の発声を終了させ
   るか又は繰返して発声させ、又無音区間コードの
   とき所定長の無音区間を形成する手段とを備えて
   成ることを特徴とするプログラム式計算機。