JPS61110240A - 最適化コンパイラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、最適化アルゴリズムを使ってコードの品質が
改善される、ディジタル計算機用のコンパイラに特に有
用である。またアセンブラにも使用できるが、最適化ア
センブラは一般的ではない。

本発明は、コンパイラまたはアセンブラによって生成さ
れた目的コードの品質を改善するものである。

本発明は、アキュムレータまたは一組の汎用レジスタを
使用し、オペランドの長さが異なる２種以上の形式で存
在する、一種または数種の命令形式をもつ計算機に適用
できる。さらに、本発明を適用するには、より短い形式
の命令が使用できる場合、その短形命令の方が有利とな
る何らかの理由がなければならない、多くの機種では、
実行がより速くまた少しの記憶域しか占めないため、短
かい形式の方が有利である。

Ｂ、開示の概要 命令セット中の一部の命令が短形式と長形式とをもち、
短形式の命令は実行速度が速いかまたはより少しの記憶
域しか占めないような機械用の、コンパイラまたはアセ
ンブラで生成されるコードの品質を改善する方法、この
方法は、まず各計算命令の結果オペランドのどのビット
が後に有効に使用されるかを、プログラムを逆方向にた
どる事によって決定する０次にそのようにして計算され
た有効ビットを用いて、有効ビット位置では正しい結果
を与える短形式の命令を使用して効率的なコードの生成
を行なう。

Ｃ０従来技術 ］ンパイラによって生成されるコードの品質は、最初の
コンパイラが生成されて以来の問題である。

市販された最初のコンパイラであるＩＢＭのＦＯＲＴＲ
ＡＮ　　Ｉコンパイラの主目的は、科学計算の分野で、
アセンブリ言語プログラマがｒ手ノでコード化すること
によって直接生成されるコードの品質に匹敵する目的コ
ードを生成することであった。

今日、計算機が使用できるあらゆる分野で使用できる高
水準言語が設計されている。最初のＦＯＲＴＲＡＮ言語
ＴＲ法範囲のプログラミング・タスクに使用できるよう
になっている。しかし、特に得られるコードを生産環境
に使用すべき場合には、コンパイラで生成されるコード
の品質が高いことが一層重要である。熟練したアセンブ
リ言語プログラマが生成するコードは、依然としてコン
パイラで生成されるコードの測定基準となっている。

１９５０年代以降、コンパイラで生成されるコードの品
質を改善するための多数の最適化技術が開発され精巧化
されてきた。事実、こ九らの最適化法の多くは原理的に
知られており、最初のＦＯＲＴＲＡＮコンパイラを生成
したチームが何らかの形で使用してきた。

最適化コンパイラでしばしば使用されている最適化法は
、２つのクラスに区分でき、一般に大域的最適化および
ビープホール式最適化と呼ばれる。

大域的最適化は、コンパイルされるプログラム全体の分
析にもとづくものである。その例は、「コル式最適化は
、「基本ブロック」や隣接する２個だけの命令など比較
的小さなプログラム領域の分析にもとづくものである。

本発明は大域的最適化としてまたは基本ブロック・レベ
ルで実現することができ、また大域的分析から通常は容
易に入手できる部分的な大域的情報をの 使用し１次にこＹ情報を基本ブロック・レベルで精巧化
することができる。沢山の情報が利用できるほど、効果
が高くなる。大域的分析からの情報のうち、ライブ／プ
ツト情報を使うと有利である。

この情報は、ある命令の各レジスタ・オペランドについ
て、そのレジスタを新しい値で再ロードする前に再度使
用できるかどうかを教えるものである。命令のレジスタ
・オペランドがｒ死」んでいる場合、その命令がそのレ
ジスタの「最終使用」ということになり、命令の実行後
、プログラム実行に影響を与えずにレジスタの内容を何
らかの方法で変更することができる。一方、命令のレジ
スタ・オペランドが「生」きている場合は、レジスタの
内容を再度使用する実行経路があり得るため、命令実行
後にレジスタの内容は変更できない。

下記の参照文献で、ライブ変数分析が考察されている。

Ｊ、Ｄ、　Ｕｌｌｍａｎ、　Ｉｒデータ流れ分析技術ノ
調査」ｒ第２回米日計算機会議記事録Ｊ、ＡＦＩＰＳプ
レス、ニューシャーシー州モントヴエール、１９７５年
（“Ａ　５ｕｒｖｅ　　ｏｆ　Ｄａｔａ　Ｆｌｏｗ＾ｎ
ａｌＳｉＳ７、’　５ｅｃｏｎｄ　ＵＳＡ−Ｊａｐａｎ
　Ｃｏ＋１ｐｕｔｅｒＣｏｎｆｅｒｅｎｃｅ　　Ｐｒｏ
ｃｅｅｄｉｎｇｓ、ＡＦＩＰＳ　　Ｐｒｅｓｓ、Ｍｏｎ
ｔｖａｌｅ＋Ｎｅｗ　Ｊｅｒｓｅｙ、　３３５−３４２
頁（参考文献３７件））。

Ａ、　Ｖ、　ＡｈａおよびＪ、　Ｄ、υｌ１ｍａｎ、　
ｒコンパイラ設計の原理」、アデイソンーウエスリー、
１９７７年（“Ｐｒ１ｎｃｉｐｌｅｓ　ｏｆ　Ｃｏ＋５
ｐｉｌａｒ　Ｄｅｓｉｇｎ”。

Ａｄｄｉｓｏ−ｗｅｓｌａｙ） Ｍ、　Ｓ、　Ｈｅｃｈｔ、　ｒ計算機プログラムの流れ
分析」エルセピア、ニューヨーク州ノースホランド、１
９７７年（”Ｆｏｌｖ　Ａｎａｌｙｓｉｓ　ｏｆ　Ｃｏ
ｍｐｕｔｅｒＰｒｏｇｒａｍｓ”、　Ｈｌｓｅｖｉｅｒ
、　Ｎｏｒｔｈ−Ｈｏｌｌａｎｄ、　Ｎｅｗ　Ｙｏｒｋ
）モトローラＭＣ６８０００は、本発明を使用できる計
算機の一例である。この計算機は、下記のように３つの
形式の加算命令及び３つの形式の即値加算命令を有する
。

ＡＤＤ、Ｌ　　ｒｌ、　ｒ２　　ＡＤＤｌ、Ｌ　　０２
３．　　ｒｌ＾ＤＤ、Ｖ　　ｒｌ、　ｒ２　　＾ＤＤＩ
Ｊ　　［２３，ｒｌ＾ＤＤ、Ｂ　　ｒｌ、　ｒ２　　Ａ
ＤＤｌ、Ｂ　　０２３．　　ｒｌＡＤＤ、Ｌ　（ロング
加算）は、レジスタｒ１の３２ビツトの内容全体をレジ
スタｒ２に加算し、結果をｒ２に入れる。ＡＤＤ、Ｗ　
（ワード加算）は、ｒｌの右側１６ビツトをｒ２の右側
１６ビツトに加算し、ｒ２の左側１６ビツトは元のまま
にする。ＡＤＤ、Ｂ　（バイト加算）は、ｒｌの右側８
ビツトをｒ２の右側８ビツトに加算し、ｒ２の左側２４
ビツトは元のままにする。同様に、ＡＤＤｌ、Ｌ　（ロ
ング即値加算）は、ある数（１２３と示しである）を、
レジスタｒ１の３２ビツトの内容全体に加算し、ＡＤＤ
ｌ、Ｗは、右側１６ビツトに加算し、ＡＤＤｌ、Ｂは右
側８ビツトに加算する。

命令ＡＤＤ、ＷとＡＤＤ、Ｂは、ＡＤＤ、Ｌよりも実行
が速く、したがってどちらでもよい状況ではＡＤＤ、Ｌ
よりも有利である。命令ＡＤＤ　Ｉ　。

ＷとＡＤＤｌ、ＢはＡＤＤｌ、Ｌよりも実行が速く、ま
た少しの記憶域しか占めず、したがってＡＤＤｌ、Ｌよ
りも有利である。

モトローラＭＣ：６８０００では、他の多数の型式の命
令にも「長」形式と「短」形式があり、短形の方が実行
が速く、またしばしば少しの記憶域しか占めない、命令
のタイミングを含めてさらに詳シイコトは、ｒＭｃ６８
０００　１６ビツトまイクロプロセッサ・ユーザ用マニ
ュアル」第２版、モトローラ社（１９８０年１月）（“
ＭＣ：６８０００　１６−ｂｉｔ　Ｍｉｃｒｏｐｒｏｃ
ｅｓｓｏｒ　Ｕｓｅｒ’ｓ　Ｍａｎｕａｌ”、５ｅｃｏ
ｎｄ　ｅｄｉｔｉｏｎ、　Ｍｏｔｏｒｏｌａ、　Ｉｎｃ
、、　）に出ているｅ本発明によって実現されるコード
改善の一例として、コンパイラが下記の命令列を生成し
たものと仮定する。

ＡＤＤ、Ｌ　　ｒ２．ｒｌ ＳＵＢｌ、Ｌ　　＄１６．ｒ１ ＭＯＶＥ、Ｗ　　ｒｌ、６　（ｒ５） また、レジスタｒ１の右側１６ビツトを、レジスタｒ５
の内容＋６でアドレス指定される記憶位置に記憶するＭ
ＯＶＥ、Ｗ命令が、レジスタｒ１の最終使用であると仮
定する。その場合、本発明ではＡＤＤ、Ｌ命令の代りに
ＡＤＤ、、Ｗを使い、５ＵＢ１．Ｌ命令の代りにＳＵＢ
　１．Ｗを使う。

後者の形は前者よりも実行が速く、また５ＵＢＩ。

Ｗ命令は５ＵＢ１．Ｌよりも少しの記憶域しか占めない
。

Ｄ０発明が解決しようとする問題点 ある生成された命令を、プログラムによって実行される
計算全体を変えないという意味では同等るモジュールを
もつ最適化コンパイラを提供することが、本発明の主目
的である。

Ｅ１問題点を解決するための手段 本発明では、プログラムの「ライブネス」分析の概念の
一般化が利用される。

本発明では、通常のやり方のようにレジスタ中のどこか
のビットが生きているかどうかを示す要約ビットのみを
計算するのではなく、この一般化を利用して汎用レジス
タのどのビットがプログラムのある時点で「生きて」い
るかが計算される。

以下の説明では、こめ一般化を「有効ビット分析」と呼
ぶことにする。

モトローラＭＣ６８０００用の最適化コンパイラとして
、本発明を説明する。

本発明の適用の第１段階は、コンパイラされるプログラ
ムの「有効ビット分析」を行なうことである。これは、
各命令について、その命令の結果のどのビットが「有効
Ｊであるかを決定するプロセスである。（話を簡単にす
るため、結果は１つしかないと仮定する。）あるビット
が計算された後にプログラムによって使用される場合、
そのビットは有効である。これは、結果の各ビットを検
査してそれが「生きているＪないし「有効である」かど
うかを決定する以外は１周知の「ライブネス」と同じ概
念である０通常のライブネス分析では、各命令について
、結果の何れかのビットが「生きでいる」ないし有効で
ある」かどうかを示す要約ビットを、１つだけ計算する
。有効ビット分析を行なうことができる水準は３種ある
。

１、通常のライブネス分析と同じく、大域的。

２、大域ライブネス分析からの援助を伴う基本ブロック
上（実際には分岐間）の水準。

３、援助なしの基本ブロック上（分岐間）の水準。

上記の最初の選択枝は、計算が最も高価になるが、最高
の結果を与える。最後のものは、計算が最も安価である
が、最も貧弱な結果を与える。第２のものは、何らかの
形でライブネス分析を行なった場合に（３）よりも計算
が少しだけ高価になり、中間の品質の結果を与える折衷
案である。ここでは選択枝（２）について説明するが、
本発明はこの特定の方法に限られるものではない。

Ｆ、実施例 第１図は、典型的な最適化コンパイラの枠内で、どうす
れば水準（２）の有効ビット分析（ブロック５）を最も
都合よく行なえるかを示したものである０重要なことは
、有効ビット分析の前に大域的コード最適化（ブロック
３）を行なうことである。これは、通常のライブネス分
析が大域的コード最適化の一部分であり、ライブネス分
析の副産物である「最終使用」ビットが必要な為である
。

有効ビット分析の前にレジスタの割り振り（ブロック４
）を行なうことが、必要ではないまでも有利である。そ
の場合レジスタの割り振りを最初に行なえば、有効ビッ
ト分析をマシンの実レジスタによって行なうことができ
、また通常はレジスタがかなり少数（例えば、モトロー
ラＭＣ６８０００では１６個）なので、より効率的なコ
ンパイラが得られる。

有効ビット分析は、最終コード生成（ブロック６）の前
に行わねばならない、コンパイラの最終コード生成モジ
ュールにより、有効ビット分析の結果を使って、各命令
をどんな形で（８ビツト、１６ビツト、または３２ビツ
ト）生成するかが決まる。

第２図は、第１図のブロック５に示された有効ビット分
析の高水準流れ図である。この分析は。

プログラム全体にわたる単一逆方向バスで行われる。こ
こに示した処理は、基本ブロックで行なうこともできる
が、ここでは分岐間で行なうものとして示しである。こ
れはプログラミングが同じくらい容易であり、ときには
より秀れた品質のコートが生成される。この方式では、
プログラム中のラベル点が無視される（ブロック３）、
しかし、分岐命令（ブロック５）は、各レジスタ中でど
のビットが有効であるかについてのプログラムの知識を
、「すべでのレジスタのすべてのビットが有効であると
推定される」状態にリセットする。これは、プログラム
が情報をもたない時点でとる安全状態である。

命令がラベル点を表すものでなく、また分岐ないしサブ
ルーチン「戻り」命令でもない場合は、その命令は「加
算」、「ロード」、「記憶」。

「桁送り」なと通常の計算命令である。第２図のブロッ
ク６として示す計算命令の処理を、第３図により詳しく
示しである。

このプログラムは、ここで有効ビット・テーブル（ＳＢ
Ｔ）と呼ぶビット列を用いて動作する。

このテーブルは行数がマシンのレジスタ数（例えばモト
ローラＭＣ６８０００では１６個）に等しく、列数が、
マシンのレジスタ長さくＭＣ６８０００では３２）に等
しいものである。典型的な処理時点では、このビット列
は次のような形になることがある。

３２ビツト ０　０００ＯＦＦＦＦ　　　８　　ＦＦＦＦＦＦＦＦＩ
　　ＦＦＦＦＦＦＦＦ　　　９　０００ＯＦＦＦＦ２　
　ＦＦＦＦＦＦＦＦ　　１０　０００００１ＦＦ３　　
ＦＦＦＦＦＦＦＦ　　１１　７ＦＦＦＦＦＦＦ４　　Ｆ
ＦＦＦＦＦＦｏ　　１２　０ＦＯＦＯＦＯＦ５　０００
００ＯＦＦ　　１３　０００ＯＦＦＯＯ６ＦＦＦＦＦＦ
ＦＦ　　１４　　ＦＦＦＦＦＦＦＦ７　　ＦＦＦＦＦＦ
ＦＦ　　１５　　ＦＦＦＦＦＦＦＦここでは、ビットを
１６進法で示した０例えば”　ＯＯＯＯＦ　Ｆ　Ｆ　Ｆ
　”　＋！、１６個のゼ０−ビットの後に１６個の１ビ
ツトが続くことを表している。

ビット列の値は、命令ストリーム中でプログラムが逆方
向に走査すると変化する。ある時点で、ビット列が上記
のような値である場合、その時点でレジスタ０の左側１
６ビツトは有効でない（「死んでいる」）が、右側１６
ビツトは有効なことになる。”ＦＦＦＦＦＦＦＦ”の値
は、関連するレジスタのすべてのビットが有効なことを
意味し、他の場合も同様である。

ここで、第３図を参照しながら、命令をどのように処理
してその結果の有効ビットを決定するかを見ていくこと
にする。このプロセスは、ある結果の有効ビットを命令
の入力オペランドに伝播することである０次に、プログ
ラムが命令ストリームを逆走査するとき、それが現命令
の入力オペランドから以前の命令の結果オペランドに伝
播される。ビットがどのようにして結果から入力オペラ
ンドに伝播されるかは、第３図に示すように命令の型式
（加算１桁送り、記憶など）によって決まる。開始する
ためには、プログラムは、Ｒ初に出会った命令の結果の
どのビットが有効であるかを知るか、または仮定しなけ
ればならない、ここで説明しているプロセスの場合、最
初の出会う命令は、そのすべての結果ビットが有効なも
のと仮定する。これは、分岐命令に出会ったとき、１６
Ｘ３２ビット列全体をすべて１と初期設定することによ
り記録される。

次に、コードの分岐と分岐の間のセクションの真中が現
在処理中であり、加算命令または減算命令に出会ったと
仮定する。具体的には、次のような命令であると仮定す
る。　　　　　　　　′。

ＡＤＤ、Ｌ　　ｒｌ、ｒ２ これはレジスタｒ１の内容をレジスタｒ２の内容に加算
するという意味である。レジスタｒ２は、命令への入力
であり、かつ命令の結果である１次のような３アドレス
命令であると考えた方が考えやすい。

ＡＤＤ、Ｌ　　ｒｌ、ｒ２．ｒ３ ただし、ｒ３は結果レジスタである。

まず、有効ビット・テーブルの位１　ｒ　３を参照して
、結果のどのビットが有効であるかを知ることが必要で
ある。テーブルから検索されたビット・マスクは加算命
令と連関（して記憶）され、後でアセンブリ、最終コー
ド生成モジュールがそれを使って最適形式の加算命令を
生成できるようにする。実際には、効率上、２ビツトの
みを加算命令と関連させて、その命令がロング（３２ビ
ツト）形、ワード（１６ビツト）形、またはバイト（８
ビツト）形のどの形で生成されるかを記録するだけで充
分である。ＭＣ６８０００では、この３種の形しかない
、この２ビツトを命令と連関させることを、以下では、
命令の「マーキング」と呼ぶことにする。

（ＳＢＴで決定される）結果レジスタｒ３の有効ビット
がＸ’　００００８０１２’であると仮定する。その場
合、結果の有効ビットはすべてレジスタｒ３の右側１６
ビツトに含まれるので、加算命令を「ワード」形ないし
１６ビツト形としてマークすることができる。加算は右
から左へ進行するプロセスなのでレジスタｒ１とｒ２の
左側１６ビツトが結果の有効ビットに影響を与えること
はないが、右側１６ビツトはいずれも影響を与えること
があり得る。したがって、この命令の場合のレジスタｒ
１とｒ２の有効ビットは、ｘ’ｏｏ。

０ＦＦＦＦ’　となる、それが９次にＳＢＴテーブルの
レジスタｒ１とｒ２の行に記録される。加算命令がその
ブロックでのｒｌ（またはｒ２）の最終使用である場合
、ｒｌ（またはｒ２）に対するテーブル位置がＸ’　０
ＯＯＯＦＦＦＦ’　にセットされる。これは、ｒコード
最適化」段階でセットできる上記のライブネス・ビット
をみて決定される。加算命令がｒｌ（またはｒ２）の最
終使用でない場合は、Ｘ’　０ＯＯＯＦＦＦＦ’　をテ
ープ／ｌ／の位置ｒｌ（またはｒ２）の内容と○Ｒして
、そのテーブル位置に記憶する。これは、それらのレジ
スタが加算命令の下方で使用されており、その使用が逆
走査中の初期に処理されているので、ｒｌ及びｒ２があ
る有効ビットを有している可能性があるからである。こ
の加算（または減算）命令の処理は、第３図のブロック
ｌとブロック２に示されている。逆走査が進行するにす
れて、ｒｌまたはｒ２をセットする命令に出会うことが
ある。

この時点で、その命令はテーブルの位＠　ｒ　１または
ｒ２を参照して、そのレジスタのどのビットが有効であ
るかを決定する０次に、この情報を上記の加算命令の処
理と同様にして、入力オペランドに伝播する。

もう−例として、ｒバイト記憶Ｊ命令に出会ったものと
仮定する。（第３図のブロック９とブロック１０）この
命令は、次のように書かれる。

ＭＯＶＥ、Ｂ　　ｒｌ、ｄ　（ｒ２．ｒ３）この場合、
レジスタｒ１は記憶されるバイトを含んでおり、ｒ２と
ｒ３と記憶域をアドレス指定する働きをするベース・レ
ジスタおよびインデックス・レジスタである。ｄ”は変
位（定数）であり、有効度分析では何の役割ももたない
、このＭＯＶＥ命令は、結果レジスタをもたない、（ど
のレジスタの内容も変更しない）、これはレジスタの右
側８ビツトのみを使用する。したがって。

Ｘ’　０ＯＯＯＯＯＦＦ’のマスクがＯＲされてテーブ
ルのｒｌの位置に入れられる。ＭＯＶＥ命令はベース・
レジスタとインデックス・レジスタの右側２４ビツトを
使用し、したがってＸ’０ＯＦＦＦＦＦＦ’　のマスク
がＯＲされてテーブルのｒ２とｒ３の位置に入れられる
。

第３図は、６種の型式の命令の処理を示したものである
。「ロートノ命令や「桁送り」命令など。

第３図に示されていない他の型式の命令を含むように、
このプロセス全体を拡張すべきである。

ここでは比較的基本的な例として、分岐間のコード系列
を下記のように仮定する。

ｒｌの有効値 ＭＯＶＢ、Ｌ　４（ｒ２）、ｒｌ　　　　　０ＯＯＯＦ
ＦＯＯＬＳＲ，Ｌ　１８．　ｒｌ　　　　　　　ＯＯＯ
ＯＯＯＦＦＡＭＤｌ、Ｌ　Ｘ’０００００ＯＦＦ’、ｒ
ｌ　　０００００ＯＦＦＭＯＶＥ、Ｂ　ｒｌ’、　０（
ｒ２）　　　　ＦＦＦＦＦＦＦＦプログラムは、メモリ
からロング・ワード（３２ビツト）を読み取り、その右
側８ビツトを桁送り（ＬＳＲ＝右論理桁送り）シ、それ
をマスクＸ′０００００ＯＦＦ’　とＡＮＤＬ、、　レ
ジスタｒ１の右側バイトを主メモリに記憶する。ｒｒｌ
の有効値」という見出しのついて欄は、逆方向に処理が
進むとき、有効ビット列の１つの行、ｒｌに対する行を
示す１次に、この命令列が処理されるとき。

ｒｌの有効値がどうなるかについて説明する。

最初に、（最下行）ｒｌの有効値がＸ’ＦＦＦＦＦＦＦ
Ｆ’　にセットされる。これは、どんな知識もない場合
にとるべきものである。次にＭＯＶＥ、Ｂ命令と出会う
。この例では、この命令でのｒｌの使用は「最終使用」
とフラグされているものと仮定する。それは、ｒｌの次
にダッシュ（′）をつけて示されている０次に、第３図
のブロック１０に従って、ｒｌの有効値がテーブル中で
Ｘ′０００００ＯＦＦ’　にセットされる。

次に、ＡＮＤｌ、Ｌに出会う、この命令は、ｒｌを入力
レジスタとしても結果レジスタとしても使用する。その
結果、ｒｌの有効値ｘ’ｏｏｏ。

０ＯＦＦ’　がｖＸりＸ’　０ＯＯＯＯＯＦＦ’　とＡ
ＮＤされ、結果であるＸ’　０ＯＯＯＯＯＦＦ’　がＯ
Ｒされてテーブルのｒの位置に入れられる。結果は、Ｘ
’　０ＯＯＯＯＯＦＦ’である。（ｒｌの有効値は変化
なし）これらのステップは第３図のブロック１２にまと
めて示しである。

ここで、有効ビット分析プログラムは、ＡＮＤ命令が非
有効ビットのみをターン・オフし、したがって無視でき
ることを認めることができる。別法として、直接マスク
は８個の１ビツトで終るので、命令をバイト形式として
マークし、！＆終コード生成でそれを削除することもで
きる。

次に、ＬＳＲ，Ｌに出会う、結果の有効値はＸ′０００
００ＯＦＦ’なので、これはバイト形式でマークされる
。入力レジスタｒ１の有効値は、左側に８位置桁送りさ
れた結果レジスタｒ１の有効値である。（桁送りの取扱
いは、第３図に示してない、） 最後に、ＭＯＶＥ、Ｌに出会う、結果レジスタ（ｒｌ）
の有効値はＸ’　０ＯＯＯＦＦＯＯ’であり、右側１６
ビツトだけが有効なので、これはワード（１６ビツト）
形式でマークされる。

上記のように計算したマーキングを使うことによって、
最終コード生成では、上記に示したものと等価な下記の
命令をより迅速でより短い命令として出力することがで
きる。

ＭＯＶＥ、Ｖ　　４　（ｒ２）　、　ｒｌ　（メモリか
らのロード命令） ＬＳＲ，１１８，ｒｌ ＭＯＶＥ、Ｂ　　ｒｌ’、　　０（ｒ２）　（メモリへ
の記憶命令）上記の例で生じる、最終コード生成が知ら
なければならないことが２つある。（１）変位が（この
例では４から６に）２つだけ増加すると、その命令によ
って許容される限界（ＭＣ６８０００では３２７６７）
内に収まらない場合は、ＭＯＶＥ。

ＬをＭＯＶＥ、Ｗに変えることができない。（２）ＬＳ
Ｒ命令の最も効率的な形の選択は、結果の有効値と桁送
り量によって決まる。この例では、結果の有効値は、Ｘ
’　０ＯＯＯＯＯＦＦ’　であるが、レジスタｒ１の位
Ｉ！１６〜２３のビットが位置２４〜３１に桁送りされ
るため、ＬＳＲ命令をＬＳＲ，Ｂにすることはできない
。

しかし、それを元のＬＳＲ，Ｌよりは速いＬＳＲ，Ｗに
することはできる。

当然のことながら、ビット・テーブルに示した特定の有
効値の値は、特定のシステム構成および特定の命令書式
にあわせて変更しなければならない。本発明は、例えば
１６ビツト・フルワード機械構成にも４５ビツトまたは
６４ビツト機械構成にも、同様に応用できるはずである
。さらに具体的にいえば、本発明の利点は、短形命令を
使うと。

機械時間または記憶スペースが少なくてすむような、ア
ーキテクチャの機械で実現されることに注目すべきであ
る。

【図面の簡単な説明】

第１図は、本発明が特に有用な最適化コンパイラの超高
水準機能流れ図である。 第２図は、所期の有効ビット分析を実施するための、本
明細書で開示されるコンパイラ・モジュールの高水準流
れ図である。 第３図は、ある種の計算形式の命令が、本明細書で開示
されるコンパイラ・モジュールによってどのように処理
されるかを示す、より詳しい流れ図である。 出願人　　インターナ・ショナル・ビジネス・マシーン
ズ・コーポレーション 代理人　　弁理士　　頓　　宮　　孝　　−（外１名） ９７Ｑ 第１図

Claims (1)

1. 【特許請求の範囲】 命令の系列を調査し、上記命令系列中の命令の文脈に基
   づいて、各命令の結果のどのビットが後に有効に使用さ
   れるかを判定する手段と、 上記有効に使用されると判定されたビット位置において
   正確な結果を与える命令のうち、最も効率的な形式の命
   令を生成する手段とを有する最適化コンパイラ。