JPS61108168A - バイポ−ラ型半導体装置のエミツタ領域形成方法 - Google Patents

バイポ−ラ型半導体装置のエミツタ領域形成方法

Info

Publication number
JPS61108168A
JPS61108168A JP23095784A JP23095784A JPS61108168A JP S61108168 A JPS61108168 A JP S61108168A JP 23095784 A JP23095784 A JP 23095784A JP 23095784 A JP23095784 A JP 23095784A JP S61108168 A JPS61108168 A JP S61108168A
Authority
JP
Japan
Prior art keywords
region
impurity
emitter region
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23095784A
Other languages
English (en)
Inventor
Hidefumi Tomiki
冨来 秀文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23095784A priority Critical patent/JPS61108168A/ja
Publication of JPS61108168A publication Critical patent/JPS61108168A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804Emitter regions of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法、特にバイポーラ型半
導体装置のエミッタ領域形成方法に関する。
〔従来の技術〕
従来、バイポーラ型半導体装置のエミッタ領域形成は、
大部分不純物の熱拡散法によっていた。第3図を参照し
てN形のエミッタ領域を形成する従来の方法を説明する
ベース領域1の形成が終了した基板上の5in2膜2の
所定部分をエツチング除去(同図(a)に示す)した後
、オキシ塩化リンを含むキャリアガス中で該基板を熱処
理することで、同図(b)に示すエミッタ領域3が形成
される。熱拡散法では、ウェーハの径が大きくなると、
温度の一様性・不純物ガスの均一性の点からウェーハ内
の特性の均一性が得られず、4インチウェーハがこの方
法の適用される量産上の限界と考えられている。
〔発明が解決しようとする問題点〕
上記限界を超える手段として、制御性のすぐれているイ
オン注入法によるエミッタ領域形成が検討されている。
しかし、エミッタ領域は、電気的特性上から極めて比抵
抗を低くしなければならず、このだめの不純物注入量を
大きくするので、イオン注入法としては設備コストが高
く経済性に欠ける。また高濃度であるので、イオン注入
による欠陥が大きく、アニールアウトが困難である。以
上のことから、特別の素子に採用されているだけで、一
般には実現されていない。
本発明の目的は、上記の欠点を除去し、大口径のウェー
ハにおいて、特性が均一性であシ経済性を満足させるエ
ミッタ領域形成方法を提供することにある。
〔問題点を解決するための手段〕
本発明によるエミッタ領域形成方法は、拡散係数の小さ
い第1の不純物を低濃度でイオン注入することでベース
領域と極性を異にする極性反転層を形成する工程と、該
工程によ多形成された極性反転層内に、第2の拡散係数
の大きい同一極性を与える不純物を高濃度で熱拡散によ
って導入する工程とを含ませたものである。
〔作用〕
NPN )ランジスタを例にと9、説明する。
エミッタ領域生成の工程は、P影領域にN形の極性反転
層(以下では反転層と略称する)の残された非反転層を
ベース領域として、そのベース幅を制御するものである
。ベース領域は、トランジスタの特性上、不純物濃度が
少ない。本発明では拡散係数の小さい第1のN形不純物
をイオン注入法で基板に注入し、アニールする。
イオン注入であるから注入深さの制御は良好でベース幅
は極めて正確に決められる6また、ベース領域は濃度が
低いので、エミッタ接合位置の決定のためだけにはイオ
ン注入量は少なくてよく、また拡散係数が小さいので、
注入後のアニールの熱処理はエミッタ接合位置の移動を
考慮しないでよいので充分に行なうことができる。
これによって完全に結晶性を回復できる。また、イオン
注入後、不純物拡散のため、アニール温度よシ高い温度
で例えば、基板を1100tZ’〜1150Cで熱処理
すると、注入されたイオンが拡散し接合位置が移動する
。この場合にも注入されたイオン量が完全に制御されて
いるので、拡散による接合位置移動量は設計どおりに行
ないうる。
次に第2の同一極性を与えるN形の不純物を高濃度で熱
拡散する。この拡散は、イオン注入で形成されたN形の
反転層内にとどめるもので、エミッタ接合位置に変更を
及ぼさないようにする。この工程はトランジスタの特性
であるエミッタ効率を高めるためである。ベース領域不
純物総量をQE3.エミッタ領域不純物総量をQEとす
ればエミッタ効率はQF、/Qnできまるので、QEを
大きくするため、第2の不純物を高濃度で熱拡散しQE
を充分の大きさにする。 この工程ハヘース幅を何ら変
更しないので、ベース幅できまるトランジスタ特性例え
ば伝達率などは設計どおりに保たれる。
〔実施例〕
第1図、第2図にもとづき、本発明の詳細な説明する。
第1図は第1の実施例を説明するだめの半導体横断面図
である。同図(a)に示すように通常の方法によってベ
ース領域4が形成された基板5上の5i02膜6上に開
口を所定位置につくる。その後同図(b)に示すように
開口部表面に数100^程度の5i02膜7を形成し、
この上から拡散係数の小さい第1のN形不純物として砒
素を選定し、1015−1016cm−2注入し反転層
8を形成する。イオン注入後基板をN2ふんい気中でア
ニールして欠かんを除いておく。アニールの条件はベー
ス領域の深さにより決定されるが、ベース領域の深さが
1μm前後の場合は100OC〜1050t:’で行な
う。
次に同図(e)に示すように、開口部の5i02膜7を
エツチング除去した後、第2のN形不純物のリンを用い
通常の熱拡散法により高不純物濃度の領域9を反転層8
内に形成する。拡散条件は第1の不純物による反転層8
の深さによるが、0.5〜0.7ttmの場合900C
〜950Cで拡散が行なわれる。
上記のようにして、エミッタ領域形成後、通常のコンタ
クト開口工程、配線工程を経て、素子形成を終了する。
第2の不純物としては、高不純物濃度領域9を反転層8
内にとどめ、エミッタ接合にがからないように制御しな
ければならないことから、第1の不純物より拡散係数の
大きい不純物を用い、上記のように900C〜950c
という低温度の拡散を行なっている。この目的にはリン
が適当している。
次に第2の実施例を第2図にもとづいて説明する。この
実施例はベース領域をイオン注入法で形成した場合であ
る。まず、同図(a)に示すように、通常の方法により
絶縁分離工程を終了した基板10上の5i02膜11に
エツチング除去によ、リエミッタ形成用開口をつくる。
その後筒1のN形不純物の砒素を10” cm−2a度
イオン注入する。
次に同図(b)に示すように、Sio2膜11にベース
形成用開口をエツチングにより形成し、ベース不純物で
あるホウ素を1014〜1015cm−2程度イオン注
入する。その後、基板10を1100c〜1150cで
熱処理することにより、イオン注入された不純物を拡散
させベース領域12および反転層13を形成する。この
反転層13はN形で不純物濃度は低く、次の工程で、こ
の反転層13内に高不純物濃度領域を形成する。
すなわち、前記基板10を酸化処理して、ベース形成用
開口部に2000λ〜5000XのSiO□膜14を成
長させ、そして同図(c)に示すように、SiO2膜1
4の所定の部分をエツチングして開口し、さらにリンを
ドープした5iOz膜15を気相成長法によシ基板全面
に成長させ、1000tZ’程度の熱処理を行々うこと
で、5t02膜15中のリンが反転層13内に拡散し、
高濃度領域16をエミッタ領域内に生ずる。
第2の実施例では、ベース層・反転層をともにイオン注
入法で製作している。このときイオン注入濃度はともに
低濃度であり、またイオン注入であるから注入濃度の制
御の確度が高い。
従って、その後の注入された不純物の熱拡散による各領
域の決定が設計どおシに行なわれる。
〔発明の効果〕
以上、詳しく説明したように、本発明においてはエミッ
タ領域の形成を2段階にわけている。
第1段階では、イオン注入法によシ低濃度の不純物を注
入することで、ベース層と極性を異にする反転層をつく
る。これによってベース幅ヲ正確に決めることを可能と
した。次に前記反転層内に熱拡散法で高濃度の領域を生
成する。エミッタ効率はベース領域内およびエミッタ領
域内の不純物総量比できまるので、エミッタ効率を高め
ることができる。従来の熱拡散法はエミッタ領域を高濃
度不純物拡散で直ちにつくるため、エミッタ効率は高く
できるが、ベース幅等の制御が困難であった欠点を除去
できる。また高濃度のエミッタ領域を全面的にイオン注
入法で製作する方法では、設備面・量産性の点から難点
があったが、本発明では低濃度のイオン注入法を一部用
いるのみで前記問題点がない。
本発明により、4インチ以上の大型のウェーハを処理し
て、特性が均一で、結晶性が良く、かつ経済的なバイポ
ーラトランジスタを製造することができる。
【図面の簡単な説明】
第1図・第2図は本発明の工程を示すだめの半導体横断
面図、第3図は従来例である。 1 、4 、12・・・ベース領域、 2 、6 、7 、11 、14・・・SiO2膜、3
・・・エミッタ領域、 5.10・・・シリコン基板、 8.13・・・反転層、 9.16・・・高不純物濃度領域、 15・・・リンドープSiO2膜。

Claims (2)

    【特許請求の範囲】
  1. (1)バイポーラ型半導体装置のエミッタ領域形成に際
    し、拡散係数の小さい第1の不純物を低濃度でイオン注
    入することで、ベース領域と極性を異にする極性反転層
    を形成する工程と、該工程により形成された極性反転層
    内に、第2の同一極性を与える不純物を高濃度で熱拡散
    によつて導入する工程とを含むことを特徴とするエミッ
    タ領域形成方法。
  2. (2)N形エミッタ領域形成に際し第1の不純物が砒素
    であり、第2の不純物がリンである特許請求の範囲の第
    1項記載のエミッタ領域形成方法。
JP23095784A 1984-11-01 1984-11-01 バイポ−ラ型半導体装置のエミツタ領域形成方法 Pending JPS61108168A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23095784A JPS61108168A (ja) 1984-11-01 1984-11-01 バイポ−ラ型半導体装置のエミツタ領域形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23095784A JPS61108168A (ja) 1984-11-01 1984-11-01 バイポ−ラ型半導体装置のエミツタ領域形成方法

Publications (1)

Publication Number Publication Date
JPS61108168A true JPS61108168A (ja) 1986-05-26

Family

ID=16915968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23095784A Pending JPS61108168A (ja) 1984-11-01 1984-11-01 バイポ−ラ型半導体装置のエミツタ領域形成方法

Country Status (1)

Country Link
JP (1) JPS61108168A (ja)

Similar Documents

Publication Publication Date Title
US4875085A (en) Semiconductor device with shallow n-type region with arsenic or antimony and phosphorus
US4710241A (en) Method of making a bipolar semiconductor device
CA1086868A (en) Method of manufacturing a semiconductor device utilizing doped oxides and controlled oxidation
JPH07114199B2 (ja) 半導体装置の製造方法
EP0033495B1 (en) Process for fabricating a high speed bipolar transistor
US3745070A (en) Method of manufacturing semiconductor devices
EP0076106B1 (en) Method for producing a bipolar transistor
US4502894A (en) Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion
US4717687A (en) Method for providing buried layer delineation
KR100189739B1 (ko) 반도체 기판에 삼중웰을 형성하는 방법
US4274892A (en) Dopant diffusion method of making semiconductor products
US3615942A (en) Method of making a phosphorus glass passivated transistor
JP2672199B2 (ja) 半導体装置の製造方法
EP0143670A2 (en) Process for fabricating a semiconductor device
EP0219243A2 (en) Process of manufacturing a bipolar transistor
JP3097107B2 (ja) エピタキシャル成長方法
JPS61108168A (ja) バイポ−ラ型半導体装置のエミツタ領域形成方法
EP0042380B1 (en) Method for achieving ideal impurity base profile in a transistor
CA1131797A (en) Fabrication of a semiconductor device in a simulated epitaxial layer
JPH1140572A (ja) 半導体装置及びその製造方法
JP2576513B2 (ja) バイポ−ラトランジスタの製造方法
JPS60137072A (ja) 接合型電界効果トランジスタの製造方法
JPS63144567A (ja) 半導体装置の製造方法
JPS59112616A (ja) 半導体装置の製造方法
JPH0744183B2 (ja) 半導体装置の製造方法