JPS61107850A - 復調装置のトレ−ニング信号検出回路 - Google Patents
復調装置のトレ−ニング信号検出回路Info
- Publication number
- JPS61107850A JPS61107850A JP22921284A JP22921284A JPS61107850A JP S61107850 A JPS61107850 A JP S61107850A JP 22921284 A JP22921284 A JP 22921284A JP 22921284 A JP22921284 A JP 22921284A JP S61107850 A JPS61107850 A JP S61107850A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- training signal
- circuit
- control loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、自動等化器を有する復調装置に係わり、特に
自動等化器の特性を設定するためのトレーニング信号の
検出回路の改良に関する。
自動等化器の特性を設定するためのトレーニング信号の
検出回路の改良に関する。
データ復調装置には、通信回線の歪みを自動的に補正し
て安定したデータ通信を行なうために自動等化器を備え
たものがある。このような自動等化器を備えた復調装置
を使用してデータの伝送を行なう場合、送信側の変調装
置は受信側の復調装置に対しデータの送出に先立ちトレ
ーニング信号を送出する。一方受信側の復調装置は、上
記送信側から到来したトレーニング信号の受信状態に基
づいて通信回線の歪みを検出し、この検出した歪みを補
正する方向に自動等化器の特性を変化させることにより
正常なデータ受信を行なえるようにしている。第４図は
自動等化器を備えた復調装置の回路７０９９図で、この
装置は図示しない受信回路から出力された受信信号を、
先ずバンドパスフィルタ＜ＢＰＦ）１で不要成分を除去
したのち自動利得制御回路（ＡＧＣ）２により電力値を
一定にし、しかるのちロールオフフィルタ（ＲＯＦ）３
でスペクトル整形したのち復調回路（ＤＥＭ）４により
キャリア周波数との差をとってベースバンド信号に変換
する。そしてこのベースバンド信号を等止器（ＥＱＬ）
５に導き、この等止器５で歪みを補正したのち復号化回
路（ＤＥＣ）６により受信データに復号する。また復調
装置は、上記等化器５の出力および復号化回路６の出力
をそれぞれ係数補正回路７に導入して歪みを検出し、こ
の歪みが最少になるように上記等化器５の係数を制御す
るように構成される。
て安定したデータ通信を行なうために自動等化器を備え
たものがある。このような自動等化器を備えた復調装置
を使用してデータの伝送を行なう場合、送信側の変調装
置は受信側の復調装置に対しデータの送出に先立ちトレ
ーニング信号を送出する。一方受信側の復調装置は、上
記送信側から到来したトレーニング信号の受信状態に基
づいて通信回線の歪みを検出し、この検出した歪みを補
正する方向に自動等化器の特性を変化させることにより
正常なデータ受信を行なえるようにしている。第４図は
自動等化器を備えた復調装置の回路７０９９図で、この
装置は図示しない受信回路から出力された受信信号を、
先ずバンドパスフィルタ＜ＢＰＦ）１で不要成分を除去
したのち自動利得制御回路（ＡＧＣ）２により電力値を
一定にし、しかるのちロールオフフィルタ（ＲＯＦ）３
でスペクトル整形したのち復調回路（ＤＥＭ）４により
キャリア周波数との差をとってベースバンド信号に変換
する。そしてこのベースバンド信号を等止器（ＥＱＬ）
５に導き、この等止器５で歪みを補正したのち復号化回
路（ＤＥＣ）６により受信データに復号する。また復調
装置は、上記等化器５の出力および復号化回路６の出力
をそれぞれ係数補正回路７に導入して歪みを検出し、こ
の歪みが最少になるように上記等化器５の係数を制御す
るように構成される。
ところでこの種の装置は、先に述べたようにデータの伝
送に先立ち送信側から送られるトレーニング信号を受信
し、このトレーニング信号の受信状態に基づいて等止器
５の係数を設定するようにしている。
送に先立ち送信側から送られるトレーニング信号を受信
し、このトレーニング信号の受信状態に基づいて等止器
５の係数を設定するようにしている。
ところが、従来のこの種の装置では、例えば受信信号の
電力を監視して一定レベル以上の電力が検出されればこ
れをトレーニング信号の到来と判断するものであるため
、検出精度が不十分でトレーニング信号のみを正確に検
出することが難しいという欠点がある。このため、例え
ば通信回線の瞬断等により一時的に受信信号が途切れ、
これによりトレーニング信号が到来しなかった場合には
、等止器５には正確な係数が設定されずにデータが受信
不能になるといった不具合を生じる。
電力を監視して一定レベル以上の電力が検出されればこ
れをトレーニング信号の到来と判断するものであるため
、検出精度が不十分でトレーニング信号のみを正確に検
出することが難しいという欠点がある。このため、例え
ば通信回線の瞬断等により一時的に受信信号が途切れ、
これによりトレーニング信号が到来しなかった場合には
、等止器５には正確な係数が設定されずにデータが受信
不能になるといった不具合を生じる。
特に、以上のような自動等化器付き復調装置をファクシ
ミリ装置に適用した場合には、次のような問題を生じる
。すなわち、ファクシミリ通信方式の中には、ＣＣＩＴ
Ｔの勧告Ｔ３０に示されるグループ３と称するファクシ
ミリ装置のように、制御手順中に’３００ ｂ ｐ ｓ
の制御信号と画信号用のＶ２７又はＶ２９で規定される
高速変調信号とのいずれが到来するか予想できない場合
がある。
ミリ装置に適用した場合には、次のような問題を生じる
。すなわち、ファクシミリ通信方式の中には、ＣＣＩＴ
Ｔの勧告Ｔ３０に示されるグループ３と称するファクシ
ミリ装置のように、制御手順中に’３００ ｂ ｐ ｓ
の制御信号と画信号用のＶ２７又はＶ２９で規定される
高速変調信号とのいずれが到来するか予想できない場合
がある。
この様な場合、高速変調信号受信状態に設定しておいて
トレーニング信号である高速変調信号のみを確実に検出
できることが保証されていれば、ファクシミリ装置では
受信信号到来後一定時間後に □トレーニング信号
の有無を判断し、仮に無しであっても改めて３００ｂｐ
Ｓの制御信号の受信を開始すればよいので何等問題はな
い。ところが、一般に従来では高速変調信号のみを正確
に検出することは難しいため、３００ｂｐｓの制御信号
をトレーニング信号として誤検出する心配があり、この
制御信号をトレーニング信号として誤検出してしまうと
以後到来する３００ｂｐＳの制御信号を受信できないこ
とになり、ファクシミリ装置としては根本的な不都合を
生じることになる。
トレーニング信号である高速変調信号のみを確実に検出
できることが保証されていれば、ファクシミリ装置では
受信信号到来後一定時間後に □トレーニング信号
の有無を判断し、仮に無しであっても改めて３００ｂｐ
Ｓの制御信号の受信を開始すればよいので何等問題はな
い。ところが、一般に従来では高速変調信号のみを正確
に検出することは難しいため、３００ｂｐｓの制御信号
をトレーニング信号として誤検出する心配があり、この
制御信号をトレーニング信号として誤検出してしまうと
以後到来する３００ｂｐＳの制御信号を受信できないこ
とになり、ファクシミリ装置としては根本的な不都合を
生じることになる。
そこで従来では、例えば３００ｂｐＳの制御信号の受信
と高速変調信号の受信とを同時に並行して行ない、上記
各受信回路の出力のうち意味のある方を選択している。
と高速変調信号の受信とを同時に並行して行ない、上記
各受信回路の出力のうち意味のある方を選択している。
しかるに、このような従来の回路は、速度の異なる２種
類の信号を受信するために処理速度の高速なプロセッサ
を必要としたり、又はプロセッサを２個用意しなければ
ならず、回路構成が複雑化して装置が高価になる欠点が
あった。
類の信号を受信するために処理速度の高速なプロセッサ
を必要としたり、又はプロセッサを２個用意しなければ
ならず、回路構成が複雑化して装置が高価になる欠点が
あった。
本発明は、回路構成の複雑化を招くことな（トレーニン
グ信号を正確に検出できるようにし、検出精度が高くか
つ装置の低価格化を図り得る復調装置のトレーニング信
号検出回路を提供することを目的とする。
グ信号を正確に検出できるようにし、検出精度が高くか
つ装置の低価格化を図り得る復調装置のトレーニング信
号検出回路を提供することを目的とする。
本発明は、上記目的を達成するために、トレーニング信
号の先頭部が２相繰返しパターンであることに着目し、
ベースバンド信号を所定の変調速度に従って取込んで互
いに隣合う信号の差を求め、その差信号を順次位相制御
ループに取込んでこの位相制御ループで各差信号の位相
が交互に１８０°変化することを条件に位相引込みを行
ない、この位相制御ループによる位相引込み状態が一定
時間連続したとき受信信号をトレーニング信号と判定す
るようにしたものである。
号の先頭部が２相繰返しパターンであることに着目し、
ベースバンド信号を所定の変調速度に従って取込んで互
いに隣合う信号の差を求め、その差信号を順次位相制御
ループに取込んでこの位相制御ループで各差信号の位相
が交互に１８０°変化することを条件に位相引込みを行
ない、この位相制御ループによる位相引込み状態が一定
時間連続したとき受信信号をトレーニング信号と判定す
るようにしたものである。
第１図は、本発明の一実施例におけるトレーニング信号
検出回路の回路ブロック図で、この回路は受信信号が入
力される毎にこの受信信号を入力周期分遅延したのちラ
ッチするラッチ回路１１と、受信信号が入力される毎に
この信号と上記ラフチ回路１１のラッチ出力信号との差
を求める減算器１２と、この減算器１２から出力された
差信号をこの差信号が２回出力される毎に一１倍して位
相を１８０°回転させる第１の乗算器１３と、この第１
の乗算器１３の出力信号を入力する位相比較用の第２の
乗算器１４と、この第２の乗算器１４とともに位相制御
ループ（ＰＬＬ）を構成するＰＬＬフィルタ１５と、上
記第２の乗算器１４の位相比較出力を入力し上記位相制
御ループの位相引込み状態が一定時間連続したとき検出
出力を発生する判定回路１６とから構成される。
検出回路の回路ブロック図で、この回路は受信信号が入
力される毎にこの受信信号を入力周期分遅延したのちラ
ッチするラッチ回路１１と、受信信号が入力される毎に
この信号と上記ラフチ回路１１のラッチ出力信号との差
を求める減算器１２と、この減算器１２から出力された
差信号をこの差信号が２回出力される毎に一１倍して位
相を１８０°回転させる第１の乗算器１３と、この第１
の乗算器１３の出力信号を入力する位相比較用の第２の
乗算器１４と、この第２の乗算器１４とともに位相制御
ループ（ＰＬＬ）を構成するＰＬＬフィルタ１５と、上
記第２の乗算器１４の位相比較出力を入力し上記位相制
御ループの位相引込み状態が一定時間連続したとき検出
出力を発生する判定回路１６とから構成される。
この様な構成であるから、Ｖ２９又はＶ２７の高速変調
信号（ＱＡＭ信号、ＰＳＫ信号）からなるトレーニング
信号が到来した場合には、次のように動作する。すなわ
ち、Ｖ２９およびＶ２７のトレーニング信号の先頭部分
には２相繰返しパターンの信号が挿入されている。第２
図（ａ）。
信号（ＱＡＭ信号、ＰＳＫ信号）からなるトレーニング
信号が到来した場合には、次のように動作する。すなわ
ち、Ｖ２９およびＶ２７のトレーニング信号の先頭部分
には２相繰返しパターンの信号が挿入されている。第２
図（ａ）。
（ｂ）はその隣合う信号Ａ、Ｂの位相関係を複素平面で
表わしたものである。したがって、この様な信号Ａ、Ｂ
が交互に入力されると、これらの信号Ａ、Ｂは入力毎に
先ず減算器１２で相互に引算され、差信号Ａ−Ｂ、Ｂ−
Ａとなって出力される。
表わしたものである。したがって、この様な信号Ａ、Ｂ
が交互に入力されると、これらの信号Ａ、Ｂは入力毎に
先ず減算器１２で相互に引算され、差信号Ａ−Ｂ、Ｂ−
Ａとなって出力される。
第２図（ａ）、（ｂ）の破線はその位相関係およびベク
トル量を示すものである。この様な差信号Ａ−Ｂ、Ｂ−
Ａは、第１の乗算器１３に入力されてここで入力１回お
きに一１倍され、これにより位相を１８０°回転させら
れる。しかしてこの第１の乗算器１３からは、上記各差
信号Ａ−８゜８−Ａのうちのいずれか一方が出力される
。そうして出力された差信号は第２の乗算器１４に供給
され、位相制御ループにより位相制御される。すなわち
、上記差信号は２相の繰返し信号であるため、位相制御
ループは例えば複素平面上で正の実軸上にあるように位
相引込みを行ない、その出力を判定回路１６へ出力する
。判定回路１６は、上記位相制御ループから位相引込み
時に出力される信号が一定時間以上連続するか否かを監
視しており、上記Ｖ２９又はＶ２７のトレーニング信号
が出力された場合、上記位相制御ループの位相引込み状
態は一定時間以上連続するので、この一定時間連続した
時点でトレーニング信号が到来したものと判断して検出
信号を出力する。
トル量を示すものである。この様な差信号Ａ−Ｂ、Ｂ−
Ａは、第１の乗算器１３に入力されてここで入力１回お
きに一１倍され、これにより位相を１８０°回転させら
れる。しかしてこの第１の乗算器１３からは、上記各差
信号Ａ−８゜８−Ａのうちのいずれか一方が出力される
。そうして出力された差信号は第２の乗算器１４に供給
され、位相制御ループにより位相制御される。すなわち
、上記差信号は２相の繰返し信号であるため、位相制御
ループは例えば複素平面上で正の実軸上にあるように位
相引込みを行ない、その出力を判定回路１６へ出力する
。判定回路１６は、上記位相制御ループから位相引込み
時に出力される信号が一定時間以上連続するか否かを監
視しており、上記Ｖ２９又はＶ２７のトレーニング信号
が出力された場合、上記位相制御ループの位相引込み状
態は一定時間以上連続するので、この一定時間連続した
時点でトレーニング信号が到来したものと判断して検出
信号を出力する。
一方、例えばＣＣＩＴＴの勧告Ｔ３０に規定する３００
ｂｐｓのＦＳＫ信号からなる制御信号が到来した場合、
この制御信号は１６５０−か又は１８５０Ｈｚの正弦波
であるため、位相制御ループは位相引込みを行なわない
。すなわち、いまＶ２９の受信モードとなっているもの
と仮定すると、この場合の復調搬送波は１７００Ｈｚで
あるため、上記３００ｂｐｓのＦＳＫ信号が到来した場
合この信号のベースバンド信号はそれぞれ５０Ｈ１か又
は１５０Ｈ２の正弦波となる。そして本トレーニング信
号検出回路は、これらの正弦波を変調速度２４００ ）
１ｚで取込むので、減算器１１には例えば第３図（ａ）
、（ｂ）の実線に示す如き信号がそれぞれ入力されるこ
とになる。そしてこれらのベースバンド信号を減算器１
２で引算すると、隣合う信号はすべて同相なので、これ
により得られる各差信号は第３図（ａ）、（ｂ）の破線
に示す如くやはりすべて同相となる。したがって、これ
らの差信号を第１の乗算器１３に供給するとその隣合っ
たものが反転されて位相制御ループに供給されるので、
この位相制御ループでは同相成分の信号が毎回変化する
ことになって位相引込みは成立しない。このため、判定
回路１６からは一定時間が経過しても検出信号は発生さ
れず、この結果受信信号はトレーニング信号ではないと
判定できる。
ｂｐｓのＦＳＫ信号からなる制御信号が到来した場合、
この制御信号は１６５０−か又は１８５０Ｈｚの正弦波
であるため、位相制御ループは位相引込みを行なわない
。すなわち、いまＶ２９の受信モードとなっているもの
と仮定すると、この場合の復調搬送波は１７００Ｈｚで
あるため、上記３００ｂｐｓのＦＳＫ信号が到来した場
合この信号のベースバンド信号はそれぞれ５０Ｈ１か又
は１５０Ｈ２の正弦波となる。そして本トレーニング信
号検出回路は、これらの正弦波を変調速度２４００ ）
１ｚで取込むので、減算器１１には例えば第３図（ａ）
、（ｂ）の実線に示す如き信号がそれぞれ入力されるこ
とになる。そしてこれらのベースバンド信号を減算器１
２で引算すると、隣合う信号はすべて同相なので、これ
により得られる各差信号は第３図（ａ）、（ｂ）の破線
に示す如くやはりすべて同相となる。したがって、これ
らの差信号を第１の乗算器１３に供給するとその隣合っ
たものが反転されて位相制御ループに供給されるので、
この位相制御ループでは同相成分の信号が毎回変化する
ことになって位相引込みは成立しない。このため、判定
回路１６からは一定時間が経過しても検出信号は発生さ
れず、この結果受信信号はトレーニング信号ではないと
判定できる。
このように本実施例であれば、トレーニング信号の先頭
部分の信号が２相繰返しパターンであることに看目し、
減算器１２で隣り合う２つの信号の差を求めてその差信
号に対し第１の乗算器１３で２回毎に１８０”回転させ
たのち位相制御ループに供給して位相制御を行なうよう
にしたので、Ｖ２９やＶ２７の高速変調信号からなるト
レーニング信号を確実に検出することができ、かつ搬送
波周波数に近い周波数の正弦波に対しては位相引込みが
成立しないので、３００ｂｐＳの制御信号をトレーニン
グ信号として誤検出する不具合は全く生じない。したが
って、従来のように３００ｂｐｓの制御信号の受信とＶ
２９．Ｖ２７の高速変調波信号の受信とを同時に並行し
て実行する必要がなくなり、この結果受信制御用のプロ
セッサはただ１個でよくしかも高速処理を必要としない
ので、構成が簡単で消費電力が少なく安価な復調装置を
提供することが可能となる。また、先に述べたように検
出精度が向上するので、通信回線の瞬断等に対しても安
定な検出を行なうことができる。
部分の信号が２相繰返しパターンであることに看目し、
減算器１２で隣り合う２つの信号の差を求めてその差信
号に対し第１の乗算器１３で２回毎に１８０”回転させ
たのち位相制御ループに供給して位相制御を行なうよう
にしたので、Ｖ２９やＶ２７の高速変調信号からなるト
レーニング信号を確実に検出することができ、かつ搬送
波周波数に近い周波数の正弦波に対しては位相引込みが
成立しないので、３００ｂｐＳの制御信号をトレーニン
グ信号として誤検出する不具合は全く生じない。したが
って、従来のように３００ｂｐｓの制御信号の受信とＶ
２９．Ｖ２７の高速変調波信号の受信とを同時に並行し
て実行する必要がなくなり、この結果受信制御用のプロ
セッサはただ１個でよくしかも高速処理を必要としない
ので、構成が簡単で消費電力が少なく安価な復調装置を
提供することが可能となる。また、先に述べたように検
出精度が向上するので、通信回線の瞬断等に対しても安
定な検出を行なうことができる。
尚、本発明は上記実施例に限定されるものではなく、例
えば減算回路、位相制御ループおよび判定回路の構成等
については、本発明の要旨を逸脱しない範囲で種々変形
して実施できる。
えば減算回路、位相制御ループおよび判定回路の構成等
については、本発明の要旨を逸脱しない範囲で種々変形
して実施できる。
以上詳述したように本発明は、トレーニング信号の先頭
部が２相繰返しパターンであることに看目し、ベースバ
ンド信号を所定の変調速度に従って取込んで互いに隣合
う信号の差を求め、その差信号を順次位相制御ループに
取込んでこの位相制御ループで各差信号の位相が交互に
１８０°変化することを条件に位相引込みを行ない、こ
の位相ＩＩ ｉｌｌループによる位相引込み状態が一定
時間連続したとき受信信号をトレーニング信号と判定す
るようにしたものである。
部が２相繰返しパターンであることに看目し、ベースバ
ンド信号を所定の変調速度に従って取込んで互いに隣合
う信号の差を求め、その差信号を順次位相制御ループに
取込んでこの位相制御ループで各差信号の位相が交互に
１８０°変化することを条件に位相引込みを行ない、こ
の位相ＩＩ ｉｌｌループによる位相引込み状態が一定
時間連続したとき受信信号をトレーニング信号と判定す
るようにしたものである。
したがって本発明によれば、回路構成の複雑化を招くこ
となくトレーニング信号を正確に検出することができ、
これにより検出精度が高くかつ装置の低価格化を因り得
る復調装置のトレーニング信号検出回路を提供すること
ができる。
となくトレーニング信号を正確に検出することができ、
これにより検出精度が高くかつ装置の低価格化を因り得
る復調装置のトレーニング信号検出回路を提供すること
ができる。
第１図乃至第３図（ａ）、（ｂ）は本発明の一実施例に
おけるトレーニング信号検出回路を説明するためのもの
で、第１図は同回路の回路ブロック図、第２図（ａ）、
（ｂ）はそれぞれＶ２９およびＶ２７のトレーニング信
号の先頭にある２相繰返しパターンとその差信号を複素
平面で表わし・た図、第３図（ａ）’、（ｂ）はそれぞ
れＶ２９受信時における１６５０Ｈｚおよび１８５０
Ｈｌの正弦 □゛波とその差信号を複素平面で表
わした図、第４図は従来説明に用いるための復調装置の
回路ブロック図である。 １・・・バンドパスフィルタ、２・・・自動利得制御回
路、３・・・ロールオフフィルタ、４・・・復調回路、
５・・・等化器、６・・・復号化回路、７・・・係数補
正回路、８・・・トレーニング信号検出回路、１１・・
・ラッチ回路、１２・・・減算器、１３・・・第１の乗
算器、１４・・・第２の乗算器、１５・・・ＰＬＬフィ
ルタ、１６・・・判定回路。
おけるトレーニング信号検出回路を説明するためのもの
で、第１図は同回路の回路ブロック図、第２図（ａ）、
（ｂ）はそれぞれＶ２９およびＶ２７のトレーニング信
号の先頭にある２相繰返しパターンとその差信号を複素
平面で表わし・た図、第３図（ａ）’、（ｂ）はそれぞ
れＶ２９受信時における１６５０Ｈｚおよび１８５０
Ｈｌの正弦 □゛波とその差信号を複素平面で表
わした図、第４図は従来説明に用いるための復調装置の
回路ブロック図である。 １・・・バンドパスフィルタ、２・・・自動利得制御回
路、３・・・ロールオフフィルタ、４・・・復調回路、
５・・・等化器、６・・・復号化回路、７・・・係数補
正回路、８・・・トレーニング信号検出回路、１１・・
・ラッチ回路、１２・・・減算器、１３・・・第１の乗
算器、１４・・・第２の乗算器、１５・・・ＰＬＬフィ
ルタ、１６・・・判定回路。
Claims (1)
- 【特許請求の範囲】 受信信号をベースバンド信号に変換したのち自動等化器
に供給して伝送路上の歪みを補正するように構成した復
調装置のトレーニング信号検出回路において、前記ベー
スバンド信号を所定の変調速度に従って取込み互いに隣
合う信号の差を求める減算回路と、この減算回路により
求められた差信号を順次取込み各差信号の位相が交互に １８０°変化することを条件に位相引込みを行なう位相
制御ループと、この位相制御ループによる位相引込み状
態が一定時間連続したとき受信信号をトレーニング信号
と判定する判定回路とを具備したことを特徴とする復調
装置のトレーニング信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22921284A JPS61107850A (ja) | 1984-10-31 | 1984-10-31 | 復調装置のトレ−ニング信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22921284A JPS61107850A (ja) | 1984-10-31 | 1984-10-31 | 復調装置のトレ−ニング信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107850A true JPS61107850A (ja) | 1986-05-26 |
Family
ID=16888575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22921284A Pending JPS61107850A (ja) | 1984-10-31 | 1984-10-31 | 復調装置のトレ−ニング信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107850A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020039089A (ja) * | 2018-09-05 | 2020-03-12 | 日本電信電話株式会社 | 光受信装置、光送信装置、及び周波数オフセット推定方法 |
-
1984
- 1984-10-31 JP JP22921284A patent/JPS61107850A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020039089A (ja) * | 2018-09-05 | 2020-03-12 | 日本電信電話株式会社 | 光受信装置、光送信装置、及び周波数オフセット推定方法 |
| WO2020050163A1 (ja) * | 2018-09-05 | 2020-03-12 | 日本電信電話株式会社 | 光受信装置、光送信装置、及び周波数オフセット推定方法 |
| US11451305B2 (en) | 2018-09-05 | 2022-09-20 | Nippon Telegraph And Telephone Corporation | Optical receiving apparatus, optical transmitting apparatus, and frequency offset estimation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5049830A (en) | Carrier recovery system and digital phase demodulator | |
| EP0105503A2 (en) | Automatic adaptive equalizer having improved reset function | |
| US5068875A (en) | Adaptive loop gain phase filter | |
| JPS6147454B2 (ja) | ||
| US4606045A (en) | Method and apparatus for detecting an equalizer training period in a receiving-end modem | |
| US5153527A (en) | Demodulation apparatus having reception state evaluation | |
| US4462108A (en) | Modem signal acquisition technique | |
| KR100323788B1 (ko) | 루프필터및위상동기루프 | |
| JP2959498B2 (ja) | 自動周波数制御回路 | |
| US5949829A (en) | Central error detecting circuit for FSK receiver | |
| JPH06244891A (ja) | 周波数オフセット対応式変復調装置 | |
| JPS61107850A (ja) | 復調装置のトレ−ニング信号検出回路 | |
| US5337332A (en) | Training detection apparatus | |
| US6490056B1 (en) | Communication speed switching device | |
| JP3298996B2 (ja) | フェージング検出方法及び回路 | |
| JP2524053B2 (ja) | モデム装置 | |
| EP0134860A1 (en) | Improved modem signal acquisition technique | |
| JP2626021B2 (ja) | 自動等化器の疑似引込み防止方式 | |
| JP2579986B2 (ja) | ２値８値検出装置 | |
| JP2001285147A (ja) | 自動等化回路 | |
| JP3533038B2 (ja) | データ復調装置 | |
| JPS58156264A (ja) | 搬送波検出装置 | |
| JP3340302B2 (ja) | 変復調装置 | |
| JP3387409B2 (ja) | ディジタル復調回路 | |
| CA2445472C (en) | Communication speed switching device |