JPS61103264A - システム構成テ−ブル作成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ転送用共通路に接続され構成する各種
装置の構成状況をシステム統轄部門が把握するためのシ
ステム構成テーブル作成方法に関する。

ｔｉ報処理技術の発達に伴い、情報処理システムとして
様々な装置が多種・多様の形式で接続されるようになっ
て来た。

これら各種のシステム構成装置は、システムが発展し、
拡大化、複雑化するに伴い変更される機会が多くなって
いる。上記システムを統轄する。

例えば中央処理装置等はこれらシステムの構成状況を常
に把握している必要がある。

かかるシステム構成状況の把握を効率的に行うことは、
情報処理システムを効率的に運用する上からも必要な事
項である。

〔従来の技術〕

第４図は情報処理システム構成例を示す。

第４図に示すように、現在の情報処理システムにはメモ
リ２．ディスク装置３．フロッピーディスク装置４等の
各種入出力装置（以下Ｉ　１０装置と称する）１回線制
御装置６，７．高速インタフェース制御装置５等のよう
な各種転送方式を持つ装置及びシステムを統轄し制御す
るシステム轄部（以下ＣＰＵ・と称する）ｌとが、シス
テム相互間のデータ転送用共通路であるバスａで接続さ
れ、システムを構成している。

ＣＰＩＩＩがこのようなシステムを統制制御するには。

どのような構成装置がどのように構成されているかを、
予め把握している必要があるが、その１つとしてｃｐｕ
ｔ内にシステム構成テーブル１ａを備える方法がある。

従来、このシステム構成テーブルＩａを作成する方法と
して、（１）ハードウェア的に構成する方法。

即ち例えば、システム構成テーブル設定板を持ち。

設定板の設定仕方によりシステム構成を認識する方法、
（２）システム生成時にソフトウェアでシステム構成テ
ーブル１ａを作成し認識する方法、　（３１ＣＰＵ１が
各構成装置をセンスしてシステム構成テーブル１ａを作
成し認識する方法等で行っていた。

〔発明が解決しようとする問題点〕 上述の方法でシステム構成テーブルｌａを作成す“””
’　　　　６　’％６．　＠え６．。１．１４よ（２１
（７）（４１ｒイ、よオ、よウユヶムが変更されたり、
構成装置の内容や数量が変更されたりした場合、その都
度ハードウェアやソフトウェアを変更する必要があり、
柔軟性に欠ける。

又（３）の例で作成する場合、全ての構成装置に当だる
必要があるためかなりの時間を要する等の問題点があっ
た。

ｃ問題点を解決するための手段〕 本発明は、上記問題点を解消した新規なシステム構成テ
ーブル作成方法を実、現することを目的とするものでな
り、該問題点は、制御装置側に所定順序で送出して来る
所定のオン・オフ信号を送出して来た順に格納する格納
手段と、前記各種装置側にそれぞれ設定されたカウンタ
値を保持する計数手段とを設け、前記共通路の持つクロ
ック信号を用いて前記各種装置は前記計数手段の設定値
をもとに、所定のオン・オフ信号をそれぞれが異なる所
定時期に付勢し、前記格納手段に送出する木　　　　゛
発明によるシステム構成テーブル作成方法により解決さ
れる・　　　　　　　　　　　　　　　　　　　　　　
（□〔作用〕 即ち、　ｃｐｕ側のシステム構成テーブルとしてシステ
ムに対応して予め想定される構成装置を一定のビット配
置で構成格納するシフトレジスタを設け、各構成装置側
には前記シフトレジスタのビット配置に対応したセント
値が設定されているカウンタを設け、バスクロックでビ
ット配置順に各構成装置側の信号線を付勢し、その時カ
ウンタ値の存在信号をシフトレジスタに送出することに
より。

わずかな時間でシステム構成テーブルを容易に作成する
ことが可能となる。

〔実施例〕

以下本発明の要旨を第１図〜第３図に示す実施例により
具体的に説明する。

第１図は本発明に係るシステム構成テーブル作成の一実
施例、第２図は第１図に示す一実施例のデータ転送順序
図、第３図は本発明に係るシステム構成テーブルのビッ
ト配置を示す一実施例をそれぞれ示す。尚企図を通じて
同一記号は同一対象物を示す。

次に１本実施例の動作を説明する。尚第１図にはシステ
ムを統轄するＣＰＩＪＩと、システム（ｎ成装置の代表
例としてメモリ２ａ、２ｂを示す。

ＣＰＵＩとメモリ２ａ、２ｂ等との接続は、クロック信
号線す、信号線Ｃ及びリセット信号線ｄで行うが　　　
　−全て共通バスａを用いて行うものとする。従って。

クロック信号綿すのクロック■は共通ハスａ用クロック
を利用することとする。

ｃｐｕ　を内のシフトレジスタ８には、第２図に示すよ
うにビット単位に想定されるシステム構成装置（例えば
、メモリ２ａ、２ｂ　、フロッピ°イディスク装置４等
）の全てを対応させ配置し、該当装置の存在、非存在を
“１”、“０”で表すようにしている。

一方、メモリ２ａ　、　２ｂに代表されるシステム構成
装置側のカウンタ１１はシフトレジスタ８上に配置され
た順に所定番号を設定（例えば、メモリ２ａを００、メ
モリ２ｂを０１等と設定する）シ、システム構成装置側
で装置が存在している場合２本データ転送中ば信号線Ｃ
の出力をインバータ１０．抵抗器Ｒ１ＮＡＮＤ回路１２
でプルアップして置き、非存在の場合オフとする。

上記状態で、システムがリセット■された場合。

シフトレジスタ８はリセット信号線ｄでリセット■され
、リセット■後のクロック信号線す上の数クロック０時
間でシフトレジスタ８上にデータを書込み、システム構
成テーブル１ａとする。

即ち、リセット■後１クロック目でメモリ２ａ。

２クロツク目でメモリ２ｂ、　　・・・と順次該当のカ
ウンタ１１を付勢し、この時の信号線Ｃがらの出力■を
シフトレジスタ８に書込み、最終のｎクロック目以降は
クロックホールド制御部９でクロック■を固定する。

尚信号線Ｃは本データ転送終了後は図示してない回路で
他用途の信号線Ｃとして切り替える等の処置を行う。

（発明の効果〕　　　　゛ 以上のような本発明によれば、システム統轄側ではシス
テム構成装置側を意識することなく、わ’、ｌｌ　　　
　　ずかな時間でシステム構成テーブルを作成するこが
出来ると言う効果がある。

【図面の簡単な説明】

第１図は本発明に係るシステム構成テーブル作成の一実
施例。 第２図は第１図に示す一実施例のデータ転送順序図。 第３図は本発明に係るシステム構成テーブルのヒント配
置を示す一実施例。 第４図は情報処理システム構成例。 をそれぞれ示す。 図において。 １はＣＰＵ。 １ａはシステム構成テーブル。 ２ａ、２ｂはメモリ、　　　　３は磁気ディスク装置。 ４はフロッピィディスク装置。 ５は高速インタフェース制御装置。 ６．７は回線制御装置、８はシフトレジスタ。 ９はクロックホールド制御部。 １０はインバータ、　　　　　１１はカウンタ。 １２はＮＡＮＤ回路。 をそれぞれ示す。 揶　１　図

Claims (1)

【特許請求の範囲】
1. データ転送用共通路にて接続される各種装置の構成状況
   をシステム構成テーブルとして保持する制御装置におい
   て、前記制御装置側に所定順序で送出して来る所定のオ
   ン・オフ信号を、送出して来た順に格納する格納手段と
   、前記各種装置側にそれぞれ設定されたカウンタ値を保
   持する計数手段とを設け、前記共通路の持つクロック信
   号を用いて前記各種装置は前記計数手段の設定値をもと
   に、所定のオン・オフ信号をそれぞれが異なる所定時期
   に付勢し、前記格納手段に送出することを特徴とするシ
   ステム構成テーブル作成方法。