JPS6110317A - 半導体リレ− - Google Patents
半導体リレ−Info
- Publication number
- JPS6110317A JPS6110317A JP59131732A JP13173284A JPS6110317A JP S6110317 A JPS6110317 A JP S6110317A JP 59131732 A JP59131732 A JP 59131732A JP 13173284 A JP13173284 A JP 13173284A JP S6110317 A JPS6110317 A JP S6110317A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- emitting diode
- light emitting
- current
- photocoupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明はフォトカプラを使って入切する半導体を用い
た半導体リレーに関する。
た半導体リレーに関する。
従来のこの檜のものとしては第3図及び第4図に示され
るものがある。
るものがある。
フォトカプラの発光ダイオード(1)の出す光をフォト
ダイオード(21C7オトトランジスタでもよい)に受
け、フォトダイオードC)に発生する電圧をトランジス
タ(3)のベースに加え、該トランジスタ+3)をオン
させるものである。
ダイオード(21C7オトトランジスタでもよい)に受
け、フォトダイオードC)に発生する電圧をトランジス
タ(3)のベースに加え、該トランジスタ+3)をオン
させるものである。
(5)は発光ダイオード(1)に加える電源、(6)は
その負荷抵抗である。
その負荷抵抗である。
σ)はトランジスタ(3)に加える電源、6)はその負
荷抵抗である。
荷抵抗である。
第2図に示すように従来のものの場合、発光ダイオード
(1)にて生ずる入力電流(横軸)の完全オフ時と完全
オン時の間に2いてはフォトダイオード(2)側に生ず
る出力電流(縦軸)は除々に増加し該フォトダイオード
(2)側の回路の大切時に半導通状態が生じる欠点があ
った。
(1)にて生ずる入力電流(横軸)の完全オフ時と完全
オン時の間に2いてはフォトダイオード(2)側に生ず
る出力電流(縦軸)は除々に増加し該フォトダイオード
(2)側の回路の大切時に半導通状態が生じる欠点があ
った。
この半導通状態では、出力側のフォトダイオード(2)
又はトランジスタ(B)のパワー損失が大きな値となり
、素子の自己発熱によりフォトカプラが破壊することが
あった。
又はトランジスタ(B)のパワー損失が大きな値となり
、素子の自己発熱によりフォトカプラが破壊することが
あった。
この発明はフォトカプラを使って入切する半導体リレー
に8いて、入力電流が不十分なときに生ずる半導通状態
をな≦してフォトカプラの熱破壊を防止することにある
。
に8いて、入力電流が不十分なときに生ずる半導通状態
をな≦してフォトカプラの熱破壊を防止することにある
。
この発明による半導体リレーは、j81図及び第2図に
示すように、フォトカプラを形成する発光ダイオード(
υの出す光をフォトトランジスタ又はフォトダイオード
等の受光素子ン)に受け、受光素子(2)に発生する電
圧で出力回路をオンさせる半導体リレーに2いて、発光
ダイオード(1)と直列にサイリスタ(97を挿入し、
該発光ダイオード(υとサイリスタ(9)の直列回路に
抵抗GO)、(11)を並列接続し、該抵抗(10)、
ODの分岐点にサイリスタ(9)のゲート端子を接続し
て成るものである。
示すように、フォトカプラを形成する発光ダイオード(
υの出す光をフォトトランジスタ又はフォトダイオード
等の受光素子ン)に受け、受光素子(2)に発生する電
圧で出力回路をオンさせる半導体リレーに2いて、発光
ダイオード(1)と直列にサイリスタ(97を挿入し、
該発光ダイオード(υとサイリスタ(9)の直列回路に
抵抗GO)、(11)を並列接続し、該抵抗(10)、
ODの分岐点にサイリスタ(9)のゲート端子を接続し
て成るものである。
図示例では、受光素子(2)としてフォトダイオードを
使用している。
使用している。
受光素子であるフォトダイオード(2)に発生する電圧
ヲトランジスタ(3)に加え、該トランジスタ但)で出
力回路をオンさせるのである。
ヲトランジスタ(3)に加え、該トランジスタ但)で出
力回路をオンさせるのである。
β)は発光ダイオード(1)に加える電源、(6)は負
荷抵抗である。
荷抵抗である。
(7)はトランジスタ3)に加える電源、(8)はその
負荷抵抗である。
負荷抵抗である。
この発明にあっては、入力側の発光ダイオード(1)に
直列にサイリスタ(9)を挿入し、該サイリスタ(9)
のゲート電圧がある一定値以上になるまではサイリスタ
(9)がオンせず、発光ダイオード(1)に電流が流れ
ないようにしているのである。
直列にサイリスタ(9)を挿入し、該サイリスタ(9)
のゲート電圧がある一定値以上になるまではサイリスタ
(9)がオンせず、発光ダイオード(1)に電流が流れ
ないようにしているのである。
入力電圧が上昇して、サイリスタのゲートとカソード閲
に接続されている抵抗ODの電位降下が大きくなると、
サイリスタ(9月ζ加わるゲート電圧が大きくなり、サ
イリスタ(9)がオンする。よって発光ダイオード(1
)にも電流が、−気に流れ出す。
に接続されている抵抗ODの電位降下が大きくなると、
サイリスタ(9月ζ加わるゲート電圧が大きくなり、サ
イリスタ(9)がオンする。よって発光ダイオード(1
)にも電流が、−気に流れ出す。
逆にこの状態から、入力電流を徐々Iこ下げてゆくと、
やがて、入力電流はサイリスタ(9)の保持電流以下と
なり一サイリスタ(91は急激にオフ状態となり、発光
ダイオード(1)の発光も停止する。以上のように、発
光ダイオード(1)に流れる電流をサイリスク(9)に
より急激に変化させることにより、発光ダイオード(1
)の出す光を受光するフォトダイオード(2)を流れる
電流をも急激に変化させ、半導通状態をなくしているの
である。
やがて、入力電流はサイリスタ(9)の保持電流以下と
なり一サイリスタ(91は急激にオフ状態となり、発光
ダイオード(1)の発光も停止する。以上のように、発
光ダイオード(1)に流れる電流をサイリスク(9)に
より急激に変化させることにより、発光ダイオード(1
)の出す光を受光するフォトダイオード(2)を流れる
電流をも急激に変化させ、半導通状態をなくしているの
である。
312図は、この状態を示すグラフであり、入力電流が
完全オン状態に達するとただちに出力電流がオンし、逆
に入力電流がオフ状態にまで十分に下がると出力電流が
オフすることを示している。
完全オン状態に達するとただちに出力電流がオンし、逆
に入力電流がオフ状態にまで十分に下がると出力電流が
オフすることを示している。
〔発明の効果」
以上のようにこの発明による半導体リレーは、フォトカ
プラの半導通状態を防止することができるようになって
いるので、フォトカプラを自己発熱による破壊から守る
ことができるようになったのである。
プラの半導通状態を防止することができるようになって
いるので、フォトカプラを自己発熱による破壊から守る
ことができるようになったのである。
′s1図及び第2図はこの発−の一実施例を示す図で、
m1図は回路図、第2図はグラフ、第3図及び第4図は
従来例を示す図で、513mは回路図、掛4図はグラフ
である。
m1図は回路図、第2図はグラフ、第3図及び第4図は
従来例を示す図で、513mは回路図、掛4図はグラフ
である。
Claims (1)
- (1)フォトカプラを形成する発光ダイオード(1)の
出す光をフォトトランジスタ又はフォトダイオード等の
受光素子(2)に受け、受光素子(2)に発生する電圧
で出力回路をオンさせる半導体リレーにおいて、発光ダ
イオード(1)と直列にサイリスタ(9)を挿入し、該
発光ダイオード(1)とサイリスタ(9)の直列回路に
抵抗(10)、(11)を並列接続し、該抵抗(10)
、(11)の分岐点にサイリスタ(9)のゲート端子を
接続して成る半導体リレー。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59131732A JPS6110317A (ja) | 1984-06-25 | 1984-06-25 | 半導体リレ− |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59131732A JPS6110317A (ja) | 1984-06-25 | 1984-06-25 | 半導体リレ− |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6110317A true JPS6110317A (ja) | 1986-01-17 |
Family
ID=15064896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59131732A Pending JPS6110317A (ja) | 1984-06-25 | 1984-06-25 | 半導体リレ− |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6110317A (ja) |
-
1984
- 1984-06-25 JP JP59131732A patent/JPS6110317A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0190925B1 (en) | A protection circuit for an insulated gate bipolar transistor | |
US4745311A (en) | Solid-state relay | |
JPH0654866B2 (ja) | 入出力端子を有する電子制御回路 | |
US4086503A (en) | Control circuit initiating conduction of an opto-isolator unit | |
JP3583803B2 (ja) | 半導体デバイス | |
KR940006258A (ko) | 반도체장치 및 고체촬상장치의 수평레지스터 | |
US4339670A (en) | Zero voltage switching AC relay circuit | |
JPS577151A (en) | Monolithic ic circuit | |
WO1993001639A1 (en) | Circuit protection arrangement | |
US4322637A (en) | Solid state switch | |
JPS6110317A (ja) | 半導体リレ− | |
US3256448A (en) | Protection circuit of a transistor type direct current constant voltage device | |
KR200176401Y1 (ko) | 캐패시터 돌입 전류방지 회로 | |
JPS57147278A (en) | Protecting device for mis integrated circuit | |
JPS6110318A (ja) | 半導体リレ− | |
JP2818611B2 (ja) | 半導体リレー回路 | |
JPS5735422A (en) | Semiconductor circuit | |
SU1517014A1 (ru) | Устройство защиты нагрузки от перенапр жени на выходе стабилизатора | |
JP2547101Y2 (ja) | 過電流保護回路 | |
JPH0653803A (ja) | 固体リレー | |
JPS57162970A (en) | Delay circuit | |
SU928497A1 (ru) | Устройство дл защиты силовой цепи от перегрузки и короткого замыкани | |
JPS54147449A (en) | Protective circuit | |
JP2815092B2 (ja) | 電源装置 | |
SU1374209A1 (ru) | Стабилизатор напр жени посто нного тока |