JPS611026A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS611026A
JPS611026A JP59098542A JP9854284A JPS611026A JP S611026 A JPS611026 A JP S611026A JP 59098542 A JP59098542 A JP 59098542A JP 9854284 A JP9854284 A JP 9854284A JP S611026 A JPS611026 A JP S611026A
Authority
JP
Japan
Prior art keywords
substrate
recess
periphery
pattern
photoresist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59098542A
Other languages
English (en)
Inventor
Shuichi Miura
秀一 三浦
Teruo Sakurai
照夫 桜井
Osamu Wada
修 和田
Shigenobu Yamagoshi
茂伸 山腰
Tatsuyuki Sanada
真田　達行
Hideki Machida
町田　英樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59098542A priority Critical patent/JPS611026A/ja
Priority to US06/734,319 priority patent/US4719498A/en
Priority to EP85303488A priority patent/EP0162677B1/en
Priority to DE85303488T priority patent/DE3587588D1/de
Priority to KR1019850003401A priority patent/KR890004479B1/ko
Publication of JPS611026A publication Critical patent/JPS611026A/ja
Priority to US07/112,305 priority patent/US5001080A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、光半導体素子と通常の半導体素子のように高
さの差が大である半導体素子を同一基板上に集積化する
ような場合に適用して好結果が得られる半導体装置の製
造方法にかんする。
従来技術と問題点 近年、光半導体素子、例えば、ｐｉｎフォト・ダイオー
ドと通常の半導体素子、例えば、電界効果型トランジス
タとを組合せて同一基板上に形成することが盛んに研究
されている。
第１図はそのような半導体装置の要部切断側面図である
。
図に於いて、１は半絶縁性ＧａＡｓ基板、２はｎ型Ｇａ
Ａｓ能動層、３はｎ＋型ＧａＡｓコンタクト層、４はｎ
−型ＧａＡｓ光吸収層、５はｐ＋型Ａ４ＧａＡｓコンタ
クト層、６はソース電極、７はドレイン電極、８ばゲー
ト電極、９はｎ側コンタクト電極、１０はｐ側コンタク
ト電極、ｈνは入射光、ＦＴは電界効果型トランジスタ
部分、ＰＤはｐｉｎフォト・ダイオード部分をそれぞれ
示している。
ここで、各半導体層に於ける不純物濃度及び厚さを例示
すると次の通りである。
ｎ型ＧａＡｓ能動層２について 不純物濃度：　Ｉ　Ｘ　１０１？　　（ｃｍ−３）厚さ
：０．２Ｃμｍ〕 ｎ”型ＧａＡｓコンタクト層３について不純物濃度：　
ｌ　Ｘ　Ｉ　Ｑ１０（ｃｍ−”）厚さ＝２　〔μｍ〕 ｎ−型ＧａＡｓ光吸収層について 不純物濃度：　５　Ｘ　Ｉ　Ｑ”　　（ｃｍ−３）厚さ
：３　〔μｍ〕 ｐ＋型Ａｊ２ＧａＡｓコンタクト層５ 不純物濃度：　＞　ｌ　Ｘ　Ｉ　Ｑ”　　（ｃｍ−’）
厚さ＝１　〔μｍ〕 さて、前記説明した第１図に見られるｐｉｎフォト・ダ
イオード部分ＰＤに於ける半導体層全体の厚さは６　〔
μｍ３以上にもなり、これに対し、電界効果型トランジ
スタ部分ＦＴのｎ型ＧａＡｓ能動層２に於ける厚さは０
．２　〔μｍ〕程度であるから、両者を同一基板の表面
にそのまま形成したのでは、その段差は極めて大きいも
のになってしまう。
そこで、この従来例では、半絶縁性ＧａＡｓ基板１の一
部を除去し、ｐｉｎフォト・ダイオードＰＤの厚さに相
当する深さを有する凹所を形成し、該凹所内にｐｉｎフ
ォト・ダイオード部分ＰＤを、そして、凹所外、即ち、
半絶縁性ＧａＡｓ基板１に於ける本来の表面に電界効果
型トランジスタ部分ＦＴをそれぞれ形成してあり、その
ようにすることに依って、全体の表面に於ける高さを揃
えるようにしている。
このようにした場合、写真工程が容易にはなるが、従来
技術に依って前記凹所を形成した場合、該凹所に於ける
傾斜面がかなり切り立った状態に形成されるので、ｐｉ
ｎフォト・ダイオード部分ＰＤと電界効果型トランジス
タ部分ＦＴとを結ぶ配線が断線する虞があり、また、例
えばフォト・レジスト工程を必要とする種々の加工をす
る際に急峻なメサ・エツジ部分を覆う為に厚いフォト・
レジスト膜を形成しなければならないなど種々の対策が
必要である。
このような欠点を回避する為、ｐｉｎフォト・ダイオー
ド部分ＰＤをメサ・エツチングすることなく、その表面
を半絶縁性ＧａＡｓ基板１のそれと同一に保つことが考
えられる。
そのようにする場合、凹所内を含め全面に半導体層を成
長させ、該凹所内にのみ半導体層を残して他を機械的或
いは化学的に除去することになるが、従来技術でそのよ
うな加工をすると、凹所内に成長された半導体層に於け
る厚さのウェハ内均−性及び製造歩留りが悪く、また、
特に化学的な除去に依った場合、ｐｉｎフォト・ダイオ
ード部分ＰＤの表面と半絶縁性ＧａＡｓ基板１の表面と
の界面部分に於いて、ｐｊｎフォト・ダイオード部分Ｐ
Ｄのエツチング制御が困難であることから過剰なエツチ
ングがされて凹所が形成される等、この場合も製造歩留
りなどの面で問題がある。
発明の目的 本発明は、高さに大きな差がある半導体素子をその表面
が同一平面に在るように揃えて同一基板上に形成するこ
とができるようにする為の凹所が緩やかな傾斜面を介し
て形成されるようにし、該凹所内に形成される半導体層
の厚さがウェハ内で均一に維持され、且つ、該ウェハの
製造歩留りが向上されるようにし、その結果、半導体装
置を製造した場合、各半導体素子を配線で容易に接続で
きるプレーナ型にすることが可能であるようにして断線
が生じないようにする。
発明の構成 本発明に於ける半導体装置の製造方法では、基板にフォ
ト・レジスト膜を形成し、次いで、光を分散或いは集束
させる光学系を有するマスクを介して前記フォト・レジ
スト膜に強度分布を有する光照射を行ってから現像する
ことに依り周辺に緩斜面を有するパターンを形成し、次
いで、トライ・エツチング法を適用して前記フォト・レ
ジスト膜に於けるパターンを前記基板に転写することに
依り周辺に緩斜面を有する凹所を形成する工程が含まれ
てなることを特徴とする構成を採っている。
このような構成を採ることに依り、前記基板に形成され
た凹所を埋める半導体層を成長させ且つその凹所外に於
ける不要部分を除去した場合、該凹所の周辺が緩斜面を
なしていることがら該凹所内に成長された半導体層の厚
さは所定値に維持されるので、そのウェハ内の均一性は
極めて良好であり、また、製造歩留りも向上する。
発明の実施例 本発明に於いては、周辺が緩斜面をなしている凹所を基
板に形成するに際し、先ず、周辺が緩斜面をなしている
開口を有するフォト・レジスト膜を基板上に形成する。
それには、フォト・レジストに於ける感光特性が露光量
に依存することに着目し、光学系を用いて露光量を緩や
かに変化させ、これに依り前記したような周辺が緩斜面
をなしている開口を有するフォト・レジスト膜を形成し
、それを基板に転写することに依り、その基板に同様な
緩斜面を有する凹所を形成し、その凹所内に半導体素子
を埋め込むようにする。
前記露光量を緩やかに変化させる光学系としては第２図
に見られるマスクを用いるようにしている。
第２図は該治具の要部斜面図である。
図に於いて、１１は感光性ガラス、ＩＩＡは感光性ガラ
ス１１に形成されたテーパ付き溝、１２はテーパ付きｍ
１ｌＡ内に配設された光ファイバをそれぞれ示している
。
尚、ここで用いている感光性ガラス１１は、その−辺が
約６．　２５　（ｃｍ）　　（２，５（インチ〕）の正
方形である。
このマスクを作製するには、感光性ガラス１１にフォト
・リソグラフィ技術とエツチングを適用し、表面から裏
面に向かってテーパが付与されている１ｌｌｉｌｌＡを
形成し、円柱レンズ、として作用する光ファイバ１２を
接着剤で固定することに依り配設する。尚、テーパにつ
いては第３図を参照されると良い。このテーパは光ファ
イバＩ２の上下方向の位置精度に係わるものであるから
、その角度は正確に制御されなければならないが、感光
性ガラス１１を用いれば、そのようなテーパ付き講１１
Ａを精密に形成することは容易である。
第３図乃至第１０図は前記のようなマスクを用いて本発
明を実施する場合の一例を解説する為の工程要所に於け
る半導体装置の要部切断側面図であり、以下、これ等の
図を参照しつつ説明する。
第３図参照 （ａｌ　　半絶縁性ＧａＡｓ基板２１上に厚さ例えば６
〔μｍ〕程度のフォト・レジスト膜２２を形成する。
ｆｂｌ　　マスクを介してフォト・レジスト膜２２を露
光させるが、その際、マスクはフォト・レジスト膜２２
と平行に配置される必要がある。
これを実現するには、マスクの寸法を通常のフォト・マ
スクと同様にし、従来、多用されている露光技法を適用
すれば容易である。
前記のようにして露光を行うと、光ファイバ１２の中心
直下が最も露光量が大であり、そごから離陥するにつれ
て小さくなり、従って、強度分布をもった露光が行われ
ることになる。
第４図参照 （Ｃ１現像を行うと、図示されているように、周辺に緩
斜面２２Ａを有するパターン２２′が形成される。
第５図参照 ＋ｄ）　　イオン・エツチング法或いは反応性イオン・
エツチング法等のドライ・エッチング法を適用すること
に依り全面をエツチングする。
このエツチングに依って、フォト・レジスト膜２２に於
けるパターン２２′が半絶縁性ＧａＡｓ基板２１に転写
されて周辺に緩斜面を有する凹所２１′が形成される。
第６図参照 （ｅｌｐｉｎｌルミｎフォトードを形成する為に必要と
さ、れる層構成の多層半導体層を形成する。
例えば、分子線エピタキシャル成長（ｍｏｌｅｃｕｌａ
ｒ　　ｂｅａｍ　　ｅｐｉｔａｘｙ：ＭＢＥ）法を適用
することに依り、次の各層を順次に成長させる。
ｎ＋型ＧａＡｓコンタクト層２３ 不純物濃度：　Ｉ　Ｘ　１０”　（ｃｍ−３）厚さ：２
　〔μｍ〕 ｎ−型ＧａＡｓ光吸収層２４ 不純物濃度：５ｘｌＯ菫’　　（ｃｍ　−３）厚さ：３
　（μｍ〕 Ａ　Ａ　Ｘ　Ｇ　ａ　Ｉ−Ｘ　Ａ　ｓ高抵抗層２５Ｘ値
：０．３ 比抵抗ρ：〜１０°　〔Ω・ｃｍ） 厚さ＝１　〔μｍ〕 尚、Ａ＃、Ｇａ、−ＸＡｓ高抵抗層２５はｐ＋型であっ
ても良い。また、例示されているように、ＡＩ！ＸＧａ
、−，１Ａｓｌｉｊが高抵抗層である場合、この部分に
は、後にｐ＋型領領域形成する必要があることば勿論で
ある。
第７図参照 （ｆ）　　厚さ例えば６　〔μｍ〕程度のフォト・レジ
スト膜２６を再び形成する。
（ｇｌ　　前記工程（ｂｌに於いて実施したフォト・レ
ジスト膜２２の露光の場合とは、光の強度分布が逆にな
るように、即ぢ、凹所２１′の中心に於ける露光量が最
も小で、そこから離隔するにつれて大になるような露光
を行う。
第８図参照 （ｈｌ　　現像を行うと、図示されているように、凹所
２１′内のみにフォト・レジスト膜２６を残留させるこ
とができる。
第９図参照 （Ｄ　　前記工程（ｄｌに於ける場合と全く同様にして
ドライ・エッチングを行う。
このエツチングに依り、ｐｉｎフォト・ダイオード部分
ＰＤが半絶縁性ＧａＡｓ基板２１内に完全に埋め込まれ
た状態になる。
第１０図参照 （ｊｌ　　例えばイオン注入法を適用することに依り、
電界効果型トランジスタ部分ＦＴに於ける能動領域２７
を形成する。尚、前記したように、記号２５で指示した
ＡＡｘ　Ｇａ、−ＸＡｓ層が高抵抗層である場合には、
この工程に於ける前後で該高抵抗層内にｐ＋型領領域形
成すると良い。
（ｋ＋　　この後、通常の技法を適用することに依り、
ｐｉｎフォト・ダイオード部分のｎ側コンタクト電極２
８、ｐ側コンタクト電極２９及び電界効果型トランジス
タ部分のソース電極３０、ドレイン電極３１、ゲート電
極３２等を形成して完成する。
このようにして得られた半導体装置の表面は平坦である
。
第１１図は本発明を実施する場合に必要とされるマスク
の他の例を表す要部斜面図である。
このマスクでは、ガラス３３にレーザ光をスポット状に
照射して複数のレンズ３４を形成した構成になっていて
、マスクとしての作用及び効果は第２図に関して説明し
たものと変わりない。
発明の効果 本発明に於ける半導体装置の製造方法では、基板にフォ
ト・レジスト膜を形成し、次いで、光を分散或いは集束
させる光学系を有するマスクを介して前記フォト・レジ
スト膜に強度分布を有する光照射を行ってから現像する
ことに依り周辺に緩斜面を有するパターンを形成し、次
いで、ドライ・エッチング法を適用して前記フォト・レ
ジスト膜に於けるパターンを前記基板に転写することに
依り周辺に緩斜面を有する凹所を形成する工程が含まれ
てなることを特徴とする構成を採っている。
このように、本発明に依れば、周辺に緩斜面を有する凹
所を容易に形成することができるから、その凹所内を埋
める半導体層を成長させ、その不要部分を除去した場合
、凹所内に於ける半導体層の厚さはウェハ全面に互り均
一となり、その製造歩留りも飛躍的に向上するものであ
る。
従って、このウェハを用いて光半導体素子と通常の半導
体素子のように高さに差がある半導体素子を集積化した
場合、配線が容易になることは勿論のこと、得られる半
導体装置の特性は良好である。
本発明を実施するに際しては、何等特殊な技術を必要と
せず、強度分布を有する光照射を行う場合に用いるマス
クも現用の技術に依って容易に作製することができる。
【図面の簡単な説明】 第１図は従来の半導体装置を例示する要部切断側面図、
第２図は本発明を実施するに際して用いるマスクの要部
斜面図、第３図乃至第１０図は本発明一実施例を説明す
る為の工程要所に於ける半導体装置の要部切断側面図、
第１１図は光ファイハを用いないマスクを例示する要部
斜面図をそれぞれ表している。 図に於いて、１１は感光性ガラス、ＩＩＡは感光性ガラ
ス１１に形成されたテーパ付き溝、１２は光ファイバ、
２１は半絶縁性ＧａＡｓ基板、２１′は凹所、２２はフ
ォト・レジスト膜、２２Ａは緩斜面、２２′は凹所のパ
ターン、２３はｎ＋型ＧａＡｓコンタクト層、２４はｎ
−型ＧａＡｓ光吸収層、２５はＡＡｘ　Ｇａ、−ＸＡｓ
高抵抗層、２６はフォト・レジスト膜、２７は能動領域
、２８はｎ側コンタクト電極、２９はｐ側コンタクト電
極、３０はソース電極、３１はドレイン電極、３２はゲ
ート電極をそれぞれ示している。 特許出願人　　　冨士通株式会社 代理人弁理士　　相　谷　昭　司 代理人弁理士　　渡　邊　弘　− 第１図 第２図 第４図 第５因 第６図 第７図 Ｎ　＋　　　　Ｉ　ｍ１ｌｌｌｌｌｌｌｌｌｌｌ第８図 第９図 第１０図

Claims (1)

    【特許請求の範囲】
  1. 基板にフォト・レジスト膜を形成し、次いで、光を分散
    或いは集束させる光学系を有するマスクを介して前記フ
    ォト・レジスト膜に強度分布を有する光照射を行ってか
    ら現像することに依り周辺に緩斜面を有するパターンを
    形成し、次いで、ドライ・エッチング法を適用して前記
    フォト・レジスト膜に於けるパターンを前記基板に転写
    することに依り周辺に緩斜面を有する凹所を形成する工
    程が含まれてなることを特徴とする半導体装置の製造方
    法。
JP59098542A 1984-05-18 1984-05-18 半導体装置の製造方法 Pending JPS611026A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP59098542A JPS611026A (ja) 1984-05-18 1984-05-18 半導体装置の製造方法
US06/734,319 US4719498A (en) 1984-05-18 1985-05-14 Optoelectronic integrated circuit
EP85303488A EP0162677B1 (en) 1984-05-18 1985-05-17 Method of forming a semiconductor device comprising an optical and an electronic element
DE85303488T DE3587588D1 (de) 1984-05-18 1985-05-17 Verfahren zur Herstellung einer Halbleitervorrichtung mit einem optischen und einem elektronischen Bauelement.
KR1019850003401A KR890004479B1 (ko) 1984-05-18 1985-05-17 반도체장치 및 그 제조방법
US07/112,305 US5001080A (en) 1984-05-18 1987-10-26 Method for producing a monolithically integrated optoelectronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59098542A JPS611026A (ja) 1984-05-18 1984-05-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS611026A true JPS611026A (ja) 1986-01-07

Family

ID=14222570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59098542A Pending JPS611026A (ja) 1984-05-18 1984-05-18 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JPS611026A (ja)
KR (1) KR890004479B1 (ja)

Also Published As

Publication number Publication date
KR890004479B1 (ko) 1989-11-04
KR850008059A (ko) 1985-12-11

Similar Documents

Publication Publication Date Title
US6252286B1 (en) Semiconductor device having a light-receiving element, optical pickup device and method of manufacturing a semiconductor device having a light-receiving element
KR100306414B1 (ko) 광검출기
JPH07117631B2 (ja) 自動整合光部品
US5485495A (en) X-ray mask, and exposure apparatus and device production using the mask
US6917032B2 (en) Semiconductor photo-detector, semiconductor photodetection device, and production methods thereof
EP0753765A2 (en) Method for forming multiple-layer microlenses and use thereof
JP3777163B2 (ja) フォトダイオードの製造方法
JP3117886B2 (ja) レジストパターン形成用のマスク、レジストパターンの形成方法およびレンズの製造方法
JP2970545B2 (ja) モノリシックレンズの製造方法
JP2001028456A (ja) 半導体発光素子
US20040165856A1 (en) Fiber optic chip wih lenslet array and method of fabrication
US6335216B1 (en) Method for fabricating a semiconductor optical device having a ridge stripe
JPS611026A (ja) 半導体装置の製造方法
US20030027084A1 (en) Method and apparatus for using an excimer laser to pattern electrodeposited photoresist
JPH06105686B2 (ja) 半導体装置の製造方法
WO1992005473A1 (en) Processing method for fabricating electrical contacts to mesa structures in semiconductor devices
JPS611027A (ja) 半導体装置の製造方法
JP2861642B2 (ja) 半導体装置の製造方法
JP2827376B2 (ja) 半導体光導波路の製造方法
KR0135695B1 (ko) 반도체소자
TWI770705B (zh) 在半導體基板上以微影製程形成光學結構之方法
JPH06151942A (ja) 半導体受光素子及びその製造方法
JPH10512105A (ja) テーパーガイド領域を有するレーザーの製造方法
JPH10284364A (ja) 電子ビーム露光用アライメントマーク、電子ビーム露光方法および電子ビーム露光装置
US20050046950A1 (en) Method of registering a molded lenslet array with an array of light emitting elements