JPS6098673A - 電荷結合素子 - Google Patents
電荷結合素子Info
- Publication number
- JPS6098673A JPS6098673A JP20641583A JP20641583A JPS6098673A JP S6098673 A JPS6098673 A JP S6098673A JP 20641583 A JP20641583 A JP 20641583A JP 20641583 A JP20641583 A JP 20641583A JP S6098673 A JPS6098673 A JP S6098673A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- pulse
- electrode
- output
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 2
- 238000003491 array Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はｉは荷結合素子、特に複数列の電荷転送チャネ
ルを有する市、荷結合素子に関する。
ルを有する市、荷結合素子に関する。
近年、半導体集積回路技術の急速７，１′進歩を背景と
して、電荷結合素子（以後ＣＣＩ）と記４−）は多素子
化、高密度化される傾向φこある。特に、ＣＣＤんｌ旧
いｔ−イメージセンサあるいＣ１１ｌＮ柾般Ｊ４Ｃどに
おいてはその傾向が顕著である。ところで、このような
高密度のＣＯＤを実現するに（ま種々の問題がある。そ
の一つは、フォトマスクあるいは素子の加工技術等の制
約によってマスク設計の最小寸法が制限されていること
である。このためＣＯＤの電極寸法あるいは電極間隙は
ある一定値以下には小さくできず、したがって単位素子
の最小寸法が限られてしまう。このことはＣＣＤを多素
子化する際にチップサイズの１犬という好ましくない結
果を招く。このような不都合を避けるため従来様々の工
夫がなされている。その一つはＣＣＤの重荷転送チャネ
ルを複数列設け、入力信号を各列に掘り分けて転送を行
なわせる方法である。
して、電荷結合素子（以後ＣＣＩ）と記４−）は多素子
化、高密度化される傾向φこある。特に、ＣＣＤんｌ旧
いｔ−イメージセンサあるいＣ１１ｌＮ柾般Ｊ４Ｃどに
おいてはその傾向が顕著である。ところで、このような
高密度のＣＯＤを実現するに（ま種々の問題がある。そ
の一つは、フォトマスクあるいは素子の加工技術等の制
約によってマスク設計の最小寸法が制限されていること
である。このためＣＯＤの電極寸法あるいは電極間隙は
ある一定値以下には小さくできず、したがって単位素子
の最小寸法が限られてしまう。このことはＣＣＤを多素
子化する際にチップサイズの１犬という好ましくない結
果を招く。このような不都合を避けるため従来様々の工
夫がなされている。その一つはＣＣＤの重荷転送チャネ
ルを複数列設け、入力信号を各列に掘り分けて転送を行
なわせる方法である。
第１図（ａｌ 、 （ｂ）は、このような従来のＣＣｌ
）の出力近傍の素子構成の一例を簡略化して模式的に示
している。第１図において、１〜４はＣＣＤの７Ｍ。
）の出力近傍の素子構成の一例を簡略化して模式的に示
している。第１図において、１〜４はＣＣＤの７Ｍ。
荷転送チャネル、５〜７は出力アンプ、８〜１０は直流
バイアスされた出力ゲート電極、１１〜Ｉ８はＣＣ’ｌ
）を駆動する第１の相のパルスφ１に接続された転送電
極、１９〜２６は第２の相のパルスφ２ζこ接続された
転送電極、２７〜２９は信号出力端子である、第１図１
ａｌ 、 （ｂ）に示すＣＣＤでは、信号電荷は二つの
電荷転送チャネル１．２あるいは３．４に振り分けられ
て転送される。また第１図ｔａ）では二つのチャネル１
．２にそれぞれ独立に出力アンプ２７゜２８が配置され
、第２図ｔｂ）では二つのチャネル３゜４に共通に出力
アンプ２９が配置されている。
バイアスされた出力ゲート電極、１１〜Ｉ８はＣＣ’ｌ
）を駆動する第１の相のパルスφ１に接続された転送電
極、１９〜２６は第２の相のパルスφ２ζこ接続された
転送電極、２７〜２９は信号出力端子である、第１図１
ａｌ 、 （ｂ）に示すＣＣＤでは、信号電荷は二つの
電荷転送チャネル１．２あるいは３．４に振り分けられ
て転送される。また第１図ｔａ）では二つのチャネル１
．２にそれぞれ独立に出力アンプ２７゜２８が配置され
、第２図ｔｂ）では二つのチャネル３゜４に共通に出力
アンプ２９が配置されている。
第２図は、従来のＣＣＪ）の出力近傍の断面図を示し、
本例では第１図１ａｌの転送チャネル１に沿った・ｉＪ
ｒ而図面示している。第２図において、：３１は半導体
基板（本例で（まＰ型のシリコン基板を示ｔ）、３２は
Ｎ型の埋込みチャネル、３３はＮ型の拡散層で端子３７
Ｅこ接続され直流電圧ｖ１Ｌｌ）が印加さイ’Ｌる。３
４はＮ型の拡散層で信号電荷を検知するための浮遊拡散
層である。３５は出力アンプ、：３６は出力端子、３８
はリセ、トゲ−１・′［１Ｌ１全でパルスφＩｔｌが印
加される。：（９は出力ゲート′ｔＩ（極で直流電圧Ｖ
。０が印加さレル。４０〜４３はＣＣ１）の転＞’ｊ＜
’ｉ： ４ｆｆｌ テ４０ 、４２ ＋ｉ第１の相の
パルスφ言こ、 ４１ 、４３は第２の相ノハルスφ２
に接続さｎている。４４〜４７はポテンシャルバリヤ８
％生させるための手段で、通常ボロンのイオン注入によ
り形成されている。第３図は第１図（ａｌに示されるＣ
ＯＤを駆動するためのパルス波形および出力信号波形を
示す。第３図において、φ１．φ２はＣＣＤの転送電極
に印加さｎ、るパルス波形で本例では相補性のパルスを
示している。φ□□はｆｊｌの転送チャネルのリセット
ゲ−１−′ＦＸ、ｆ３８に印Ｕ１１１される第１のリセ
ットパルス、φＲ２は第２の転送チャネルのリセットゲ
ート電極（図示せず）に印加される第２のリセットパル
スの波形を示す。Ｖｏ＋ ＋ｖｏ２はそ２ｔぞれ第１お
よび第２の転送チャネルｊ。
本例では第１図１ａｌの転送チャネル１に沿った・ｉＪ
ｒ而図面示している。第２図において、：３１は半導体
基板（本例で（まＰ型のシリコン基板を示ｔ）、３２は
Ｎ型の埋込みチャネル、３３はＮ型の拡散層で端子３７
Ｅこ接続され直流電圧ｖ１Ｌｌ）が印加さイ’Ｌる。３
４はＮ型の拡散層で信号電荷を検知するための浮遊拡散
層である。３５は出力アンプ、：３６は出力端子、３８
はリセ、トゲ−１・′［１Ｌ１全でパルスφＩｔｌが印
加される。：（９は出力ゲート′ｔＩ（極で直流電圧Ｖ
。０が印加さレル。４０〜４３はＣＣ１）の転＞’ｊ＜
’ｉ： ４ｆｆｌ テ４０ 、４２ ＋ｉ第１の相の
パルスφ言こ、 ４１ 、４３は第２の相ノハルスφ２
に接続さｎている。４４〜４７はポテンシャルバリヤ８
％生させるための手段で、通常ボロンのイオン注入によ
り形成されている。第３図は第１図（ａｌに示されるＣ
ＯＤを駆動するためのパルス波形および出力信号波形を
示す。第３図において、φ１．φ２はＣＣＤの転送電極
に印加さｎ、るパルス波形で本例では相補性のパルスを
示している。φ□□はｆｊｌの転送チャネルのリセット
ゲ−１−′ＦＸ、ｆ３８に印Ｕ１１１される第１のリセ
ットパルス、φＲ２は第２の転送チャネルのリセットゲ
ート電極（図示せず）に印加される第２のリセットパル
スの波形を示す。Ｖｏ＋ ＋ｖｏ２はそ２ｔぞれ第１お
よび第２の転送チャネルｊ。
２からの信号出力波形を示す。つぎに第１図１ａｌζこ
示されるＣＣＤの動作について説明する。今、連続的な
信号がＣＣＤの転送チャネル１．２に交互に振り分けら
れて転送さｎ、ているものとする。このとき信号電荷は
、例えばパルスφ１がハイレベルのときは転送電極１１
〜１４直下の半導体領域に蓄積されている。つぎにパル
スφ、がローレベル、パルスφ２がハイレベルとなると
信号電荷は転送電極１９〜２２直Ｆへと転送され蓄積さ
れる。以後同様にして転送が行なわれる。このような転
送によって、チャネル１内部の信号電荷は例えば時刻１
＋ （第３図）でパルスφ、がローレベルになるときに
転送電極１１あるいは４０直下から出力ゲート１！極８
あるいは３９直下を経由して出力の浮遊拡散層３４へと
転送さｎ、出力アンプ５あるいは３５によって検知出力
される。一方チャネル２内部の信号ｆＷ荷は、同様に例
えば時刻ｔ２においてパルスφ２がローレベルとなると
きに出力される。この結果、チャネルｌおよびチャネル
２からの出力信号波形は第３図に示すＶＱＩあるいはＶ
。、のようになる。このような両チャネル１．２からの
出力信号は、入力信号を（極り分けて転送したものであ
るため、その周波数は元の信号の％で互いに半周期ずれ
た波形となっている。
示されるＣＣＤの動作について説明する。今、連続的な
信号がＣＣＤの転送チャネル１．２に交互に振り分けら
れて転送さｎ、ているものとする。このとき信号電荷は
、例えばパルスφ１がハイレベルのときは転送電極１１
〜１４直下の半導体領域に蓄積されている。つぎにパル
スφ、がローレベル、パルスφ２がハイレベルとなると
信号電荷は転送電極１９〜２２直Ｆへと転送され蓄積さ
れる。以後同様にして転送が行なわれる。このような転
送によって、チャネル１内部の信号電荷は例えば時刻１
＋ （第３図）でパルスφ、がローレベルになるときに
転送電極１１あるいは４０直下から出力ゲート１！極８
あるいは３９直下を経由して出力の浮遊拡散層３４へと
転送さｎ、出力アンプ５あるいは３５によって検知出力
される。一方チャネル２内部の信号ｆＷ荷は、同様に例
えば時刻ｔ２においてパルスφ２がローレベルとなると
きに出力される。この結果、チャネルｌおよびチャネル
２からの出力信号波形は第３図に示すＶＱＩあるいはＶ
。、のようになる。このような両チャネル１．２からの
出力信号は、入力信号を（極り分けて転送したものであ
るため、その周波数は元の信号の％で互いに半周期ずれ
た波形となっている。
このため、元の周波数の信号にもど′４−ためには出力
波形Ｖ。ＩおよびｖｏｆをサンプリングしＣ甘酸してや
る必要がある。このようなこと（まＣＣＤの出力系統が
２本あるためであり、このような複雑さを避けるため第
１図（ｔ）ｌｔこ示す構成が考えらイ１．ている。
波形Ｖ。ＩおよびｖｏｆをサンプリングしＣ甘酸してや
る必要がある。このようなこと（まＣＣＤの出力系統が
２本あるためであり、このような複雑さを避けるため第
１図（ｔ）ｌｔこ示す構成が考えらイ１．ている。
この場合は出力ゲート電極を二つのチャネル３゜４に対
して共通に配置し、かつ出力浮遊拡散層（図示せず）お
よび出力アンプ７等を共通に使用する。このような構成
においては１両チャネル３゜４からの信号が交互Ｅこ出
力浮遊拡散層および出力アンプ７によって検知されるた
め出力信号は元の信号の周波数のまま出力される。とこ
ろでこのような従来のＣＯＤの構成においては、両チャ
ネルからの出力信号が互いにばらつくという間：但があ
った。これは例えば両チャネルに同一の信号を入力して
も転送チャネル自身の伝送効率の差あるいは出力回路に
とび込むパルスの誘導の差などによっＣ各チャネルから
の出力？皮形が踵なること〔こよる。このため駆動パル
スφ１．φ２ の周波数に対する信号の折り返し成分が
打消されず信号帯域内に擬信号を発生させる不部会が生
じる。また、このようなＣＯＤをイメージセンサｆこ適
用した場合には一種のモアレ現象を発生させることにな
る。
して共通に配置し、かつ出力浮遊拡散層（図示せず）お
よび出力アンプ７等を共通に使用する。このような構成
においては１両チャネル３゜４からの信号が交互Ｅこ出
力浮遊拡散層および出力アンプ７によって検知されるた
め出力信号は元の信号の周波数のまま出力される。とこ
ろでこのような従来のＣＯＤの構成においては、両チャ
ネルからの出力信号が互いにばらつくという間：但があ
った。これは例えば両チャネルに同一の信号を入力して
も転送チャネル自身の伝送効率の差あるいは出力回路に
とび込むパルスの誘導の差などによっＣ各チャネルから
の出力？皮形が踵なること〔こよる。このため駆動パル
スφ１．φ２ の周波数に対する信号の折り返し成分が
打消されず信号帯域内に擬信号を発生させる不部会が生
じる。また、このようなＣＯＤをイメージセンサｆこ適
用した場合には一種のモアレ現象を発生させることにな
る。
本発明の目的は、このような従来の電荷結合素子の欠点
を除去した新しい電荷結合素子を提供することにある。
を除去した新しい電荷結合素子を提供することにある。
本発明によｒ１７ば、駆動周波数ｆヘルツの駆動パルス
によって駆動されるＮ列の電荷転送チャネルを有する電
荷結合素子において％該′ｔ１℃荷結合素子の電荷転送
方向の前方部の電荷転送チャネル端部において前記Ｎ列
の電荷転送チャネルはｆＸＮヘルツの駆動パルスによっ
て駆動される一列の電荷転送チャネルと結合さｎてなる
ことを特徴とする電荷結合素子が得られる。
によって駆動されるＮ列の電荷転送チャネルを有する電
荷結合素子において％該′ｔ１℃荷結合素子の電荷転送
方向の前方部の電荷転送チャネル端部において前記Ｎ列
の電荷転送チャネルはｆＸＮヘルツの駆動パルスによっ
て駆動される一列の電荷転送チャネルと結合さｎてなる
ことを特徴とする電荷結合素子が得られる。
つぎに、本発明について図面を用いて詳細に説明する。
第４図は、本発明による電荷結合素子（ｃｃＤ）の一実
施例を示し、出力近傍の素子構成を簡略化して模式的に
示している。第４図において、５１゜５２はＣＣＤの電
荷転送チャネル、５３は出力アンプ、５４は出力端子、
５５〜５８はＣＯＤの転送チャネル５１゜５２を駆動す
る第１の相のパルスφ魚に接続された転送電極％５９〜
６２は第２の相のパルス４に接続された転送電極、７０
は前記転送チャネル１．２の電荷転送方向前方部に位置
し、前記パルスφ、あるいはφ之の２倍の周波数で駆動
される電荷転送チャネル、６３は転送チャネル５１ 、
５２と転送チャネル７０との接続部に配置された電極、
６４〜６６は転送チャネル７０を駆動する第３の相のパ
ルスＰ、に接続された転送電極、６７〜６８は第４の相
のパルスＰ、に接続された転送電極、６９は転送チャネ
ル７０の最終電極６４と出力浮遊拡散層との間ζこ位置
する出力グーｔｔｂｔ極である。本素子においてはパル
スＰ、、Ｐ２は２相駆動のパルスを仮定しており、その
周波数はパルスφ１．φ、の２倍の周波数で動作するが
、一般にＮ列のＣＣＤの電荷転送チャネルを一列の電荷
転送チャネルに接続する場合には、この−列の電荷転送
チャネルはＮ列の電荷転送チャネルの態動周波数のＮ倍
の周波数で動作させる。また本実施例では、電極６３は
独立の駆動電源Ｑに接続されているが、駆動パルスＰ、
に接続してもよい。さらに転送チャネル７０は２相駆動
のみならず、単相−１３Ａａ ｅ３相、４相駆動等を用
いてもよいことはもちろんである。第５図は本素子を駆
動するパルスおよび出力波形の一例を示す。図において
、φ１．φ２ｅＰｌｅＰ２−Ｑ はそｎぞれ第４図に示
す端子に印加されるパルス波形である。ｖｏは出力波形
を示す。本例では、ＱはＰ、と同一波形を用いているが
、直流電圧であってもよい。二つの転送チャネル５１
、５２は従来と同様パルスφ８．φ２ｆこよって駆動さ
れる。今。
施例を示し、出力近傍の素子構成を簡略化して模式的に
示している。第４図において、５１゜５２はＣＣＤの電
荷転送チャネル、５３は出力アンプ、５４は出力端子、
５５〜５８はＣＯＤの転送チャネル５１゜５２を駆動す
る第１の相のパルスφ魚に接続された転送電極％５９〜
６２は第２の相のパルス４に接続された転送電極、７０
は前記転送チャネル１．２の電荷転送方向前方部に位置
し、前記パルスφ、あるいはφ之の２倍の周波数で駆動
される電荷転送チャネル、６３は転送チャネル５１ 、
５２と転送チャネル７０との接続部に配置された電極、
６４〜６６は転送チャネル７０を駆動する第３の相のパ
ルスＰ、に接続された転送電極、６７〜６８は第４の相
のパルスＰ、に接続された転送電極、６９は転送チャネ
ル７０の最終電極６４と出力浮遊拡散層との間ζこ位置
する出力グーｔｔｂｔ極である。本素子においてはパル
スＰ、、Ｐ２は２相駆動のパルスを仮定しており、その
周波数はパルスφ１．φ、の２倍の周波数で動作するが
、一般にＮ列のＣＣＤの電荷転送チャネルを一列の電荷
転送チャネルに接続する場合には、この−列の電荷転送
チャネルはＮ列の電荷転送チャネルの態動周波数のＮ倍
の周波数で動作させる。また本実施例では、電極６３は
独立の駆動電源Ｑに接続されているが、駆動パルスＰ、
に接続してもよい。さらに転送チャネル７０は２相駆動
のみならず、単相−１３Ａａ ｅ３相、４相駆動等を用
いてもよいことはもちろんである。第５図は本素子を駆
動するパルスおよび出力波形の一例を示す。図において
、φ１．φ２ｅＰｌｅＰ２−Ｑ はそｎぞれ第４図に示
す端子に印加されるパルス波形である。ｖｏは出力波形
を示す。本例では、ＱはＰ、と同一波形を用いているが
、直流電圧であってもよい。二つの転送チャネル５１
、５２は従来と同様パルスφ８．φ２ｆこよって駆動さ
れる。今。
例えば時刻ｔｌｌにおいてパルスφ、がローレベルトナ
リ、パルスＱ、Ｐｔ、φ２ がハイレベルとなると、転
送チャネル５１からの信号電荷が転送電極５５直下から
電極６３直下へと移動する。つぎに時刻ｔｉｔでパルス
Ｑがローレベル、パルスＰ１カハイレベルとなるとこの
信号電荷は図面の左方の転送電極６６へと転送される。
リ、パルスＱ、Ｐｔ、φ２ がハイレベルとなると、転
送チャネル５１からの信号電荷が転送電極５５直下から
電極６３直下へと移動する。つぎに時刻ｔｉｔでパルス
Ｑがローレベル、パルスＰ１カハイレベルとなるとこの
信号電荷は図面の左方の転送電極６６へと転送される。
つぎに時刻ｔｌｌ＋でパルスφ２．Ｐ１がローレベル、
パルスφ、、Ｑ、）’、がハイレベルとなると、転送チ
ャネル５２の信号電荷が転送電極６１直下から電極６３
直Ｆへと移動する、これと同時に転送電極６１直下の電
荷は転送電極６８直下へと移動する。サラに時刻ｔ１４
でパルスＱがローレベル、パルスＰ１がハイレベルとな
ると電極６３直Ｆの信号電荷は左方の電極６６直丁へ転
送され、同時に電極６８直下の信号電荷は電極６５直下
へと転送される。
パルスφ、、Ｑ、）’、がハイレベルとなると、転送チ
ャネル５２の信号電荷が転送電極６１直下から電極６３
直Ｆへと移動する、これと同時に転送電極６１直下の電
荷は転送電極６８直下へと移動する。サラに時刻ｔ１４
でパルスＱがローレベル、パルスＰ１がハイレベルとな
ると電極６３直Ｆの信号電荷は左方の電極６６直丁へ転
送され、同時に電極６８直下の信号電荷は電極６５直下
へと転送される。
以上のような動作を繰り返すことにより転送チャネル５
１ 、５２からの信号電荷は交互に転送チャネル７０へ
と送りこまれ出力部へ向って転送される。
１ 、５２からの信号電荷は交互に転送チャネル７０へ
と送りこまれ出力部へ向って転送される。
このような素子構成のＣＯＤにおいては、出力信号は複
数チャネルからの信号電荷が一列の転送チャネルからの
信号として出力されるため、元の入力信号の周波数のま
ま出力されるのみならず、複数チャネルを駆動するパル
スＣ本例ではφ４．φ２）からの出力系への誘導をはと
んど受けることなく、′各チャネル間での信号のばらつ
きを大幅に軽減できる特徴がある。
数チャネルからの信号電荷が一列の転送チャネルからの
信号として出力されるため、元の入力信号の周波数のま
ま出力されるのみならず、複数チャネルを駆動するパル
スＣ本例ではφ４．φ２）からの出力系への誘導をはと
んど受けることなく、′各チャネル間での信号のばらつ
きを大幅に軽減できる特徴がある。
以上述べた説明では、電源ＱはパルスＰ２と共通に接続
され、第５図に示すようなパルス波形を有しているが、
電源Ｑは独立の直流電源であってもよい。このような直
流電源を電極６３へ印加した場合には、パルスφＬ、６
からの出力回路への誘導輻射が静電的にシールドされ転
送チャネル間の信号出力のばらつきの軽減にさらｌこ有
効である。
され、第５図に示すようなパルス波形を有しているが、
電源Ｑは独立の直流電源であってもよい。このような直
流電源を電極６３へ印加した場合には、パルスφＬ、６
からの出力回路への誘導輻射が静電的にシールドされ転
送チャネル間の信号出力のばらつきの軽減にさらｌこ有
効である。
以上述べたように本発明によれば、複数の電荷転送チャ
ネルを有する電荷結合素子のチャネル間の出力信号のば
らつきを大幅に低減できる。また以上の説明では、便宜
上、二列の転送チャネルを一列の転送チャネルに結合す
る例を示して説明したが、三列あるいはそれ以上の複数
列の転送チャネルを本発明によるように一列に結合し得
ることは明らかである。
ネルを有する電荷結合素子のチャネル間の出力信号のば
らつきを大幅に低減できる。また以上の説明では、便宜
上、二列の転送チャネルを一列の転送チャネルに結合す
る例を示して説明したが、三列あるいはそれ以上の複数
列の転送チャネルを本発明によるように一列に結合し得
ることは明らかである。
第１図（ａ） 、 Ｆｂ）は複数列の電荷転送チャネル
を有する従来のＣＣＤの出力近傍の素子構成の例を示す
。第２図は従来のＣＣＤの出力近傍の断面図。 第３図は従来のＣＣＤの駆動波形および出力波形の例、
第４図は、本発明によるＣ ＣＩ）の一実施例、第５図
は本発明によるＣＣＩ）の駆動波形および出力波形の例
を示す。 図において、１〜４．５１．５２．７０は７１（荷転送
チャネル、５〜７，３５．５３は出力アンツブ、８〜１
０゜３９ 、６９は出力ゲート電極、１１〜２６ 、５
５〜６２ 、４０〜４３ 、６４〜６６はＣＣＤの転送
は極、６３は転送チャネル５１ 、５２と転送チャネル
７０との接続部の電極を示；１＝１ 図 ′２？２ 図 オ ３ 図 オ ４ 図
を有する従来のＣＣＤの出力近傍の素子構成の例を示す
。第２図は従来のＣＣＤの出力近傍の断面図。 第３図は従来のＣＣＤの駆動波形および出力波形の例、
第４図は、本発明によるＣ ＣＩ）の一実施例、第５図
は本発明によるＣＣＩ）の駆動波形および出力波形の例
を示す。 図において、１〜４．５１．５２．７０は７１（荷転送
チャネル、５〜７，３５．５３は出力アンツブ、８〜１
０゜３９ 、６９は出力ゲート電極、１１〜２６ 、５
５〜６２ 、４０〜４３ 、６４〜６６はＣＣＤの転送
は極、６３は転送チャネル５１ 、５２と転送チャネル
７０との接続部の電極を示；１＝１ 図 ′２？２ 図 オ ３ 図 オ ４ 図
Claims (1)
- 駆動周波数ｆヘルツの駆動パルスによって駆動されるＮ
列の電荷転送チャネルを有する電荷結合素子において、
該電荷結合素子の電荷転送方向の前方部の電荷転送チャ
ネル端部において１１１１記Ｎ列の電荷転送チャネルは
ｆＸＮヘルツの９４１． ｇ ｔ＜ルスによって駆動さ
れる一列の′電荷転送チャネルと結合されてなることを
特徴とする電荷結合素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20641583A JPS6098673A (ja) | 1983-11-02 | 1983-11-02 | 電荷結合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20641583A JPS6098673A (ja) | 1983-11-02 | 1983-11-02 | 電荷結合素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6098673A true JPS6098673A (ja) | 1985-06-01 |
Family
ID=16522985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20641583A Pending JPS6098673A (ja) | 1983-11-02 | 1983-11-02 | 電荷結合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6098673A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0291954A (ja) * | 1988-09-29 | 1990-03-30 | Sony Corp | 電荷転送装置 |
| JPH0758317A (ja) * | 1993-08-18 | 1995-03-03 | Nec Corp | 電荷結合素子 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57181274A (en) * | 1981-04-30 | 1982-11-08 | Sony Corp | Solid-state image pickup element |
-
1983
- 1983-11-02 JP JP20641583A patent/JPS6098673A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57181274A (en) * | 1981-04-30 | 1982-11-08 | Sony Corp | Solid-state image pickup element |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0291954A (ja) * | 1988-09-29 | 1990-03-30 | Sony Corp | 電荷転送装置 |
| JPH0758317A (ja) * | 1993-08-18 | 1995-03-03 | Nec Corp | 電荷結合素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04505543A (ja) | インターライン転送ｃｃｄイメージセンサ装置におけるインターレース／非インターレースモードの選択作用 | |
| EP0513666A1 (en) | CCD shift register | |
| US5393997A (en) | CCD having transfer electrodes of 3 layers | |
| KR100218769B1 (ko) | 수평전송레지스터 | |
| US5199053A (en) | Charge transfer device output | |
| GB1563341A (en) | Charge coupled devices | |
| JPS6098673A (ja) | 電荷結合素子 | |
| US5760430A (en) | Charge transfer device and solid-state imaging apparatus using the same device | |
| JPS60257574A (ja) | 電荷転送装置 | |
| EP0522436B1 (en) | CCD linear sensor | |
| JPS61163777A (ja) | Ｃｃｄイメージャ | |
| JPH04369186A (ja) | 電荷結合装置 | |
| EP0504852B1 (en) | Charge transfer device | |
| EP0420764A2 (en) | Charge transfer device with meander channel | |
| JPS60187054A (ja) | 電荷転送装置およびその駆動方法 | |
| JP3157277B2 (ja) | 感光性電荷結合素子 | |
| JPH07322143A (ja) | 固体撮像装置の駆動方法 | |
| JPS60242673A (ja) | 電荷結合装置 | |
| JP2907841B2 (ja) | ラインセンサ | |
| JP2005268411A (ja) | 電荷転送装置及びその駆動方法 | |
| JPH03116841A (ja) | 電荷結合素子 | |
| JPH06105719B2 (ja) | 電荷転送装置およびその駆動方法 | |
| JPH0427697B2 (ja) | ||
| JPS60123063A (ja) | 電荷転送装置 | |
| JPS599997B2 (ja) | シフトレジスタ |