JPS6094764A - 赤外線画像化装置 - Google Patents

赤外線画像化装置

Info

Publication number
JPS6094764A
JPS6094764A JP59182512A JP18251284A JPS6094764A JP S6094764 A JPS6094764 A JP S6094764A JP 59182512 A JP59182512 A JP 59182512A JP 18251284 A JP18251284 A JP 18251284A JP S6094764 A JPS6094764 A JP S6094764A
Authority
JP
Japan
Prior art keywords
imaging device
infrared
detector
infrared imaging
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59182512A
Other languages
English (en)
Other versions
JPH0666447B2 (ja
Inventor
クロード　イー．チユウ
アダム　ジエー．ルイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/528,206 external-priority patent/US4447291A/en
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS6094764A publication Critical patent/JPS6094764A/ja
Publication of JPH0666447B2 publication Critical patent/JPH0666447B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H01L21/473—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14696—The active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/33—Transforming infrared radiation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業］：のＩＩＩ用分野】 本発明は赤９１線画像化システムに関するものである。
［発明が解決１．Ｊ：うとする問題点Ｊ実現ｉｉ１能な
ｌ長波長の大気窓の下限の波長、すなわち８−１２ミク
ロンの波長で精細な画像を発生する赤外線領域アレイ画
像化装置を実現することし［きわめて望ましい。
このような長波長領域の検出を適度な低温（たとえば、
液体ヘリウム温度でなく液体窒素温度）で行なう場合に
は、たとえばＨｇ１−ｘｃｄｘＴｅ等のきわめて狭いバ
ンドギャップ半導体を用いて行うこ１ とが好ましい、（Ｘが０から１の範囲にあるそのような
合金を本明細書では以下ｒＨｇｃｄＴｅ」　と一般的に
呼ぶものとする）、　この疑似２進合金がたとえばＸ　
＝　０．２のような構成である場合には。
１２ミクロンのフォトンにより橋絡するに１分（０，１
ｅＶ）小さなバンドギャプを有することになる。
しかしながら寸法を任意に変えられる赤外線検出器を用
いた場合、シリコンプロセッサ手段を越えて赤外線検出
器の行出力を得ることはきわめて難かしい問題となる可
能性がある。　すなわち、２次元的な焦点面アレーにお
いて１００行１００列以トの構成としたい場合が多数あ
るからで、このような場合、検出器段のデユーティサイ
クルを著るしき劣化させることなく、１−記のような多
数の赤外！！検出器部をシリコン処理＋＋に接続するこ
とは〜わめて困難である。　とぐにフォトタイオードか
らなる検出器セルを用いる場合は、使用するシリコン処
理回路は相当に複雑であり、しかも赤外線画像化用１１
面にごく昔通のピッチ（たとえば画像化ｌＩ°の中心間
距離が０．００２インチ）を形成２ するだけでもシリコン処理打で同じピッチを続けようと
するとシリコンの形状や寸法−１−’の条件かはなｔ−
１だ厳しイなる。
赤１ＡＩＪｉＩ検出器部ｆりｔをシリコンプロセッサに
接続するにコ１′１って従来行なわれてきた方法のひと
つにいわゆるハイブリッド方式といわれるものがある。
　この方式は多数の別々の工程を用いて赤外線検出器を
シリコン支持体−ににバンプボンドするカノノ、である
が費用が嵩むと同時に歩留りが悪いという欠点かある。
故に本発明の［１的は、赤外線検出器部位からシリコン
処理段へ面接接続できるようにした焦点面アレー画像化
装硝アーキテクチャを提供することにある。
本発明の第２の１−１的は赤外線センサ部位デユーティ
サイクルをきわめて大きくとることのできる焦点面アレ
ー画像化装置アーキテクチャを提供することにある。
使用可能の長波１史赤外線画像化アレーの開発における
他の問題点は使用する材料の質の問題で３ あって、従来の技法を用いて厳しい許容レベルのデバイ
ス特性（たとえばウェル容品が大きいこと、感度が高い
こと、暗電流が小さいこと１．ダイナミックレンジが大
きいこと等）を達成するためには１ｃｒｎ’あたり１０
の１４乗程度もしくはそれ以下の固有キャリヤ濃度をも
った物質が必要となるが、このような物質を再生可能の
方法で製造することはきわめて困難である。
故に本発明の第３の目的は使用する材料に過酷な条件を
、めることなイ製造しうる長波長赤外線画像化検出器を
提供することにある。
本発明の第４の目的は固有キャリヤ濃度が１ｃｒｎ’あ
たりｌＯの１４乗であることを必要としない長波長赤外
線画像化装置を提供することにある。
長波長画像化を行なう場合のもうひとつの難点はバック
グラウンド光束がきわめて高いレベルにあることである
。　すなわち室温における黒体液長のピーク値は１２ミ
クロンにきわめて近く。
その結果浮遊（近距離場）長波長放射が画像化装置の赤
外線画像化光学系に発生しやすい、　また４ 視野が頁の１１１を状虚；となることはほとんどない。
熱線画像化に際しての画像内の輝度変化は、典型的には
小さな温度のばらつきや黒体係数のばらつき等に起因１
７て生ずる。　このような要因により、比較的小さな１
１標中にダイナミックレンジが生ずる。　フォＩ・ン東
の大部分が目標の高い平均温度に中純に反応しているだ
けなので、フォトン東による情報の伝達はほとんどない
、　このような場合従来の長波長画像化システトはいわ
ゆるスキミングという処理ＪＩ法がよく行なわれる。　
この方法は各画素からのしきい値を定めることによりバ
ックグラウンド光束による影響を取り除くようにするも
のである。　しかしながらこのしきい値動作によっては
Ｓ／Ｎ比を改善することはできず、バックグラウンド光
束の変動に起因するノイズ成分は残っているため、逆に
Ｓ／Ｎ比を悪化させかねない。
かくて未発Ｉｌｌの第５の目的は相当なバックグラウン
ド光束がある場合にもきわめて良好なＳ／Ｎ比がｔＩＩ
られるような長波長検出器を提供すること　５ にある。
上記の諸口的を達成すべく本発明はＭＩＳ検出器を提案
するもので、このＭＩＳ検出器は赤外線画像化アレーア
ーチキクチャにおいては広い領域にわたって新規な概念
である。　すなわち、たとえばＨｇＣｄＴｅなどのバン
ドギャップが狭い半導体の拡がりのヒに絶縁ゲートを設
けてこのゲートをチャージアップすることによりゲート
下面への半導体内に空乏ウェルを形成し９．ついでゲー
トを浮遊化する。　この浮遊化により光子生成対からの
キャリヤを収集する。　この収集サイクルの終りで、　
ＭＩＳゲートの電圧を検出し、この電圧により前記空乏
ウェル内に蓄積されたキャリヤの数を効率的に測定する
。ついでゲート電圧を制御して前記ウェルを崩壊させ蓄
積キャリヤの再結合を行なって新らしい空乏ウェルを生
成させて新たな検出サイクルを開始するのである。　こ
のようなＭＩＳゲートから収集されたチャージは最終的
な出力信号にただちに供給はされず、　ＨｇＣｄＴｅ画
素部位置下のシリコン中に設けたコンデンサによって平
均化６ される、　このシリコンコンデンサ内のＭＩＳコンデン
サから１１１られた数個の出力を再帰的に平均化するこ
とにより、シリコンコンデンサの出力できわめて良ＩＨ
ｔｒＳ／Ｎ比を得ることが可能となる。
ついで１１末方Ｊｊ、を用いて一つのシリコン平均化コ
ンデンサからの読出しを行なう。
Ｅ問題点を解決しようとするための手段１かくで本発明
は、狭いバンドギャップ半導体により構成されるサブス
トレート、該半導体−ヒに設けた絶縁体層および靜絶縁
体層にの伝導性蓄積ゲートを有１／　ｌ赤外線フォトン
を入射するように前記半導体を配置Ｙｉ目また複数の検
出器部と、前記各蓄積ゲートに接続され１１１１記各検
出器部で前記半導体をバイアスして空乏化することによ
り、光生成キャリヤを前記各蓄積ゲートの下に画定され
た空乏領域内に収集するようにした手段と、前記蓄積ゲ
ートに接続され、該蓄積ゲートの下方に配設されたｎｉ
ｉ記１へ導体を所定の時間長さ赤外線フォトンにさらし
た後に前記各蓄積ゲートの電位を検出する千没とから構
成したことを特徴とする赤外線画７ 像化装置を提供するものである。
［実施例１ 本発明の画像化装置チップの全体の構成を第６図に示す
、　同図の中心にはたとえば第２図に示すようにＨｇＣ
ｄＴｅ領域１０６が示しであるが本実施例ではこの領域
に検出器部位５０を構成する３２Ｘ３２のアレイが含ま
れている。　各ＨｇＣｄＴｅゲート位グーの直下には、
シリコン平均化コンデンサ部位５４が設けられている。
　各ＨｇＣｄＴｅ検出器部５ｏから読み出される一連の
信号は、対応したシリコン平均化コンデンサ部位５４に
おいて再帰的に平均化され。
このシリコン平均化コンデンサからの出力は図面の左右
の側に示す出力回路のうちの１個に供給される。
各ＨｇＣｄＴｅ検出器部５ｏについてまず説明し、続い
てＨｇＣｄＴｅ検出器の下方のシリコンのアーキテクチ
ャおよびアレイの動作につき説明する。
各ＨｇＣｄＴｅ検出器部の実施例の平面図を第２図に示
す、　図示の寸法形状では、全領域の約３５％が光学的
蓄積領域となり、約５５％が電荷を蓄え８ る、ｌＩｇｃｄＴｅサブスト１／−ト１０Ｂはたとえば
１（Ｇ−８Ｃｄ・２７ｅ等の長波Ｊ讐物質で形成される
。　また各画素について゛１６透過性金属（たとえばニ
ッケルもしくはクロム）の蓄積ゲート＋４が設けである
。
なお隣接画素用の蓄積ゲートは分離されており。
ＨｇＣｄＴｅ中の隣（妄画素間には電気的な接触といえ
るようなほどのもの１」何ら起らない、　この蓄積ゲ−
１−１４はたとえば１００オングストローム程度に薄く
構成して透過Ｐ１を促１１（することが好ましく、たと
えば硫化亜鉛等の絶縁層１５１−に設けである。
主ビア１６によりＨｇＣｄ　Ｔｅセンサ部が対応するシ
リコン平均化コンデンサ部位に接続されている。１６′
はこのビアの１一端縁部である。　きわめて薄い蓄積グ
ーＩ・への電気的接触を行なうべく、ピアストップ１日
か１ｔｌ記蓄積ゲーＩ・１−に配設され、金属被膜相ｌ
ｌ゛結締（たとえは厚さ１ミクロンのインジウム）を用
いて、前記ピアストップ１８をビアの低部のシリコン１
．の接点２２４．”接続する。
次ニコのデバイス禍１１５の形成方法について以下一記
載する。　ただＬ　Ｉ；ｉ　トの詳細な説明は、何ら　
８ 本発明を限定するものでないことは言うまでもない。
まず、単結晶性ＨｇＣｄＴｅスライスを並列に重ねて、
メタノールに溶解した０、５％の臭素を用いて、スライ
スの少なくとも１方を磨いて滑らかとする。　このよう
にして艶出検出器た面は、水酸化カリウム中で陽極酸化
して厚さ約７００オングストロームの酸化物５８とする
。
使用するＨｇＣｄＴｅは、キャリア濃度が１ｃｍ”あた
り５×ｌＯの１４乗のｎ型を用いることが好ましいが、
このようなキャリア濃度よりも低い濃度を用いてもよい
ことは言うまでもない。
つぎに、このＨｇＣｄＴｅシリコンプロセッサ１−に装
着する。　ここに用いるシリコンサブストレート（複数
のチップもしくはチップのグループ）は平扁であること
が好ましく９両側を完全に清浄化する必要がある。　各
シリコンサブストレートは１００°Ｃの制御温度に加熱
され、ついで低粘度でかつ表面張力の小さな工業用接着
剤６０を、シリコンパー１−で中心の検出器パターン（
すなわち、各シ９ リコンチップトの１・−拘止コンデンサ領域）に塗布す
る。　ついで、このＨｇＣｄＴｅ八−は酸化物層を下側
にして、シリコンサブストレート上に載置され、このシ
リコン内のアラインメントマークを用いてこの時点でｌ
ＩｇｃｄＴｅの大雑把なアライメントを得る。　ここに
用いる接着工程は薄くかつ均一な接着結合を行なうのに
必要なものであり、の低粘度エポキシ接着剤を用いるこ
とが好ましい、　この接着作業の後、シリコンバーの端
部から突き出したＩＩ　ｇ　Ｃｄ　Ｔ　ｅの余剰部分を
１確に折り取る。
か（てｔ（ｇｃｒｌＴｅｚ＜−を接着したシリコンサブ
ストレート る．　ついで、パターンが明瞭になるまで，すなわち分
離部がエポキシ層までエツチングされるまで，新鮮な０
、１２５％の刻素・メタノールを用いて噴霧エッチを施
す．　ついで残りの厚いエポキシ層をプラズマアッシャ
で灰化しつくした後，フォトレジストを除去する。
次に第２のパターン化工程を行なうことにより，　ｌＩ
ｇｃｄＴｅを介してビア１６をパターン化する。
　９ この第２のパターン化工程は，いくつかの制約を満たす
ようにビア１８の寸法形状を定める必要があるため，重
要な工程である．　このビアｌＧをあまり小さくエッチ
した場合には．デバイスはビアの低部で短絡する可能性
がある．　またビアｌＢを大きくエッチしすぎて装置の
活性領域中に侵入する場合には，暗電流がきわめて増加
する．　第３に，ビア１６の壁部を平滑にすることによ
り，その段部領域を良好なものとする必要がある．　た
とえば、簡単なイオンミリングを施すことにより壁部を
粗くしたままとすることもできる．　従って，本実施例
ではイオンミリングを用いて小さなピアホール（たとえ
ば０．４ミル）を形成した後。
噴霧エツチングを用いてビアを大きくして正しい直径を
得るようにする．　レジストをパターン化した後，イオ
ンミリングをたとえば６００　ミリアンペアのビーム電
流，６００ポルト、　０．２５ミクロンの圧力を用いて
アルゴンイオンで行なうのが望ましい．　ここに使用す
る台はビームに対して好ましく　ｉｏ’の角度に傾斜さ
せて回転操作を行なう。
０ この台は冷却する必要があるが２本実施例では。
該台をミリング期間に約５°Ｃまで冷却する。　またこ
のイオンミリングを間欠的に実行することにより、デバ
イスが局所的に加熱されないことを確実にするのがよい
、ＨｇＣｄＴｅは解離が比較的低温で発生するため、加
熱は最も望ましくない、　このような解離によりバンド
ギヤ・ンプが変化し、界面安定度が劣化１２．キャリア
濃度が増加したり。
あるいは他の＆ｒま１．＜ない結果となるからである。
　イオンミリングがｌ１ｇｃｄＴｅ中で進行した後。
フォトレジストがもとの状態としたままのデバイスは、
ビアが全面１イが（木実施例では）　０．７　ミルにア
ソデーカントされるまで、１０秒段階で新鮮な０．１２
５％の９素・メタノール中で噴霧エッチされる。　この
フォトシストが除去された後、デバイス全体を１５分間
０．１２５％の臭素・メタノール中でスタチックエッチ
処理することにより、イオンミリング［層中で発生ずる
可能性のある損傷層を除去するとともにビアの頂部を４
ｉ−滑にして秋の１程が円滑に進むようにする。
１ 次工程において、　ＨｇＣｄＴｅ上で陽極酸化層６２の
成長が行われる。　あらかじめ静浄用の灰化工程を行な
った後、第一デバイスのサブストレートについてたとえ
ば２３マイクロアンペアの電流を用いて、水酸化カリウ
ム中で酸化物を第１青（厚さが約７００オングストロー
ム）に成長させる。　これにより、酸化カドミウム、酸
化テレルおよび卯テルル酸化塩の混合物が得られる。　
この層と硫化亜鉛層１５とでＭＩＳコンデンサの絶縁物
が形成される。　次にレジストをパターン化して第１の
硫化亜鉛層１５を被着すべき複数の領域を画定する。
この硫化亜鉛はシリコン１ニノ領域を除いたすべての部
分に蒸着ｙれる。　硫化亜鉛を９回転テーブルー１−に
軸外しくたとえば３０度の軸外し）蒸着により厚さを２
５００オングストロームとする。　この硫化亜鉛はたと
えばテトラクロロエチレンによる浸せきおよび噴霧によ
りリフトオンされる。
この陽極酸化物層トの硫化亜鉛は好ましい絶縁体である
が、他の（好ましくは高誘電率）の酸化物、　タトエハ
Ｎｂ２Ｏ５，Ｔａ２０５．　ＴｉＯ２／Ａｌ２Ｏ３化合
物２ 等を用いることもできる。
次に透過性のＮＩＳゲート１４を被着する。　このため
にｔ」まず薄いレジスト層（たとえば４０００もしくは
５０００オングストローム）を蓄積ゲート１４の外側の
複数領域１−に形成する。　この蓄積ゲート１４を実際
に被着する１１１１に、短いイオンミリングエ稈を実施
する。　ついでニッケルを厚さが１２５才７グヌトロー
ムとなるように被着し、不要の領域からリフＩ・オフす
る。
ついでビアストップ１８を再びリフトオフにより形成す
る。　この場合、厚さ８００オングストローノ・のアル
ミニウムを用いるのが好ま１７い、また金属を蒸着する
前に接着ミリング「程を用いるのが＆Ｃましい。
ついで第２の硫化亜鉛層６４を、第１の硫化亜鉛層と同
様の位置に被着する。　この第２の層は厚さが９０００
オングストロームとなるように被着することがａ了まし
い。
硫化＋１ｊ鉛の被着を行なう前に、接着ミリング１程を
用いるのがよい、　また前記同様、硫化亜３ 鉛はリフトオフによりパターン化する。
ついで、　ＭＩＳビア８６がカットされ、これにより前
記蓄積ゲート１４上でピアストップ１８への金属結線２
０の接続用の開口部が形成されることになる。　これは
０．１２５％臭素・メタノール湿潤エッチを用いて行な
うのが好ましい。
つぎにサブストレートビアをカットするのが好ましい、
このサブストレートビアは第２図には示されていないが
、　ＨｇＣｄＴｅバーログひいてはＭＩＳキャパシタに
対するバイアス接続を行う、このエッチは０．１２５％
の臭素・メタノールを用いて行なうのが好ましい。
ついで、ビア１６を再び開口させる。　この場合、　０
．１２５％の臭素・メタノールエッチを用いるのが好ま
しい、　このエッチを用いて、第１図に示すように硫化
亜鉛を介して下層シリコン層中のアルミニウムポンドパ
ット２２への接点を切開する。　なお、ビア！６の底部
において第１の絶縁体層１５．１４と第２の絶縁体層６
４は相当の幅をもっているため、相互結線２０およびバ
ンドパット２２から４ ＨｇＣｄＴｅ構造が分離される。
最後に金属相ｔＪ−結線２０の′パターン化を行なうが
、これはリフトオフ処理により行なうのがよい、また−
１重接着ミル処理を行なって、まず厚さ１００オングス
トロームのニッケルな被着した後、約１／２ミクロンの
インジウムを（角度スパッタリングを用いて）被着する
。　この段階ではサブストレートビア レーＩ・）１０１３１１の接地結線も形成する。
またＨｇＣｄＴｅをシリコンサブストレートに太いて，
たとえば＋５■で／ヘイアスするのがよい．　このバイ
アス電圧は当該スライスの各々について別々の値とする
のがよく，たとえばーｌボルトと＋ｌＯポルトとの間で
適宜変化させるようにしてもよい．　各スラ・ｆスにつ
いてチョッピング光応答を監視しつつバイアス電圧を徐
々に１ニ昇させる。
画像積分時間は空乏つエルの大きさがバイアスにより大
きくなるため初期段階では長くなり，最終的にはバイア
ス伯は光応答がもはや増加しない値に達っする．　本例
では（トンネル効果に寄与す５ る）暗電流の値はきわめて大きくなる．　このような暗
電流の値が大きくなり初めてやがて落ちイζ１いたとき
のバイアス電圧によって，Ｌ記画素積分時間および光ウ
ェル容量が決定されることとなる．　この場合，バイア
ス電圧がさらに増加するとウェルの容量はさらに増大す
る筈あるが，このような余分の容量は前記の大きな暗電
流によりただちに満たされてしまうために，有効光容酸
がそれ異常増加することはない。
上述したように本実施例で用いられる陽極酸化プロセス
による１つの効果には．ＩＦにトラップされた電荷が酸
化物中に相当縫残留することである．　このトラップさ
れた電荷は事実ｌ−チャンネルストップとして作用する
ため．このことは実際上きわめて効果的である．　すな
わち、　Ｍｉｓ蓄積ゲート１４により被覆された領域の
外側には，電子の空間電荷がＨｇＣｄＴｅ物質１０６の
面に現われることになる．　従って，本実施例のように
ｎ型ＨｇＧｄＴｅを用いて蓄積ゲートの下に形成された
ウェルによって，実質的に所望の信号を発生する光発生
ホー６ ルのみが集まることになる。
本発明の他の実施例では，キャリア濃度をたとえば前記
間＋Ｉ　１　ｃ　ｍ’あたり５×ｌＯの１乗とし。
ｎ型０１１ｇＣｄＴｅ物質の代りにｐ型のＨｇＣｄＴｅ
物質を用いる．（゛ただし実際のキャリア濃度は，ｎ型
実施例と同様に１）型実極例においても５×１０の１６
乗から１×１０の１３東またはそれ以下の範囲内とする
ことができる．）　この場合，酸化物中の正にトラップ
された電荷はチャンネルヌトツプ効果をもたず，まりだ
ぐ反対の効果を有１７ている．　すなわち、　ＨｇＣｄ
Ｔｅ１０６全面に現れる電子の空間電荷は蓄積ゲート１
４の丁の空乏層ウェル中へただちに流れ込み，光Ｔｆｆ
　ｒ−によりり−えられる所望の信号をスワフプする．
　従って，ｐ型物質と陽極酸化物を用いた本発明の実施
例においては，さらに１回マスキングＩ稈を行なうこと
により，蓄積ゲート１４以外のｌ＋ｇｃｄＴｅの全表面
にフィルドプレート７０が第１５図に承すように被着さ
れる．　このフィールドプレート用に使用されるマスク
はＭＩＳゲート１４用に使用されるマスクとはげいに相
補的な関係にある７ か，わずかに大きいことが好ましく，これにより、フィ
ールドプレートと蓄積ゲート１４との間のオーバーラツ
プを小さくすることができる．　なお、このようなフィ
ールドプレートを用いることはｐ型物質を用いた実施例
に限定されるものではなく．他の多くの実施例において
も使用Ｉ′ｒｒ能であり，とくに絶縁層が適切な符号の
トラップ電荷の含有昂が充分でないダイオードかなる実
施例において望ましいものである．　第５図にフィール
ドプレート７０を用いた実施例を示す。
ビーフ接続の代りにバンプポンディングを用いてバンド
キャップの狭い半導体をシリコンサブストレートに接続
するようにした本発明の他の実施例を第４図および第５
図に示す．　この実施例においても，　ＨｇＣｄＴｅ中
の各検出器部位の下部のシリコン層に１個ずつ平均化コ
ンデンサが設けであるが，ビアポンディングではなくバ
ンプポンディングを用いて接続を形成する．　すなわち
、第５図に示すように，各蓄積ゲート１４はボンデイン
ゲス８ Ｉ・ランツブ１０８を介して高いインジウムポスト１０
４に１２７続され、谷・インジウムボスト１０４はシリ
コン１−の暗点パッ１２２のパターン上に押圧され。
好ましくＩＪわずかな熱を加えて溶融しつつ、各インジ
ウムボスト１０４　をサブストレート中の接点ノぐラド
１−に冷間溶イ“１する。　サブストレート−１−の空
間内のゾ１１１１は（１５粘度エポキシ接着剤を用いて
充填するのがよい、　この場合、ビアの形成は不要であ
るため、　ＩＩｇＣｄＴｅｉ＆：　薄くする［、程は、
ビアの寸法形状による制約を受けない、　しかしながら
、この構成１においては、光キャリアの集合は裏側であ
ってデバイスの露出面でないため、光キャリアが発生す
る位置がＩｌｋ＋　４１部イザｌからあまり離れないよ
うにを薄くするのがよい、、ＨｇＣｄＴｅ中のキャリア
の拡散１ソさは通常きわめて大きいため、キャリアの光
発生が起こる位置が、尤キャリアの集合位置からあまり
に遠く離れていない場合にも、このような光キャリアの
集合はもつとも効率的である。
あるい１」また、１．記構苗をエピタキシャル法により
製造することもできる。　すなわち、チル９ ル化カドミウム（ＣｄＴｅ）サブストレートを用いて。
ＨｇＣｄＴｅの薄いエピタキシャル層を活性デバイス構
造体用に使用する。　バンプポンディングを用いてその
ような構造体を接続する場合には、　ＣｄＴｅが約１ミ
クロンから約３０ミクロンの波長に対して透過性を示す
ため９機械的特性が有利となるよう。
できるだけ厚くすることもできる。
本発明の他の実施例では、　ＭＩＳコンデンサよりむし
ろフォトダイオード構造を検出器部位として用いること
もできる。　すなわち、第１６図に示すようなデバイス
構造なＨｇＣｄＴｅレベルとして用いる。　この場合、
使用される物質はたとえば１ｃｒｎ”あたり１×ｌＯの
キャリア濃度を有するｐ型物質とするのが好ましい、　
このｐ型物質１１２　＋−にｎ型層ｔｔａを形成し、こ
のｎ型層１１４の厚さを好ましくは１ミクロン以下とす
る。　（前記同様。
キャリアの光発生サイトをその収集の部位に近接または
一致させるのがよく、たとえ長波長のフォトンでも、た
とえば展ミクロン以内等９表面にきわめて近接した半導
体中に正常に吸収される。）０ この構造は、たとえばｔ１ｇｃｄＴｅ物質をシリコンに
結合しＩ−述したように薄くした後、前述のピアホール
１６をアルミニウム１と点パターン２２とシリコンまで
カン］・することにより、形成することもできる。　こ
のＩＩ￥点で、処理に程は多岐に分れる。
ｎ型層１１４の形成はとんどいかなる種類のイオンを注
入して行なってもよい、　これは、注入されたイオンの
種類よＬ）もはるかに注入による損傷により、　ｌ１ｇ
ＣｄＴｅ中でｎ型物質が生成されやすいためである。　
従って、シリコン中で危険な不純物とならない種類のイ
オンを注入するのがよく。
注入されるイオンはｌ１ｇＧｄＴｅ中でドーパント不純
物である必要はない〈、たとえば、アルゴンイオンを注
入してｎ型層１１４を形成させることもできる。　これ
はビアがパターン化された後になされるため、ビア１６
の壁部にもイオンが注入され、その結果シリコンのｎ、
１ｌＩｊ層１１４から接点パッド２２へのオーミツ、り
接触の形成か、ピアホール１８の底部で少品の金属（た
とえばニッケル口のインジウム）１１８を被着するだけ
で、きわめて容易に実現で１ きる、（もちろん、ニッケルはどシリコンに対して危険
でない金属を用いるのがよい、）　金属１１８　ヲパタ
ーン化は、ピアホール１６をカットするのに用いるもの
と同様のマスクを用いて行なうことができる。　ＨｇＣ
ｄＴｅ、とくにｎ型ＨｇＧｄＴｅに対するオーミック接
触を形成することはきわめて容易であるため、金属１１
８の選釈はきわめて容易である。　チャンネルストップ
を形成するには。
ＨｇＣｄＴｅをエツチングして第１７図に示すようなメ
サ１２０を作成する。　前記同様、ｐ型ＨｇＣｄＴｅサ
ブストレート■に適宜接地接続を行なうことも必要であ
る。　シリコン上のアルミニウムパッド２２に対”する
ｎ型領域を接続する他の方法は、第１７図のバイアス１
２２により示されるように、活性デバイスメサ１２０内
に位置しないがメサに隣接するアレイを介して行われる
。
本発明の光ダイオードの実施例の動作における主要な相
違点は、空乏キャパシタンスとＭＩＳゲート絶縁体との
直列の組合せの代りに、空乏キャパシタンスを効果上光
検出部位によって代表させ２ たことにある。
従って、このような尤ダイオードの実施例の動作の一般
的モードは、　Ｍｉｓ実施例の動作とかなりよ〈似たも
のとなる。　すなわち、光ダイオードにバイアス市圧を
印加することにより、接合界面に広い空乏領域を切開す
る。　光キャリアが発生するに（ｒなって、この空乏領
域は狭くなる。
なお、′Ａ′；ダイオーＩ・の動作ｔ」本来的に自己制
限的なもので、一定した光束にＲ時間さらされると光ダ
イオード電圧は漸近的にある限界値に近付く。
すなわち、ダイオードが開回路内で動作するときは光キ
ャリヤの’ＩＮ、流が内結合効果および完了領域を横切
るトンネル効里により平衡する達するまではダイオード
１オバイアス解除されるのである。
従って、動作時にはあるバイアス電圧ｖｂがまず光ダイ
オードと」ｉ拘止コンデンサｃｂの双方に印加される。
　光ダイオードにフォトン束が集まる時間の経過後、′
Ｘ、ダ・「オードは積分コンデンサｃｂに接続され、つ
いでアイソ１／−トされてバイアスされ次のフォトン中
の収集サイクルが開始され３ る。
なお、この動作モードは従来の光ダイオードデバイス中
用いられる動作モードとは実質的に異なる。　すなわち
、従来技術では一定のバイアスを光ダイオードに印加す
るもので、きわめて複雑な回路を用いて一定のバイアス
を得るように構成するのが通例である。　このような従
来技術によれば、フォトン束中の変化による電流変化を
検出しているため、バイアス電圧を慎重に設定してフォ
トン束に対する電流の導関数の極大値を得ている。　こ
れに対し９本発明のこの実施例では、感光度の幹要な基
準は、積分期間中に光ダイオードにかかる電圧のバンド
を横切るキャパシタンスのフォトン束についての偏導関
数である。　すなわち、フォトン束が光ダイオード中で
光キャリアを発生するに伴って、空乏層領域の幅は除々
に狭くなるため、ダイオードのキャパシタンスは増加し
、電圧は減少することとなる。
この実施例では、光ダイオード中の最大フォトン束収集
時間は、主たる実施例について）−述し４ たように、読出しサイクルごとの積分サイクルの数と該
読出しサイクルの所望のタイミングを考慮することによ
って限定されるのみならず、上述した光ダイオードのセ
ルツブバイアスの態様により限定される。
次に各にＩＳ検出部位の下部に延在する各シリコン平均
化コンデンサ部位５４のアーキテクチャ−について概略
説明する。　第３図に示すように。
メタライゼーション層６８内のポンドパッド領域２２は
保護用の硫化オーバコートが存在しない領域として画定
され、シリコンチップのその他の領域はすべてこの硫化
オーバコートにより保護される。
ポンドパッド２２は上方のＨｇＣｄＴｅセル中のど７１
Ｂと整合配置され、その結果金属相互結線２０によりポ
ンドパッド２２が蓄積グー）１４に接続される。　この
金属のポンドパッド２２は接点４２のモー）３Ｂに接続
され、トランジスタ３８．４０によりポンドパッドへの
選択的な接続が行なわれる。　クロック線φｉ２８が持
ちあげられると、ポンドパッド２２はポリシリコン−ポ
リシリコンコンデンサ３０の底部フ５ レート３２に接続される。　このポリシリコン−ポリシ
リコンコンデンサ３０はのキャパシタンスは少なくとも
蓄積ゲート１４と同程度のキャパシタンスをもっており
、従ってトランジスタ３８が動作した場合、蓄積ゲート
１４とＨｇＣｄＴｅサブストレート間に発生した信号を
、後述するようにコンデンサ３０中に記憶された信号を
用いて平均化することができる。
トランジスタ４０は他のクロック線φｉ　ｗａｘにより
制御され、このトランジスタによりポンドパッド２２（
ひいては蓄積グー）　１４）が読出し線２４に選択的に
接続される。　従って、ウェルを蓄積し新たな積分時間
用の蓄積ゲートをリセットするためには、該読出し線２
４を用いてこれら２つの信号をすべてのセルに印加する
。　同様に、コンデンサ３０内に蓄積された再帰平均信
号が読み出される場合には、線φｉとφｉ■Ｕ！の双方
が持ち上げられ、底部プレート３２をワード線２４に接
続する。
シリコンの製造は厚さ３ミクロンの二重ポリシリコンＭ
ＯＳプロセスを用いて行なうのがよく、この６ 二東ポリシリコンｌ［ｌｓプロセスはコンデンサ３０の
誘電率が酸化物、硫化物、酸化物の混成化合物として形
成するのがよい、　該ｍｌ　ｆ（ポリシリコンＭＯＳプ
ロセスは標準的なものであるが、このような混成化合物
の誘゛市十ｌこより、欠陥密度が低くかつ、１１−確に
制御された高い比容ｈ（が得られるという点が相違する
。　簡＋’ｌｉに爵えば、酸化物は第１のポリシリコン
１．に形成（成長もしくは被着）され、窒化物は第２の
グーＩ−酸化物が成長するのと同時に部分的に醇化され
る。　なおこのプロセスについては米国特沿出願第４［
１８，９２０号にその詳細な記載がある。
この画像化装；ｒ１の動作を次にやや詳しく記載するこ
とにより＋　Ｔ！ｉられるノイズ減少効果についてさら
に説明する。
まず第１２図にポす仮説的な概略図を参照して１１１帰
的ｉ１Ｚ均効果を説明する。　スイ・ンチＳｌおよびＳ
２は／７−いにオー八−ラツブ時間がなように交互にオ
フ動作を行なう、　出力電圧は時系列Ｘｎとして表わ１
２．入Ｊ１信１）は時系列Ｙｎと１．て表わす、　今７ スイッチＳ２を閉成した場合、出力電圧Ｘｉは、現在の
入力と以前の出力電圧の重み平均に等しい。
すなわち Ｖｏｕｔ＝　Ｘｎ＝　αＸｎ−１＋　（１−α）　Ｙｎ
このにαは下式のように定義される係数である。
ａ　＝　Ｃｂ　／　Ｃａ　＋　Ｃｂ 下限周波数では、　ＸｎはＹｎに等しくなるからＸｎ／
Ｙｎ＝　（１−ａ）　・（１／１−　ａ）　＝　１Ｙｎ
に関連した分散、すなわち入力信号に含まれるノイズに
起因するノイズについては。
Ｘｎ／Ｙｎ＝　（＋　−α）／（１＋ａ）そこでＳ／Ｎ
比は。
となる。
従って、再帰ろ波により、係数αすなわち平均化コンデ
ンサｃｂに対する入力コンデンサＣａの比に依存する量
だけＳ／Ｎ比が増加する。
本例のＣａは一般にゲート１４に定まるにＩｓコンデン
サに対応しており、またｃｂは一般にシリコン中の平均
化コンデンサ３０に対応１７ている。　すな８ わち、再帰ｉｐ均拘止こよりパックグランドフォトン中
に起因するノイズ電力を実質的に減少することができる
。
第９図に本発明の第１の簡単化された実施例のレイアウ
トおよびタイミングを示す、　なお。
画素位置に示されるバイアスはすべて図示しないＦ１ｇ
ＧｄＴｅＭＩＳ検出部位に重ｉＭ＋に接続されている。
この簡ｔトな実施例では３行８３列の７レイのみを用い
ているが、５らにアレイの規模はより大きくするのがよ
＜、１２８行・１２８列以１二のアレイが。
本発明を実施する場合の最良の態様であると思われる。
　図示の実施例では、旧スイッチを用いて旧Ｓアレイを
リセットするとともに読出し中の信ｔ）をマルチプレッ
クスする。　またＭ２スイ・シチによりシリコンｆＩ′
／Ｊ化コンデンサトへの再帰積分が行なわれる。　実施
例ではφｉ（φ積分）信号は、クロックｆ＋＋作を簡単
化するためにすべての画素について一致して動作する。
　読出し線（Ｖｒ）をリセッｌ−ＬＭＴＳウェル（Ｖｅ
）を空にするのには、１１いに別個の゛市ｊ１ニを供給
する。　このような９ アレイ用の典型的なりロック動作シーケンスは次の通り
である。　すなわちまうず第一にＶｅがトランジスタＭ
ＥおよびすべてのトランジスタＭｌを介して、すべての
コンデンサに印加される。　この電圧印加により、ウェ
ルはすべて消滅し、蓄積電荷が再結合される。　第二に
ＶｒがトランジスタＭｒおよびすべてのトランジスタＭ
１を介してあらゆるＭＩＳコンデンサに印加され、光学
的に発生した電荷があらゆるにＩｓウェル内に集まる。
　ついでφ＋ｓｕｘ　（図面ではφｍ２．φｍ３等とし
ても示される）がターンオフされ、あらゆるウェルが信
号電荷を収集し続ける。　このシーケンスステップは続
出し動作の開始が所望されるまで繰り返される。
すなわち、各画素部位はアレイの読出しサイクルが開始
される前に、きわめて高いデユーティ比で多数の収集φ
積分サイクルを通過しうる。　読出しが始まると、アド
レスすべき行は適当なトランジスタＭｌによりアドレス
される。　このアドレッシングは積分フェーズ後に行な
って、上述したような再帰ろ波によるノイズ減少効果の
利点を得る０ ようにするのがよい。
また他の実施例では、読出し中の行のウェルを消滅さぜ
ることもできる。　すなわち、各ウェルが読１１１シ前
に消滅しない場合には、入射フォトン東はＨＩＳコンデ
ンザの電位、すなわち読出し動作進行中の出力電圧を変
化させ続けることになる。　フォＩ・ン東の状ＪＩＢに
よっては、このような出力信号−の変化により、ある種
の構成とした増幅器の不安定化を招くことも占えられな
いではないが、この動作モードについては９本実施例に
おいて敢えて注意を喚起１．ておかねばならないという
ほどのものではない。
前置増幅器６０４の後には相関二重サンプラを用いてい
る。　この−市サンプラはリセット信号が印加された後
ただちにクランプされ２行ラインφ！１１１１１１が動
作状１ｆ、となる以前にクランプが解かれる。　読出し
出力が読出し線に発生した後、第２のサンプルが行われ
る。　この信号情報は（Ｖｒに等しい）空のウェル市位
と特定の蓄積ゲート１４外の実際の電位どの比較するこ
とによりり−えられ１ る。
第１３図のタイミングチャートに、やや詳細に読出し動
作タイミングを示す、　この本発明の電子操作モード動
作においては、デユーティサイクルおよび感度は必ずし
も最適のものではないが。
この実施例の説明により、以下に記載する再帰読出しモ
ードの動作が明確に理解されよう、　なお、１行ライン
φｎに現れる信号は共通行ライン信号φｃｏ１１とこの
行ラインに特有の成分φｎとの論理和である。　第ｎサ
イクルの開始である事象ｌにおいて、検出用ｌトはすべ
てまずＶｅにリセットされ、これらの素子を蓄積状態と
する。
つぎに、信号ｏｎにより第ｎ行目が選釈され、検出器は
すべて信号φｉにより各積分コンデンサ３０に接続され
る。　２つの信Ｖ）ｏｎ（従ってφｎ、φｉ）がいずれ
も立ちＬった後、第ｎ番目の検出コンデンサ１４および
第ｎ番目の平均化コンデンサ３０　（Ｃｂ）がともにＶ
ｒにリセットされる。
このリセット電圧Ｖｒは蓄積コンデンサ１４が空乏化さ
れるように設定される。　事象３の期間中、光２ 生成キャリアは第ｎ行目の検出器内に収集される。　ま
た、事象４においては、第ｎ行目の検出器内に１１ｙ集
された電荷が感知される。　この場合、空のウェル市位
Ｖ「に相当する事象２の終りの検出器電圧と！Ｉｓ　餘
４の検出器１−Ｅとの差の出力信号が発生する。
以−ト木実施例における再帰的読出し動作について、　
１４１ｓコンテンサの少なくとも２倍の容量を有する・
Ｆ拘止コンデンサを用いた例あげて、さらに、ｔｒｉ　
Ｌ　＜説１ｊ１する。　この再帰的読出し動作により係
数αについてｌ−１：２／３の値に変換され、また最メ
：　Ｓ／Ｎ比は５のｌｌ１−力根に改善される。　再帰
的ろ波機構を最も有効に使用するためには、各活性積分
時間中に４／ｉ分する必要がある行数は、（ｌ十α）／
　（１−α）、すなわちこの場合は５行となるようにす
る。　ある行が読出された後は、この行は次の読出しフ
ェーズの準備サイクルとなる収集および積分サイクルを
開始することができるようになるまで、アイドル状態と
なっている。　すなわち９本実施例では、読み出された
行は、この３ 行以前の５つの積分期間が再び読出されるまで待機（蓄
積）状態を保持する。　ある行についてはその読出しを
各読出し前の収集・積分サイクルの厳密に必要なサイク
ル数以上にわたって続行しり、あるいは収集・積分サイ
クルではあらゆる行の読出しを行なわないようにするこ
とも可能ではあるが、このようなやり方は２周辺回路へ
の負荷を実質的に増加させるため好ましくない。
次に再帰的読出しプロセセスにおける各種のステップに
ついて、以下第１４図のタイミングチャートを参照して
説明する。
事象ｌでは、検出器はすべて蓄積状態でリセットされて
、ウェルをすべて空にする。　この動作は各検出器が開
状態のスイッチφｉを介して各積分コンデンサ３０から
アイソレートされている間に行われる、　事象２では、
Ｎ番目ないしＮ＋４番目の行以外のあらゆる検出器が読
出し線から切り離される。　Ｎ番目ないしＮ＋４番目の
検出器がθｎ＋４により信号φｒおよびｏｎを介してＶ
ｒにリセットされる。（前記同様、各行の信号φｎは４ ＜ｌ＋ｃｏｆｆｌ＋φｎとして定義されるものとする。
）従って、Ｎ番１）ないしＮ千４番［１の行内の光コン
デンサは空乏化状態にバイアスされ、これにより各光コ
ンデンサは光により発生する電荷を自由に収集できるこ
とになる。　ついで事象３では、Ｎ番目の検出器が信号
Ｏｎによりアドレス状態を保持する一方、ト１番１−１
ないしＮ＋４番］」の行は読出し線からフィン１／−ト
される。　このようにＮ＋１番目ないしＮ４４番１１の
９１が読出し線からアイソレートされた後、信ｔ５φｉ
によりコンデンサ３０がすべて名検出機１４に接続され
る。　活性状態の検出器に接続されている検出器は、蓄
積された平均信号を用いて最も新しい光構成信すを再び
再帰的に積分する。　かくてこのクロックφｉにより蓄
積コンデンサが非油セ１検出器（すなわち、蓄積状態の
検出器）に接続されているセルの電圧が最終的にＶｅと
なる。
事象４では、旧Ｓ検出器がクロ・ンクフェーズφｉによ
りＶｒにリセッＩ・されるまで、電荷の収集および積分
を続行する。　なおこの場合、２つの５ 行において積分コンデンサ３０はリセット電圧Ｖｒにリ
セットされる。Ｎ＋５番目の行内のコンデンサはＶｒに
リセットされて初期化することにより、他の信号の再帰
的積分を行なう、　またｎ番目の行内の積分コンデンサ
もこの時点でＶｒにリセットされるが、これは重要でな
く附随的なものにすぎな１、Ｘ。
この場合の出力信号も満たされたウェル電位と空のウェ
ル電位間との差によりｔえられる。
ｎ番目の行の５フレーム再帰平均は、事象４におけるク
ロックφｒの直前に読出し線上に現れる。
なお図面にはアレイ全体にわたる待機状態にある積分お
よび読出し動作を例示するため、さらに数サイクルのタ
イミングを示す。
第１１図はサンプリング用のプリアンプ回路を示すもの
で、この回路は１個の検出器画素からの信号を増幅する
のに用いられる。　Ｍｅは検出器プローブＭｌおよびＭ
２がソースフォロワ−として機能している間、検出アレ
イから前記買増幅器をアイソレートするのに用いられる
。　また、　Ｍ２．　Ｍ４は６ エンハンヌメントタ・ｆプの反転利得回路段であり、コ
ンデンサＣはこのシステムの帯域制限用のコンデンサー
である。　またＭ５．　Ｍｅは出力バッファソースフォ
ロワであり、ｖｂは電流源としてのＭ３゜Ｍｅをバイア
スする。
本発明は従来デバイスにくらべて暗電流の雑音指数低下
に対する感度が低いため、　ＨｇｃｄＴｅデバイス物質
の質が低くても差し支えない、また。
ｊｌｆましくはないが１本発明はたとえば固有のキャリ
ア１Ｍ度が５×１０以ｌ−のＨｇＣｄＴｅを用いて実施
することもできる。
すなわち、従来から公知のように、ある特定の用途用の
画像化装置を最適化する場合には、犠牲に１７てもよい
パラメータがいくつかある。
これらのパラメータｉｊ、感度、デユーティ・サイクル
、データレ−１−、アレイ寸法等である。　次に本発明
によるにＩＳ画像化アレイの計算上の性能につきその１
例について以下記載して、実際に得られる４１１を示す
こととする。　いま、　ＨｇＣｄＴｅデバイスの質が、
硫化ｌｌｉ鉛からなる厚さ１５００オングア ストロームのにＩＳゲートによりｌポルトの（Ｖ−ｖｔ
ｈ）の電位差を持続するとともに、硫化亜鉛の厚さ３０
００オングストロームの層が２ボルトに酎えるようにな
ものであるものとする。　また蓄積領域に対して暗電流
が１ｃｒｎ”あたり３００マイクロアンペアであるとし
て固有キャリア濃度が５×ｌＯ近傍にあるＨｇＣｄＴｅ
にほぼ対応させ、かっ８ないし１０ミクロンのスペクト
ル帯が入力するものとする。
またプロセッサに入力される好ましい雑音仕様をＩＯマ
イクロボルトに設定するとともに、シリコン入力回路に
より加えられる付加容量を２ピコフアラツドとする。　
さらに、光学系を通過する正味の伝送量が０．７で、（
８インチの焦点距離を有するｆ３．２の光学系を通して
３５０°にの遠距離電磁界が見えたとを仮定して）焦点
面における最大フォトン束が１秒あたりｆｅｒｎ’につ
いてｔ、ｅｘｔｏの６乗個のフォトンであると仮定する
。　なお硫化亜鉛の誘電率は８．８である。　これらの
データから、特性は次のように算出される。　画素にお
ｉる付加容量は２．３ピコフアラドである。　従っ８ て１画素積分時間は１２マイクロ秒となる。　また満た
されたウェルの電荷は３．３　ＸＩＯの６乗個である。
　また、８４ＸＢ４の接続エリア画像化装置について典
型的な現行フレーム速度を想定した場合。
デ。−ティ・サイクルは８．２％である。　この場合は
画素では１℃あたり　５３８マイクロボルト、また出力
接続点では１　’Ｏあたり２３７マイクロボルトとなる
。　読出し接続点における雑音は１４ミリボルトとして
算出され、ｌフレームについてノ雑音等価温度指数は０
．０５９°Ｃである。　またｆｉＯＨｚのフレートのシ
ステム等価雑音温度は０．０１７℃となる。　これは実
質的に向り、　シたシステム雑音等価渇爪であって、こ
の場瓜パラメータから種々の他のパラメータがそれぞれ
別々に次のように導出される。　１個のシリコン列の最
大データ速度はアレイ反さを自掃的積分時間→−１で割
ったものをさらに積分時間で割ったものに等しい、９回
の再帰的積分を用いるとすると、積分時間は１２マイク
ロ秒となり、各列には６４個の画素が含まれ、最大のデ
ータ速度は５３０　Ｋ　Ｉｔ　ｚであることがわかる。
９ 最大システム感度は比較的長い時間間隔、たとえば１６
ミリ秒分のフレームを加算することによって得られる。
　すなわち、１個のフレームは（Ｎｉ１）　（ｔｉ　＋
ｔａ）　テ読み出だすことができる。
なおＮは再帰的積分サイクルの数であり、　ｔｉ、　ｒ
ａは積分およびアドレッシングに必要とされる各時間を
それぞれ示す、　たとえば、９回の再帰的積分を行ない
、１２ミリ秒の積分が可能であり、かつ４マイクロ秒が
アドレッシングに必要である場合には、１個のフレーム
を１６０ミリ秒で読み出すことが可能となる。　従って
、１８ミリ秒で１００個のフレームを読み出すことがで
き、システム等価雑音温度は１００平方根分だけさらに
改善されることになる。　この結果、システム等価雑音
温度の推定値は０．００５９°Ｃとなる。
【発明の効果１ かくて本発明によれば、一般の雰囲気窓の下限の波長、
すなわち約１２ミクロン程度の波長で精細な画像の得ら
れる赤外線領域画像化装置を実現することができるとい
う利点がある。
０ さらに、＋、発明によれば、赤外線検出器部位をシ１１
コン処理段とｎ’ｓ接１ｍ統することをｎ（能とする波
長赤ＪＡ線焦点面７レー画像化装置を実現することがで
きる。
さらに本発明によれば、固有のキャリヤ濃度が１ｃｍ’
あたり８×１０の１４乗以下であることを必要としない
長波長赤外線焦点面アレー画像化装置することができる
。
さらに本発明によれば、相当の長波長バックグラウンド
光重がある場合にもＳ／Ｎ比をきわめて良好どすること
のできる長波長赤外線焦点面アレー画像化装ＦＪするこ
とができる。
【図面の簡単な説明】
第１図は本発明の第１実施例で用いられるＨｇＣｔＴｅ
デバイス構凸のりＸ−画素の一部を示す断面図、第２図
は本発明の第１実施例で用いられるＨｇＣｔＴｅデバイ
ス構造の中−・画素を示す平面図、第３図は１個の検出
器画素の１部に位置しかつ当該検ＩＨ器画素に対応する
シリコン処理ゲートのレイアウトを示す概略説明図、第
４図および第５図は１ Ｍｌ５ゲートをビアの代りにインジウムポストによりシ
リコンに接続した本発明の他の実施例を示す平面図およ
び断面図、第６図は本発明の一実施例に用いる画像化装
置の電子回路全体を示す説明図、第７図は本発明による
検出動作および積分動作を説明する除用いる単一画素の
接続状態を示す等価回路図、第８図はいくつかの典型的
なキャパシタンス値を示す数個の画素の概略的回路図、
第９図は本発明を実施する際に用いられるシリコン平均
化アレイの一部の接続状態を示す等価回路図、第１Ｏ図
は第６図と類似した実施例における検出器アレイのＨｇ
ＣｔＴｅと、該アレイ下部のシリコン平均化部位と同一
チップ七の周辺回路との間の関係を概略的に説明する図
、第１１図は第６図に示す画像化装置の出力回路の回路
図、第１２図は本発明に用いるノイズエンハンスメント
平均化演算を説明する概略的回路図、第１３図は本発明
の動作モードを単純化して示すタイミングチャート、第
１４図は本発明の動作態様の例を示すタイミングチャー
ト、第１５図はフィールドプレートを用いた場合の２ ＨｇＣｔＴｅセルの他の実施例を示す説明図、第１６図
ないし第１８図は光ダイオード検出器を用いた場合の更
に他の実施例を小すそれぞれ断面図、説明図および回路
図である。 ＋４．　、　、　、　、蓄積ゲート。 ＋１３．　、　、　、、　ｊｌニビア。 １Ｂ、　、　、　、　、　ビアストップ。 ２０、　、　、　、　、相ｌｆ結線。 ２２、、、、、ボンドパッド　（接点）。 ２４０３００．１；）１１出Ｌ７ライン。 ３０、　、　、　、　、コンデンサ。 ５０、　、　、　、　、　■ｇＣｔＴｅ検出器部位。 ５４、　、　、　、　、シリコン平均化コンデンサ部位
。 ＋１）４　、　、　、　、インジウムポスト。 １０６　、、、、　ｌ１ｇｃｔＴｅサブスト１ｚ　−１
−。 ＋１８　、　、　、　、金属。 ｉＩｌ、ｉ４出願人　テキサスインスッルメンッ３ へ　− １ト Ｆ／’（ｊ、　１５ ■ Ｆｔ’ｇ、／８１ φＲ）

Claims (1)

  1. 【特許請求の範囲】 （１）　狭いバンドギャップ半導体により構成されるサ
    ブストレート、該半導体−トに設けた絶縁体層および該
    絶縁体層」−の伝導性蓄積ゲートを有し。 赤外線フォトンを入射するように前記半導体を配設した
    複数の検出器部と、前記各蓄積ゲートに接続され前記各
    検出器部で前記半導体をバイアスして空乏化することに
    より、光生成キャリヤを前記各蓄積ゲートの下に画定さ
    れた空乏領域内に収集するようにした手段と、前記蓄積
    ゲートに接続され、該蓄積ゲートの下方に配設された前
    記半導体を所定の時間長さ赤外線フォトンにさらした後
    に前記各蓄積ゲートの電位を検出する手段とから構成し
    たことを特徴とする赤外線画像化装置。 （２）　前記半導体は波長が１０ミクロンの光エネルギ
    に相当するバンドギャップよりも小さいバンドキャップ
    を有するようにしてなる特許請求の範囲第１項記載の赤
    外線画像化装置。 （３）　前記半導体はこれをＨｇＣｄ　Ｔｅにより構成
    してなる特許請求の範囲第２項記犠の赤外線画像化装置
    。 （４）前記半導体はこれをアンチモン化インジウム、ビ
    スマスにより形成してなる特許請求の範囲第１項記載の
    赤外線画像化装置。 （５）　前記蓄積ゲートの出力電位な再帰的に平均化す
    る手段をさらに設けてなる特許請求の範囲第１項記載の
    赤外線画像化装置。 （８）　前記検出素子はこれをシリコンサブストレート
    ートに固着されたＨｇＣｄＴｅにより形成してなる特許
    請求の範囲第５項記載の赤外線画像化装置。 （７）　前記バイアス手段と、前記平均化手段と。 前記検出手段とをすべて前記シリコンサブストレート内
    に設けてなる特許請求の範囲第６項記載の赤外線画像化
    装置。 （８）　前記再帰的平均化手段を前記シリコン内に位唇
    するコンデンサにより構成し、前記検出器をある積分詩
    間赤外線にさらした後、前記コンテンザを前記ＩＷｉ積
    ゲートに反ｊ９的に暗続してなる特許請求の範囲第５　
    ＪＩｒ記載の赤外線画像化装置。 （９）　前記蓄積ケー：・を赤外線照射に対して透過１
    １１−性を示す薄い金属層じより形成してなる許請求の
    １１）間第９項記載の赤外線画像化装置。 （１０）　＋ｉｉｉ記落積ゲートを１１１１記ＨｇＣｄ
    Ｔｅ内のビアを介して前記ンｊｌ　二］ンにＩｆｆ続１
    ．てなる特許請求の範囲第１　ｘｎ記載の赤外線画像化
    装置。 （１１）　前記゛１（導体をｌｌｇｃｄＴｅにより、ま
    た前記絶縁体層を硫化亜鉛により、さらに前記蓄積ゲー
    トを厚さが２００オングヌトローム以下のニッケルによ
    りそれぞれ形成Ｆ７てなる！ｌ￥訂請求の範囲第１項記
    載の赤ＪＡ線画像化装置。 口２）　ｉｉ＃記各検出器部をシリコンサブストレート
    にバンプポンド１．てなる特許請求の範囲第１項記４毛
    の赤外線画像化装置。 （１３）狭いハンド１−ヤ・シブ半導体により構成され
    るサプスト１，／　−１・、該半導体トに設けた絶縁体
    層および該絶縁体層１−の伝導性落積はゲートを有１２
    ．赤列線フォトンを入用するように前記半導体を配設し
    た複数の検出器部と、前記各蓄積ゲートに接続され前記
    各検出器部で前記半導体をバイアスして空乏化すること
    により、光生成キャリヤを前記各蓄積ゲートの下に画定
    された空乏領域内に収集するようにした手段と、前記蓄
    積ゲートに接続され、該蓄積ゲートの下方に配設された
    前記半導体を所定の時間長さ赤外線フォトンにさらした
    後に前記各蓄積ゲートの電位を検出する手段とからなり
    、前記サブストレートに前記各検出器部の全体を横切る
    ように狭いバンド半導体を形成したことを特徴とする赤
    外線画像化装置。 （］４）前記半導体は波長が１０ミクロンの光エネルギ
    に相当するバンドギャップよりも小さいバンドギャップ
    を有するようにしてなる特許請求の範囲第１３項記載の
    赤外線画像化装置。 （＋５）前記半導体はこれをＨｇＣｄ　Ｔｅにより構成
    してなる特許請求の範囲第１４項記載の赤外線画像化装
    置。 （１８）前記蓄積ゲートの出力電位を再帰的に平均化す
    る手段をさらに設けてなる特許請求の範囲第１３ノｆ（
    記載の赤ＪＡ線画像化装置。 （１７）前記検出器ｒはこれをシリコンサブストレート
    １−に固着されたｌ（ｇＣｄＴｅにより形成してなるた
    特許請求の範囲第１６項記載の赤外線画像化装置。 （１８）　前記バイアス「段と、＃記ｆ均化手段と。 前記検出［段どなすべて前記シリコンサブストレート内
    に設けてなる特許請求の範囲第１７項記載の赤夕１線画
    像化装置。 （１９）　前記ＩＩ「帰的・ｌ・均化丁段を前記シリコ
    ン内に位置するコンテン１ノにより構成し、前記検出器
    をある積４″ｒ時間赤外線にさら１．た後、前記コンデ
    ンサを前記蓄積ケ−１・に反復的に接続１−てなる特許
    請求の範囲第１ｅ　ｔｒｉ記載の赤外線画像化装置。 （２０）　＋ｉｉｊ記蓄積ゲートを赤外線照射に対して
    透過特性を示す薄い金属層により形成１７てなる許請求
    の範囲第１８項記載の赤外線画像化装置。 （２＋　）＋ｉｉｉ記蓄積ケー１・を１１ｉ記ＨｇＣｄ
    Ｔｅ内のビアを介して１１ｆ１記シリコンに接続してな
    る特許請求の範囲ｕロアｆ「１記載の赤夕１紳画像化装
    置。 （２２）ｒｆｉｉ記゛１′導体＋：１：　ｌ１ｇＣｄＴ
    ｅにより、また前記絶縁体層はこれを硫化亜鉛によりそ
    れぞれ形成するとともに、前記蓄積ゲートをニッケルお
    よびクロムからなるグループから選択した厚さ２００オ
    ングストローム以下の金属により形成してでなる特許請
    求の範囲第１７項記載の赤外線画像化装置。 （２３）赤外線を入射するように配設された狭いバンド
    ギャップ半導体領域および該半導体領域により入射され
    る赤外線フォトン東を表わす出力信号を発生する手段に
    より各赤外線検出器を構成した赤外線検出器部アレーと
    、前記検出器部アレーに固着され該アレ一部に整合配置
    された平均化コンデンサアレーを有するシリコンサブス
    トレートと、各平均化コンデンサを対応する検出器部に
    選析的に接続する手段と、該平均化コンデンサに蓄積さ
    れた電荷を読み出す手段とからなることを特徴とするせ
    赤外線画像化装置。 （２４）前記半導体は波長が１０ミクロンの光エネルギ
    に対応するバンドギャップより小さなバンドギャップを
    有してなる特許請求の範囲第２３項記載の赤外線画像化
    装置。 （２５）　前記？導体はこれをＨｇＣｄＴｅにより形成
    してなる特許請求の範囲第２３項記載の赤外線画像礼装
    に１゜ （２６）前記絶縁体層はこれをアンチモン化インジウト
    により形成してなる特許請求の範囲第２３項記載の赤外
    線画像化装置ｒ１゜ （２７／）　Ｏｎ記検出器部の各々を光ダイオードによ
    り構成１−でなる４１ｆ＋負ｄ♂」十の範囲第２３項記
    載の赤外線画像化装置。 （２８）　１ｉｉｉ記検出器部の各々を前記狭いバンド
    ギャップ゛１′、導体内のビアシトールな介して前記対
    応する４１均化キンデンザに接続１７てなる特許請求の
    範囲第２３Ｊｎ記依の赤Ｊ／Ｉ線画像化装置。 （２３）前記検出器部アレーを前記シリコンサブストレ
    ート ドさせてなる４￥訂請求の範囲第２３項記載の赤外線画
    像化装置。 （３０）赤外線光を入用するように配設された狭いバン
    ドギｒー／プ゛Ｌ１９体サブストレートれ，１／２電〔
    −ポルＩ・ＩＪ十の電位障壁を有するダイオードおよび
    前記゛ト導体に入射される赤外線フォトン束を表わす出
    力信号を発生する手段により各検出器部を構成するよう
    にした赤外線検出器部アレーと，該検出器部アレーに固
    着され，この検出器部アレーに隣接配置した平均化コン
    デンサアレーをさらに有するシリコンサブストレートと
    ，各平均化コンデンサを対応する検出器部にそれぞれ接
    続させる手段と，各平均化コンデンサに読出し動作を行
    なう手段とからなることを特徴とする赤外線画像化装置
    。 （３１）赤外線光を入射するように配設された狭いバン
    ドギャップ半導体サブストレート内に設けられ，各検出
    器部とこの検出器部に入射する赤外線フォトン中を表わ
    す出力信号を発生する手段により構成するとともに前記
    狡いバンドギャップサブストレートをすべて検出器部を
    介して連続的に延在するように１，た赤外線検出器部ア
    レーと，該検出器部アレーに固着され，この検出器部ア
    レーに隣接配置したＷ拘止コンデンサアレーをさらに有
    するシリコンサブストレートと，各平均化コンデンサを
    対応する検出器部にそれぞれ接続させる手段と，各ＩＩ
    ｌ−均化コンデンサに読出し動作を行なうｆ−没とから
    なることを特徴とする赤外線画像化装置。 （３２）前記’Ｆ　ｊＤ体は波長が１０ミクロンの光エ
    ネルギに対１４′−するバンドギャップより小さなバン
    ドギャップをイ４　Ｌ，でなる特許請求の範囲第３１項
    記載の赤外線画酸化装置。 （３３）前記半導体はこれをＨｇＣｄＴｅにより形成し
    てなる特許請求の範囲第３１項記載の赤外線画像化装置
    。 （３４）前記絶縁体層はこれをアンチモン化インジウ１
    、により形成１７てなる特許請求の範囲第３１項記載の
    赤外線画像化装置。 （　３　５　）　＋ｉ１ｆ記検出器部の各々を光ダイオ
    ードにより構成してなる特許請求の範囲第３１項記載の
    赤外線画像化装置。 （３６）　前記検出器部の各々を前記狭いバンドギャッ
    プ半導体内のピアホールを介して前記対応する１１【均
    化羊ンデンリに接続してなる特許請求の範囲第３１項記
    載の赤外線画像化装置。 （３７）前記検出器部アレーを前記シリコンサブストレ
    ート上で前記平均化コンデンサにバンプポンドさせてな
    る特許請求の範囲第３１項記載の赤外線画像化装置。 （３８）　バイアスの所望の直径よりも実質的に小さな
    ホールをＨｇＣｄＴｅを介してイオンミリングし，この
    ＨｇＣｄ　Ｔｅを湿潤エツチングすることにより所望の
    寸法および複数の滑らかな壁部を有するビアから前記ホ
    ールを拡大するようにしたこちを特徴とするＨｇＣｄＴ
    ｅ内にバイアスを形成する方法。 （３８）　前記湿潤エツチング工程は，臭素およびメタ
    ノールを含む溶液を用いて前記ＨｇＣｄＴｅを噴霧する
    ようにした特許請求の範囲第３８項記載の方法。 （４０）前記湿潤エツチング１程により有機溶媒中に約
    １／８％の装器を含む溶液を加えるようにした特許請求
    の範囲第３８項記載の方法。 （４１）　パターン化されたマスキング物質を加えて前
    記ＨｇＣｄＴｅの所定の一部分のみに前記イオンミリ０ ング丁程を施すｆ備工程をさらに含むようにした特許請
    求の範囲第３８項記載の方法。 （４２）前記湿ｉ１１エツチング丁稈期間中に前記マス
    キング物質の適所を残すようにした特許請求の範囲第４
    １項記載の方法。 （４３）　前記溶媒をメタノールとした特許請求の範囲
    第３９溶媒項記載の方法。
JP59182512A 1983-08-31 1984-08-31 赤外線画像化装置 Expired - Lifetime JPH0666447B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US52831783A 1983-08-31 1983-08-31
US52820783A 1983-08-31 1983-08-31
US528207 1983-08-31
US528206 1983-08-31
US06/528,206 US4447291A (en) 1983-08-31 1983-08-31 Method for via formation in HgCdTe
US528317 1983-08-31

Publications (2)

Publication Number Publication Date
JPS6094764A true JPS6094764A (ja) 1985-05-27
JPH0666447B2 JPH0666447B2 (ja) 1994-08-24

Family

ID=27414988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59182512A Expired - Lifetime JPH0666447B2 (ja) 1983-08-31 1984-08-31 赤外線画像化装置

Country Status (3)

Country Link
EP (2) EP0288792A1 (ja)
JP (1) JPH0666447B2 (ja)
DE (1) DE3480629D1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL72696A (en) * 1983-08-31 1987-12-20 Texas Instruments Inc Infrared imaging circuit with sampling and averaging means
US5036376A (en) * 1986-01-31 1991-07-30 Texas Instruments Incorporated Passivation oxide conversion
FR2610638B1 (fr) * 1987-02-11 1990-04-13 Total France Perfectionnements aux procedes et dispositifs pour le craquage catalytique de charges d'hydrocarbures
EP0345343B1 (en) * 1987-11-23 1993-08-25 Santa Barbara Research Center Method and apparatus for detecting infrared radiation
US4970567A (en) * 1987-11-23 1990-11-13 Santa Barbara Research Center Method and apparatus for detecting infrared radiation
EP0407062A3 (en) * 1989-06-29 1991-02-06 Texas Instruments Incorporated A method and apparatus for forming an infrared detector having a refractory metal
US4968886A (en) * 1989-08-30 1990-11-06 Texas Instruments Incorporated Infrared detector and method
EP0416320A3 (en) * 1989-09-06 1991-08-07 Texas Instruments Incorporated Infrared detector and method
US6955976B2 (en) * 2002-02-01 2005-10-18 Hewlett-Packard Development Company, L.P. Method for dicing wafer stacks to provide access to interior structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795769A (en) * 1980-12-05 1982-06-14 Fuji Photo Film Co Ltd Semiconductor image pickup device
JPS57171226A (en) * 1981-03-27 1982-10-21 Philips Nv Infrared ray camera and manufacture thereof
JPS57204684A (en) * 1981-06-08 1982-12-15 Texas Instruments Inc Method and device for forming infrared image
JPS58125982A (ja) * 1982-01-22 1983-07-27 Matsushita Electric Ind Co Ltd 固体撮像装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631251A (en) * 1970-02-26 1971-12-28 Kurt Lehovec Array comprising row of electro-optical elements and associated row of semiconducting microcircuits located on adjoining faces of a parallelepipedal slab
US3977018A (en) 1972-12-04 1976-08-24 Texas Instruments Incorporated Passivation of mercury cadmium telluride semiconductor surfaces by anodic oxidation
GB2027556B (en) * 1978-07-31 1983-01-19 Philips Electronic Associated Manufacturing infra-red detectors
US4327291A (en) * 1980-06-16 1982-04-27 Texas Instruments Incorporated Infrared charge injection device imaging system
JPS5727054A (en) * 1980-06-19 1982-02-13 Rockwell International Corp Selective access array circuit
DE3114309C2 (de) * 1981-04-09 1986-01-02 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen von Infrarot-Detektorelementen
EP0065599B1 (en) * 1981-05-19 1986-01-29 Texas Instruments Incorporated Infrared imaging system with infrared detector matrix, and method of imaging infrared energy
US4439912A (en) * 1982-04-19 1984-04-03 The United States Of America As Represented By The Secretary Of The Army Infrared detector and method of making same
US4447291A (en) * 1983-08-31 1984-05-08 Texas Instruments Incorporated Method for via formation in HgCdTe

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795769A (en) * 1980-12-05 1982-06-14 Fuji Photo Film Co Ltd Semiconductor image pickup device
JPS57171226A (en) * 1981-03-27 1982-10-21 Philips Nv Infrared ray camera and manufacture thereof
JPS57204684A (en) * 1981-06-08 1982-12-15 Texas Instruments Inc Method and device for forming infrared image
JPS58125982A (ja) * 1982-01-22 1983-07-27 Matsushita Electric Ind Co Ltd 固体撮像装置

Also Published As

Publication number Publication date
DE3480629D1 (de) 1990-01-04
JPH0666447B2 (ja) 1994-08-24
EP0137988A2 (en) 1985-04-24
EP0288792A1 (en) 1988-11-02
EP0137988A3 (en) 1985-08-14
EP0137988B1 (en) 1989-11-29

Similar Documents

Publication Publication Date Title
US4684812A (en) Switching circuit for a detector array
US4779004A (en) Infrared imager
US4686373A (en) Infrared imager
US5567975A (en) Group II-VI radiation detector for simultaneous visible and IR detection
US7608823B2 (en) Multimode focal plane array with electrically isolated commons for independent sub-array biasing
US20140184810A1 (en) Inspection system, inspection method, pixel circuit and image sensor
US8143685B2 (en) Image sensor having nanodot
TW200906183A (en) Solid-state imaging device and camera
CN104979365B (zh) 图像传感器像素及图像传感器
US7622704B2 (en) Optoelectronic detector with multiple readout nodes and its use thereof
WO2003032395A1 (en) Solid-state imaging device and method for manufacturing solid-sate imaging device
US10892295B2 (en) Germanium-modified, back-side illuminated optical sensor
US10741602B2 (en) Back side illuminated CMOS image sensor arrays
US20140346356A1 (en) Optical detector unit
JPS6094764A (ja) 赤外線画像化装置
DE102012214690B4 (de) Hybrider Detektor zum Detektieren elektromagnetischer Strahlung und Verfahren zu seiner Herstellung
US20230369364A1 (en) Optical blocking structures for black level correction pixels in an image sensor
JPS60155932A (ja) 赤外線画像化システム
Tribolet et al. Advanced HgCdTe technologies and dual-band developments
DE3217895A1 (de) Infrarot-strahlungsdetektor
US11647641B2 (en) Photo-sensitive device and a method for light detection in a photo-sensitive device
Kohn et al. Charge-coupled scanned IR imaging sensors
Suzuki et al. Development of the fully-depleted thick back-illuminated CCD by Hamamatsu
Vural et al. Large-format SWIR/MWIR HgCdTe infrared focal plane arrays for astronomy
JPS61253860A (ja) 固体撮像装置