JPS60155932A - 赤外線画像化システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ産業上の利用分野Ｊ 本発明は赤外線画、像化システムに関するもので、とく
にＳ／Ｎ比の向上のために画像化装置の出力を再帰的に
平均化する手段を設けた赤外線画像化システムに係わる
ものである。

【発明が解決しようとする問題点Ｊ 実現可能な長波長の大気窓の下限の波長、すなわち８−
１２ミクロンの波長で精細な画像を発生する赤外線領域
アレイ画像化装置を実現することはきわめて望ましい。

このような長波長債域の検出を適度な低温（たとえば、
液体ヘリウム温度でなく液体窒素温度）で行なう場合に
は、たとえばＨｇ１−ｘｃｄ’ｘＴｅ等のきわめて狭い
バンドギャップ半導体を用いて行うことが好ましい、（
ｘが０から１の範囲にあるそのような合金を本明細書で
は以下’ＨｇＣｄＴｅ」と一般的に呼ぶものとする）、
　この疑似２進合金がたとえばＸ　＝　０．２のような
構成である場合には。

１２ミクロンのフォトンにより橋絡するに十分（０，１
ｅＶ）小さなバンドギャプを有することになる。

このようなＨｇＣｄＴｅを用いた従来方法では、光検出
器として複数のＨｇＣｄＴｅフォトダイオードを典型的
に用いて、シリコン処理段階によりこれらのフォトダイ
オードを相互接続している。

長波長画像化の難点はバックグランドフォトン束レベル
が高いことである。　すなわち、室νおける黒体波長の
ピーク値は１２ミクロンにきわめて近いため、寄生（近
距離場）長波長輻射が画像化システムの赤外線画像化光
学系によって発生しやすい、　さらに、目標の視野が真
の暗状態であることわきわめてまれである。　すなわち
熱線画像化においては、ある画像内の明るさの変動はわ
ずかな温度変化と黒体係数の変化の双方に起因すること
になる。　これらの影響により、比較的小さい目標内に
ダイナミックレンジが生ずる。　フォトン束の大半が目
標の高い平均温度に対応するのみであるため、フォトン
束により情報が伝達さ　（れることはほとんどない、　
これは通常の長波長画像化システムにおいて「スキミン
グ」動作により行なうのが普通であり、この「スキミン
グ」動作で各画素からの信号のしきい値は前記、六ツク
グラウンドフォトン束の影響を除去すべく定められる。

　しかしながら、このようなしきい値決定によっては信
号・ノイズ比（Ｓ／Ｕを改善することはできず、前記バ
ックグランドフォトン東向の変動に基づくノイズ成分が
残っているため、　ＳｌＮ比を低下させてしまう場合も
ある□、・　゛故に１本発明の目的は実質的な長波長バ
ックグランドフォトン束がある場合にも、きわめて良好
なＳ／Ｎ比を示す長波長検出器を提供することにある。

［問題点を解決しようとするための手段］本発明は旧Ｓ
検出器、すなわち検出信号がコンデンサ中で繰り返し平
均化される赤外線画像化装置を提案するもので、この画
像化装置の出力は多数の読出しサイクルにわたるエクス
ンインシャルな平均として上記のように検出され、これ
によりＳ／Ｎ比をきわめて改善することができる。　こ
のため再帰的平均化を、ソフトウェアの負担を過大にす
ることなく、上記動作と同時に実行することもでき、ま
たこのアナログ処理を行う回路はきわめて簡単な構成で
ある。

かくて本発明は、第１のコンデンサと、該第１のシリコ
ンに接続され入力信号に従４て該１のコンデンサの電圧
を周期的に平均化するサンプリングスイッチ手段と、第
２のシリコンと、前記第１および第２のコンデンサに接
続きれ該第１．第２の・コンデンサ上の電圧を周期的に
等しくするための平均化スイッチ手段と、前記第２のコ
ンデンサの電圧を出力として発生する手段とからなり。

前記出力により前記サンプリングスイッチを介して連続
的に印加され□る入力の指数平均に対応した電圧を前記
第１のコンデンサに供給するメモリを提供す“るもので
ある。

［実施例］ 以下本発明の実施例を添付の図面を参照して、まず混成
構造を用いた場合の実施例をいくつか説明する。　これ
らの実施例は平均化コンデンサ部位が検出部位に垂直方
向に関連するように設けたものである、　このような実
施例に続いて、平均化部位が検出部位から物理的に分離
して構成された実施例につき説明する。

本発明の画像化装置チップの全体の構成を第６５！ｉに
示す、この第６図の中心にはＨｇＣｄＴｅ領域１０６が
示され１本実施例ではこの領域に検出部位５０を構成す
る３２Ｘ　３２のアレイが含まれている。

各ＨｇＣｄＴｅ検出部位５０の直下には、シリコン平均
化コンデンサ部位５４が設けられている。　各ＨｇＣｄ
Ｔｅ検出器部５０から読み出される一連の信号は、対応
したシリコン平均化コンデンサ部位５４において再帰的
に平均化され、このシリコン平均化コンデンサからの出
力は図面の左右の側に示す出力回路のうちの１個に供給
される。

各ＨｇＣｄＴｅ検出器部５０についてまず説明し、続い
てＨｇＧｄＴｅ検出器の下方のシリコンのアーキテクチ
ャおよびアレイの動作につき説明する。

各ＨｇＣｄＴｅ検出器部の実施例の平面図を第２図に示
す、　図示の寸法形状では、全領域の約３５％が光学的
蓄積領域となり、約５５％が電荷を蓄えるＨｇＣｄＴｅ
サブストレート１０６は、たとえばＨＧ−８Ｃｄφ２Ｔ
ｅ等の長波長物質で形成される。　また各画素について
半透過性金属（たとえばニッケルもしくはクロム）の蓄
積ゲート１４が設けである。

なお隣接画素用の蓄積ゲートは分離されており。

ＨｇＣｄＴｅ中の隣接画素間には電気的な接触といえる
ようなほどのものは何ら起らない、　この蓄積ゲート１
４はたとえば１００オングストローム程度に薄く構成し
て透過性を促進することが好ましく、たとえば硫化亜鉛
等の絶縁層１５上に設けである。

主ビア１ＢによりＨｇＣｄＴｅセンサ部が対応するシリ
コン平均化コンデンサ部位に接続されている。　きわめ
て薄い蓄積ゲートへの電気的接触を行なうべく、ピアス
トップ１８が前記蓄積ゲート上に配設され、金属被膜相
互結線（たとえば厚さ１ミクロンのインジウム）を用い
て、前記ピアス１ツブ１８をビアの低部のシリコン上の
接点２２に接続する。

次にこのデバイス、構造の形成方法について以　（下記
載する。　ただし以下の詳細な説明は、何ら本発明を限
定するものでないことは言うまでもない。

まず、単結晶性）１ｇｃｄＴｅスライスを並列に重ねて
、メタノールに溶解した０、５％の臭素を用いて、スラ
イスの少なくとも１方を磨いて滑らかとする。　このよ
うにして艶出しした面は、約０．２×０．９′インチの
ＨｇＣｄＴｓスライスに対してたとえば３゜Ｏ→イクロ
アンペアを用いて、水酸化カリウム中で陽極酸化して厚
さ約ＴＯＯオングストロームの酸化物５８とする。

使用する）ＩｇＣｄＴｅは、キャリア濃度が１ｃｍ”あ
たり５×１０のｎ型を用いることが好ましいが、このよ
うなキャリア濃度よりも低い濃度を用いてもよいことは
言うまでもない。

つぎに、このＨｇＣｄＴｅシリコンプロセッサ上に装着
する。　打検には、このＨｇＣｄＴｅの装着はシリコン
ウェファを完全にダイス仕上げして複数のチップを形成
する前に行なうのがよく、これによりＨｇＣｄＴｅバー
を、各チップを実際に分離する前にたとえば４枚合せの
シリコンチップに同時に装着することができる。　この
ようなシリコンサブストレート（複数のチップもしくは
チップのグループ）は平扁であることが好ましく９両側
を完全に清浄化する必要がある。　各シリコンサブスト
レートは１００℃の制御温度に加熱され、ついで低粘度
でかつ表面張力の小さな工業用接着剤８ｏを、シリコン
バー主で中心の検出器パターン（すなわち。

各シリコンチップ上の平均化コンデンサ領域）に塗布す
る。　ついで、このＨｇＣｄＴｅバーは、酸化物層を下
側にして、シリコンサブストレート上に載置され、この
シリコン内のアラインメントマークを用いてこの時点で
ＨｇＣｄＴｅの大雑把なアライメントを得番、　ついで
プレスを用いてＨｇＣｄＴｅを正規の位置に保持すると
ともに、たとえば３２行３２列の７レイに３ないし４オ
ンスの圧力を加えて工業用ゼラチンを硬化させる。　こ
のような接着工程は薄くかつ均一な接着結合を行なうの
に必要なものであり、たとえばエポテック３０１等の低
粘度エポキシ接着剤を用いることが好ましい、　この接
着作業の後、シリコンバーの端部から突き出したＨ。

ＣｄＴｅの余剰部分を正確に折り取る。

かくてＨｇＣｔｌＴｅｉ＜−を接着したシリコンサブス
トレートは、ガラスラッピングプラグにろう　けされる
、（これらのプラグとしては、平坦かつ平行な端部を有
し、たとえば直径が１インチ、高さが１．７５インチの
円筒状に形成された市販のものを用いればよい、　この
ラッピングプラグ上のサブスレートの平坦度は２ミクロ
ン以内であることが好ましい、　この平坦度が２ミクロ
ン以内でない場合には、ろう付は工程をもう一度行なっ
た後、減厚工程を開始する。　また好しくはシリコン上
のアラインメントマスクを、マスク合せ操作に先立ち、
たとえばマスクにレジストを用いて塗付した後、硬化さ
せることによって保護する。　このシリコンプロセッサ
バーの残りの部分は、厚い（好ましくは１ミクロンの）
窒化保護オーバコートにより適切に保護すべきである。

　また艶出し工程中には、シリコンバー上の接点パッド
を保護するのが望ましい、　あるいは艶出し工程に先立
って、露出したレジストを構造全体にわたって塗布する
のもよい、ＨｇＣｄＴｅ上のレジストはみがき取られ、
その後このＨｇＣｄＴｅをたとえば粒径約３ミクロンの
グリッドを用いて研磨することにより厚さを約７５ミク
ロン以下とし、ついで粒径３ミクロンのグリッドによる
研磨により生じた引っかき傷が消えるまで、艶出し布（
たとえばブエーラー社のｒ　ＴｅｘｍｅｔＪ　）上に０
．３　ミクロンのグリッドと重なる。　ついで、このＨ
ｇＣｄＴｅはペロンパッド上で０．５％の臭素・メタノ
ール溶液を用いて２ｏないし２５ミクロン以下に艶出し
する。　０．１２５％の臭素・メタノール溶液を用いて
最終艶出し工程を行なうことにより、　ＨｇＣｄＴｅは
シリコン面上で１２ミクロンとなる。

ついでシリコンサブストレートはシリコンの２次サブス
トレートにろう付けされる。　このシリコン２次サブス
トレートは端に処理用の坦体として用いるものである。

　あるいはまた、サファイヤその他の剛性物質をこの坦
持体用に用いるこ　）ともできる。

この時点で形成された構造は、いくつかの互いに結合さ
れたＳ＋チップに接着されたＨｇＣｄＴｅの長く薄い細
片である。　ついで第１のパターン化工程を実行して各
チップ上の画像化アレイ５８に必要な領域１０８を減少
させる。　また、　ＨｇＣｄＴｅの小さな細片を正規の
位置に火いたまま各アレイを互いに結合してもよく、こ
れにより各ＨｇＣｄＴｅ領域間の電気的接続が行われ、
陽極酸化中に電流を通過させるのに役立つ、　゛なおこ
の細片は後の処理工程で除去されることになる。

この工程はたとえば１８００Ｐ　（フント社製）等のレ
ジスト上で、毎分４，０００回転で２０秒間のスピニン
グにより行なうのが好ましい、　このレジストを８０°
Ｃの温度で３分間乾燥し、露光％　ａ、ｏ秒間現像し、
１５秒間洗浄して２００ワツトで３０秒間灰化する。　
この時点で、アルミニウムが臭素・メタノールの作用を
受♂窯め、たとえばアラインメントマスクなど、なんら
かの特殊な保護をアルミニウムの露出部に施すのが望ま
しい、　ついで、パターンが明瞭になるまで、すなわち
分離部がエポキシ層までエツチングされるまで、新鮮な
０．１２５％の臭素・メタノールを用いて噴霧エッチを
施す、　ついで残りの厚いエポキシ層をプラズマアッシ
ャで灰化しつくした　、フォトレジストを除去する。

次に第２のパターン化工程を行なうことにより、　Ｈｇ
ＣｄＴｅを介してビア１Ｂをパターン化する。

この第２のパターン化工程は、いくつかの制約を満たす
ようにビア１６の寸法形状を定める必要があるため９重
要な工程である。　このビア１６をあまり小さくエッチ
した場合には、デバイ冬はビアの低部で短絡する可能性
がある。　またビア１Ｂを大きくエッチしすぎて装置の
活性領域中に侵入する場合には、暗電流がきわめて増加
する。　第３に、ビア１Ｂの壁部を平滑にすることによ
り、その段部領域を良好なものとする必要がある。　た
とえば、簡単なイオンミリングを施すことにより壁部を
粗くしたままとすることもできる。　従って。

本実施例ではイオンミリングを用いて小さなピアホール
（たとえば０．４　ミル）を形成した後、噴霧エツチン
グを用いてビアを大きくして正しい直径を得るようにす
る。　レジストをパターン化した後、イオンミリングを
たとえば８００ミリアンペアのビーム電流、６００ボル
ト、　０．２５ミクロンの圧力を用いてアルゴンイオン
で行なうのが望ましい。

ここに使用する台はビームに対して好ましく１１０の角
度に傾斜させて回転操作を行なう、　この台は冷却する
必要があるが９本実施例では、該台をミリング期間に約
゛５℃まで冷却する。　またこのイオンミリングを間欠
的に実行することにより、デバイスが局所的に加熱され
ないことを確実にするのがよい、ＨｇＣｄＴｅは解離が
比較的低温で発生するため、加熱は最も望ましくない、
　このような解離によりバンドギャップが変化し、界面
安定度が劣化し、キナリア濃度が増加したり、あるいは
他の好ましくない結果となるからである。

イオンミリングがＨｇＣｄＴｅ中で進行した後、フォト
レジストがもとの状態としたままのデバイスは。

ビアが全直径が（本実施例では）０．７ミルにアンデー
カットされるまで、ｌθ秒段階で新鮮な０．１２５％の
臭素−メタノール中で噴霧エッチされる。

このフォトシストが除去された後、デバイス全体を１５
分間０．１２５％の臭素会メタノール中でスタチックエ
ッチ処理することにより、イオンミリング工程中で発生
する可能性のある損傷層を除去する次工程において、　
ＨｇＣｄＴｅ上で陽極酸化層８２の成長が行われる。　
あらかじめ静浄用の灰化工程を行なった後、第一デバイ
スのサラストレートについてたとえば２３マイクロアン
ペアの電流を用いて、水酸化カリウム中で酸化物を第１
青（厚さが約７００オングストローム）に成長させる。

　これにより、酸化カドミウム、酸化テレルおよび亜テ
ルル酸化塩の混合物が得られる。　この層と硫化亜鉛層
１５とでＭＩＳコンデンサの絶縁物が形成される。　次
にレジストをパターン化して第１の硫化亜鉛層１５を被
着すべき複数の領域を画定する。

この硫化亜鉛はシリコン上ノ領域を除いたすべての部分
に蒸着される。　硫化亜鉛を１回転テーブル上に軸外し
くたとえば３０度の軸外し）蒸着によ　（り厚さを２５
００オングストロームとする。　この硫化亜鉛はたとえ
ばテトラクロロエチレンによる浸せきおよび噴霧により
リフトオフされる。

この陽極酸化物層上の硫化亜鉛は好ましい絶縁体である
が、他の（好まし′ンは高誘電率）の酸化物、タトえ４
；ｆｆ　Ｎｂ２Ｏ５，Ｔａ２０５．　ＴｉＯ２／Ａｌ２
Ｏ３化合物等を用いることもできる。

次に透過性のＭＩＳゲート１４を被着する。　このため
にはまず薄い一レジスト層（たとえば４０００もしくは
５０００オングストローム）を蓄積ゲート１４の外側の
複数領域上に形成する。　この蓄積ゲート１４を実際に
被着する荊に、短いイオンミリング工程を実施する。　
ついでニッケルを厚さが１２５オングストロームとなる
ように被着し、不要の領域からリフトオフする。

ついでピアストップ１８を再びリフトオフにより形成す
る。　この場合、厚さ８００オングストロームのアルミ
ニウムを用いるのが好ましい。

また金属を蒸着する前に接着ミリング工程を用いるのが
好ましい６ ついで第２の硫化亜鉛層８４を、第１の硫化亜鉛層と同
様の位置に被着する。　この第２の層は厚さが８００θ
オングストロームとなるように被着することが好ましい
。

硫化亜鉛の被着を行なう前に、接着ミリング工程を用い
るのがよい、　また前記同様、硫化亜鉛Ｉ士すフトオツ
によりパターン化する。

ついで、旧Ｓビア８６がカットされ、これにより前記蓄
積ゲー）１’４Ｊｚでピアストップ１８〜の金属−線２
０の接続用の開口部が形成されることになる。　これは
０．１２５％臭素Φメタノール湿潤エッチを用いて行な
うのが好ましい。

つぎにサブストレートゲートをカットするのが好ましい
、このサブストレートビアは第２図には示されていない
が、　ＨｇＣｄＴｅバーログひいてはＭＩＳキャパシタ
に対するバイアス接続を行う、（好ましくはＨｇＣｄＴ
ｅバーはシリコンサブストレートに対して約−５ｖにバ
イアスされる。）　このエッチは０．１２５％の臭素・
メタノールを用いて行なうのが好ましい。

ついで、最初のピアエフチェ程（第２のマスク）と同様
のマスクを用いてビア１８を再び開口させる、　この場
合、　０．１２５％の臭素争メタノールエッチを用いる
のが好ましい、　このエッチを用いて、第１図に示すよ
うに下層シリコン層中のアルミニウムボンドパット２２
への接点を切開する。

なお、ビア１６の底部において第１の絶縁体層１５、１
４と第２の絶縁体層８４は相当の幅をもっているため、
相互結線２０およびバンドパット２２からＨｇＣｄＴｅ
・構造が分離される。　これはビア１６の最初のカット
期間中に実施されるオーバエッチによるものである。

上述したように本実施例で用いられる陽極酸化プロセス
による１つの効果には、正にトラップされた電荷が酸化
物中に相当量残留することである。　このトラップされ
た電荷は事実上チャンネルストップとして作用するため
、このことは実際上きわめて効果的である。　すなわち
、　ＭＩＳ蓄積ゲート１４により被覆された領域の外側
には、電子の空間電荷がＨｇＣｄＴｅ物質１０８の面に
現われることになる。　従って２本実施例のようにｎ型
ＨｇＣｄＴｅを用いて蓄積ゲートの下に形成されたウェ
ルによって、実質的に所望の信号を発生する光発生ホー
ルのみが集まることになる。

本発明の他の実施例では、キャリア濃度をた＋４ とえば前記同様１ｃｍ″あたり５×ｌＯとし、ｎ型のＨ
ｇＣｄＴｅ物質の代りにｐ型のＨｇＣｄＴｅ物質を用い
る。

（ただし実際のキャリア濃度は、ｎ型実施例と同６Ｉ３ 様にｐ型実施例においても５×１０からＩＸＩＱの範囲
内とすることができる。）　この場合、酸化物中の正に
トラップされた電荷はチャンネルストップ効果をもたず
、まったく反対の効果を有している。　すなわち、　Ｈ
ｇＣｄＴｅ１０Ｂ全面に現れる電子の空間電荷は蓄積ゲ
ー）１４の下の空乏層ウェル中へただちに流れ込み、光
電子により与えられる所望の信号をスワンブする。　従
って、Ｐ型物質と陽極酸化物を用いた本発明の実施例に
おいては、さらに１回マスキング工程を行なうことによ
り、蓄積ゲート１４以外のＨｇＣｄＴｅの全表面にフィ
ルドプレー、ヵ、ワ、８ゎ６．　Ｃ（Ｄ７４−７Ｌｚｌ
’、７い−１１に使用されるマスクはＭＩＳゲート１４
用に使用されるマスクとは互いに相補的な関係にあるか
、わすかに大きいことが好ましく、これにより、フィー
ルドプレートと蓄積ゲート１４との間のオーバーラツプ
を小さくすることができる。

なお、このようなフィールドプレートを用いることはｐ
型物質を用いた実施例に限定されるものではなく、他の
多くの実施例においても使用可能であり、とくに絶縁層
が適切な符号のトラップ電荷の含有量が充分でな（、ｚ
ダイオードかなる実施例において望ましいものである。

　第５図にフィールドプレート７０を用いた実施例を示
す。

ビア接続の代りにバンプポンディングを用いてバンドキ
ャップの狭い半導体をシリコンサブストレートに接続す
るようにした本発明の他の実施例を第４図および第５図
に示す、　この実施例においても、　）ＩｇｃｄＴｅ中
の各検出器部位の下部のシリコン層に１個ずつ平均化コ
ンデンサが設けであるが、ビアポンディングではなくバ
ンプポンディングを用いて接続を形成する。　すなわち
、第５図に示すように、各蓄積ゲート１４はポンデイン
グストラッツプ１０８を介して高いインジウムポスト１
０４に接続され、各インジウムポスト１０４はシリコン
上の接点パット２２のパターン上に押圧され、好ましく
はわずかな熱を加えて溶融しつつ、各インジウムポスト
１０４をサブストレート中の接点パッド上に冷間溶着す
る。　サブストレート上の空間内の空所は低粘度エポキ
シ接着剤を用いて充填するのがよい、　この場合、ビア
の形成は不要であるため、　ＨｇＣｄＴｅを薄くする工
程は、ビアの寸法形状による制約を受けない、　しかし
ながら、この構成においては、光キャリアの集合は裏側
であってデバイスの露出面でないため、光キャリアが発
生する位置が収集部位からあまり離れないようにを薄く
するのがよい−ＨｇＣｄＴｅ中のキャリアの拡散長さは
通常きわめて大きいため、キャリアの光発生が起こる位
置が、光キャリアの集合位置からあまりに遠く離゛軌て
いない場合にも、このような光キャリアの集合はもっと
も効率的である。

あるいはま、た、上記構造をエピタキシャル法により製
造することも去きる。　すなわち、テルル化カドミウム
（ＣｄＴｅ）サブストレートを用いて。

Ｈｇ０ｄＴｅの薄いエピタキシャル層を活性デバイス構
造体用に使用する。　バンプポンディングを用いてその
ような構造体を接続する場合には、　ＣｄＴｅが約１ミ
クロンから約３０ミクロンの波長に対して透過性を示す
ため９機械的特性が有利となるよう。

できるだけ厚くすることもできる。

本発明の他の実施例では、　ＭＩＳコンデンサよりむし
ろフォトダイオード構造を検出器サイトとして用いるこ
ともできる。　すなわち、第１６図に示すようなデバイ
ス構造をＨｇＣｄＴｅレベルとして用いる。　この場合
、使用される物質はたとえばｌ・ｍ・あたりＩＸＩ＾キ
ャリア濃度を有す６’ｐ型物質とするのが好ましい、　
このｐ型物質１１２上にｎｙｊｌｉ層１１４全１１４．
このｎ型層１１４の厚さを好ましくは１ミクロン以下と
する。　（前記同様。

キャリアの光発生サイトをその収集の部位に近接または
一致させる・のがよく、たとえ長波長のフォトンでも、
たとえば展ミクロン以内等９表面にきわめて近接した半
導体中に正常に吸収される。）この構造は、たとえばＨ
ｇＣｄＴｅ物質をシリコンに結合し上述したように薄く
した後、前述のピアホール１６をアルミニウム接点パタ
ーン２２とシリコンまでカットすることにより、形成す
ることもできるこの時点で、処理工程は多岐に分れる。

ｎ型層１１４の形成はとんどいかなる種類のイオンを注
入して行なってもよい、　これは、注入されたイオンの
種類よりもはるかに注入による損傷により、　）Ｉｇｃ
ｄＴｅ中でｎ型物質が生成されやすいためである。　従
って、シリコン中で危険な不純物とならない種類のイオ
ンを注入するのがよく。

注入されるイオンはＨｇＣｄＴｅ中でドーパント不純物
である必要はないく、たとえば、アルゴンイオンを注入
してｎ型層１１４を形成させることもできる、　これは
ビアがパターン化された後になされるため、ビア１６の
壁部にもイオンが注入され、その結果シリコンのｎ型層
１１４から接点パッド２２へのオーミック接触の形成が
、ピアホール１６の底部で少量の金属（たとえばニッケ
ル上のインジウム）　”１１８を被着するだけで、きわ
めて容易に実現できる。（もちろん、ニッケルはどシリ
コンに対して危険でない金属を用いるのがよい、）　金
属１１８をパターン化は、ピアホール１Ｂをカットする
のに用いるものと同様のマスクを用いて行なうことがで
きる。　ＨｇＣｄＴｅ、とくにｎ　’ＩＪ　ＨｇＣｄＴ
ｅに対するオーミック接触を形成することはきわめて容
易であるため、金属１１Ｂの選択はきわめて容易である
。

チャンネルストップを形成するには、　ＨｇＣｄＴｅを
エツチングして第１７図に示すようなメサ１２０を作成
する。　前記同様、ｐ型ＨｇＣｄＴｅサブストレー　ト
用に適宜接地接続を行なうことも必要である。

シリコン上のアルミニウムパッド２２に対するｎ型領域
を接続する他の方法は、第１？図のバイアス１２２によ
り示されるように、活性デバイスメサ１２０内に位置し
ないがメサに隣接するアレイを介して行われる。

本発明の光ダイオードの実施例の動作における主要な相
違点は、空乏キャパシタンスとＭＩＳゲート絶縁体との
直列の組合せの代りに、空乏キャパシタンスを効果上光
検出部位によって代表させたことにある。

従って、このような光ダイオードの実施例の動作の一般
的モードは、　ＭＩＳ実施例の動作とかなりよく似たも
のとなる。　すなわち、光ダイオードにバイアス電圧を
印加することにより、接合界面に広い空乏領域を切開す
る。　光キャリアが発生・するに伴なって、この空乏領
域は狭くなり、キャパシタンスが変わる。　一定時間経
過後キャパシタンスをサンプルした場合、その値は入射
したフォトン束を示すことになる。

従って、動作時にはあるバイアス電圧ｖｂがまず光ダイ
オードと平均化コンデンサｃｂの双方に印加される。　
光ダイオードにフォトン束が集まる時間の経過後、光ダ
イオードは積分コンデンサｃｂに接続され、ついでアイ
ソレートされてバイアスされ次のフォトン束の収集サイ
クルが開始されるなお、この動作モードは従来の光ダイ
オードデバイス中用いられる動作モードとは実質的に異
なる。　すなわち、従来技術では一定のバイアスを光ダ
イオードに印加するもので、きわめて複雑な回路を用い
て一定のバイアスを得るように構成するのが通例である
。　このような従来技術によれば、フォトン束中の変化
による電流変化を検出しているため、バイアス電圧を慎
重に設定してフォトン束に対する電流の導関数の極大値
を得ている。　これに対し９本発明のこの実施例では、
感光度の幹要な基準は、積分期間中に光ダイオードにか
かる電圧のバンドを横切るキャパシタンスのフォトン束
についての偏導関数である。　すなわち、フォトン束が
光ダイオード中で光キャリアを発生するに伴って、空乏
層領域の幅は除々に狭くなるため、ダイオードのキャパ
シタンスは増加し、電圧は減少することとなる。

この実施例では、光ダイオード中の最大フォトン東収集
時間は、主たる実施例について上述したように、読出し
サイクルごとの積分サイクルの数と該読出しサイクルの
所望のタイミングを考慮することによって限定されるの
みならず、上述した光ダイオードのセルツブバイアスの
態様により限定される。

最後に金属相互結線２０のパターン化を行なう、　これ
ら２個所の相互結線はリフトオフによりパターン化する
のが好ましい、　また、二重接着ミリングを行なって、
まず厚さ１００オングストロームのニッケルを被着し、
ついで（角度スパッタリング法を用いて）厚さ１．５　
ミクロンのインジウムを被着する。　この段階ではさら
に、サブストレートビアを介してＨｇＣｄＴｅバー１０
６用の接地接続を形成する。

次に各ＭＩＳ検出部位の下部に延在する各シリフン平均
化コンデンサ部位５４のアーキテクチャ−について概略
説明する。　第３図に示すように。

メタライゼーション層８８内のポンドパッド領域２２は
保護用の硫化オーバコートが存在しない領域として画定
され、シリコンチップのその他の領域はすべてこの硫化
オーバコートにより保護される。

ポンドパッド２２は上方のＨｇＣｄＴｅセル中のど７１
６□□□わ、工、□□□、２ｏ９よ、　１ボンドパツド
２２が蓄積ゲート１４に接続される。

この金属のボンドパッド２２は接点４２のモート３８に
接続され、トランジスタ３８．４０によりボンドパッド
への選択的な接続が一行なわれる。　クロック線φｉ２
８が持ちあげられると、ボンドパッド２２はポリシリコ
ン−ポリシリコンコンデンサ３０の底部プレー゛ト３２
に接続される。　このポリシリコン−ポリシリコンコン
デンサ３０はのキャパシタンスは少なくとも蓄積ゲー）
１４と同程度のキャパシタンスをもっており、従ってト
ランジスタ３８が動作した場合、蓄積ゲート１４とＨｇ
ＣｄＴｅサブストレート間に発生した信号を、後述する
ようにコンデンサ３０中に記憶された信号を用いて平均
化することができる。

トランジスタ４０は他のクロック線φｉ　ｗａｘにより
制御され、このトランジスタによりボンドパッド２２（
ひいては蓄積ゲート１４）が読出し線２４に選択的に接
続される。　従って、ウェルを蓄積し新たな積分時間用
の蓄積ゲートをリセットするためには、該読出し線２４
を用いてこれら２つの信号をすべてのセルに印加する。

　同様に、コンデンサ３０内に蓄積された再帰平均信号
が読み出される場合には、線φｉとφｉ　ｍｕｘの双方
が持ち上げられ、底部プレート３２をワード線２４に接
続する。

シリコンの製造は厚さ３ミクロンの二重ポリシリコンＭ
ＯＳプロセスを用いて行なうのがよく、この二重ポリシ
リコン′ＭＯＳプロセスはコンデンサ３０の誘電率が酸
化物、硫化物、酸化物の混成化合物として形成するのが
よい、　該二重ポリシリコンＮＯＳプロセスは標準的な
ものであるが、このような混成化合物の誘電率により、
欠陥密度が低くかつ、正確に制御された高い比容量が得
られるという点が相違する。　簡単に言えば、酸化物は
第１のポ）シリコン上に形成（成長もしくは被着）され
、窒化物は第２のゲート酸化物が成長するのと同時に部
分的に酸化される。　なおこのプロセスについては米国
特許出願第４８８，９２０号にその詳細な記載がある。

この画像化装置の動作を次にやや詳しく記載することに
より、′得られるノイズ減少効果についてさらに説明す
る。

まず第１２図に示す仮説的な概略図を参照して再帰的平
均効果を説明する。　スイッチＳ１およびＳ２は互いに
オーバーラツプ時間がなように交互にオフ動作を行なう
、　出力電圧は時系列Ｘｎとして表わし、入力信号は時
系列Ｙｎとして表わす、　今スイッチＳ２を閉成した場
合、出力電圧Ｘｎは、現在の入力と以前の出力電圧の重
み平均に等しい。

すなわち Ｖｏｕｔ＝Ｘｎ＝　ａＸｎ−１＋　（１−ａ）　Ｙｎこ
のにαは下式のように定義される係数である。

ａ　＝　Ｃｂ／　Ｃｉｉ＋　Ｃｂ 下限周波数では、　ＸｎはＹｎに等しくなるからＸｎ／
Ｙｎ＝　（１−ａ）　・（１／ｌ　−ａ）　＝１Ｙｎに
関連した分散、すなわち入力信号に含まれるノイズに起
因するノイズについては。

Ｘｎ／Ｙｎ＝　（１−α）　／（１＋　α）そこでＳ／
Ｎ比は。

Ｘｎ／Ｘｎ＝　（１−ａ）　／（１＋　Ｑ）　・（Ｙｎ
／’Ｙｎ）となる。

従って、再帰ろ波により、係数αすなわち平均化コンデ
ンサｃｂに対する入力コンデンサＣａの比に依存する量
だけＳ／Ｎ比が増加する。

本例のＣａは一般にゲート１４に定まるＭＩＳコンデン
サに対応しており、またｃｂは一般にシリコン中の平均
化コンデンサ３０に対応している。　すなわち、再帰平
均化によりバックグ゛ランドフォトン束に起因するノイ
ズ電力を実質的に減少することができる。

第９図に本発明の第１の簡単化された実施例のレイアウ
トおよびタイミングを示す、なお。

画素位置に示されるバイアスはすべて図示しないＨｇＣ
ｄＴｅＭＩＳ検出部位に垂直に接続されている。

この簡単な実施例では３行・３列のアレイのみを用いて
いるが、さらにアレイの規模はより大きくするのがよ＜
　、　１２８行・１２８列以上の７レイが。

本発明を実施する場合の最良の態様であると思われる。

　図示の実施例では９Ｍｌスイッチを用いて９．３アウ
イを１．ヤツ、するととも、読出し中。信　ｉ号をマル
チプレックスする。　またＭ２スイッチによりシリコン
平均化コンデンサ上への再帰積分が行なわれる。　実−
例ではφｉ（φ積分）信号は、クロック動作を簡単化す
るためにすべての画素について一致して動作する。　読
出し線（Ｖｒ）をリセ□ットしＭＩＳウェル（Ｖｅ）を
空にするのには。

互いに別個の電圧を供給する。　このようなアレイ用の
典型的なりロック動作シーケンスは次の通りである。　
すなわちまうず第一にＶｅがトランジスタＭＥおよびす
べてのトランジスタＭｌを介して。

すべてのコンデンサに印加される。　この電圧印加によ
り、ウェルはすべて消滅し、蓄積電荷が再結合される。

　第二にＶｒがトランジスタＭｒおよびすべてのトラン
ジスタＭ１を介してあらゆるＭＩＳコンデンサに印加さ
れ、光学的に発生した電荷があらゆるＭＩＳウェル内に
集まる。　ついでφｗａｕｘ（図面ではφｍ２．φｍ３
等としても示される）がターンオフされ、あらゆるウェ
ルが信号電荷を収集し続ける。　このシーケンスステッ
プは読出し動作の開始が所望されるまで繰り返される。

　すなわち、各画素部位はアレイの読出しサイクルが開
始される前に、きわめて高いデユーティ比で多数の収集
・積分サイクルを通過しうる。　読出しが始まると、ア
ドレスすべき行は適当なトランジスタ旧によりアドレス
される。　このアドレッシングは積分フェーズ後に行な
って、上述したような再帰ろ波によるノイズ減少効果の
利点を得るようにするのがよい。

また他の実施例では、読出し中の行のウェルを消滅させ
ることもできる。　すなわち、各ウェルが読出し前に消
滅しない場合には、入射フォトン束はＮＩＳコンデンサ
の電位、すなわち読出し動作進行中の出力電圧を変化さ
せ続けることになる、　フォトン束の状態によっては、
このような出力信号の変化により、ある種の構成とした
増幅器の不安定化を招くことも考えられないではないが
、この動作モードについては１本実施例において敢えて
注意を喚起しておかねばならないというほどのものでは
ない。

前置増幅器の後には相関二重サンプラを用いている。　
この二重サンプラはリセット信号が印作状態となる以前
にクランプが解かれる。　読出し出力が読出し線に発生
した後、第２のサンプルが行われる。　この信号情報は
（Ｖｒに等しい）空のウェル電位と特定の蓄積ゲート１
４外の実際の電位との比較することにより与えられる。

第１３図のタイミングチャートに、やや詳細に読出し動
作タイミングを示す、　この本発明の電子操作モード動
作においては、デユーティサイクルおよび感度は必ずし
も最適のものではないが。

この実施例の説明により、以下に記載する再帰続出しモ
ードの動作が明確に理解されよう、　なお、１行ライン
φｎに現れる信号は共通行ライン信号φＣＯＷとこの行
ラインに特有の成分φｎとの論理和である。　第ｎサイ
クルの開始である事象ｌにおいて、検出阻止はすべてま
ずＶｅにリセットされ、これらの素子を蓄積状態とする
。

つぎに、信号θｎにより第ｎ行目が選択され、検出器は
すべて信号φｉにより各積分コンデンサ３０に接続され
る。　２つの信号θｎ（従ってφｎ、φｉ）がいずれも
立ち上った後、第ｎ番目の一検出コンデンサ１４および
第ｎ番目の平均化コンデンサ３０　（Ｃｂ）がともにＶ
ｒにリセットされる。　このりセット電圧Ｖｒは蓄積コ
ンデンサ１４が空乏化されるように設定される。　事象
３の期間中、光生成キャリアは第ｎ行目の検出器内に収
集される。

また、事象４においては、第ｎ行目の検出器内に収集さ
れた電荷が感知される。　この場合、空のウェル電位Ｖ
ｒに相当する事象２の終りの検出器電圧と事象４の検出
電圧との差の出力信号が発生する。

以下本実施例における再帰的読出し動作について、　Ｍ
ｉｓコンデンサの少なくとも２倍の容量を有する平均化
コンデンサを用いた例あげて、ざらに詳しく説明する。

　この再帰的読出し動作により係数αについては２／３
の値に変換され、また最大Ｓ／Ｎ比は５の平方根に改善
される。　再帰的ろ波機構を最も有効に使用するために
は、各活性積分時間中に積分する必要がある行数は、（
１＋α　１）／（ｌ−α）、すなわちこの場合は５行と
なるようにする。　ある行が読出された後は、この行は
次の読出しフェーズの準備サイクルとなる収率および積
分サイクルを開始することができるようになるまで、ア
イドル状態となっている。　すなわち９本実施例下は、
読み出された行は、この行以前の５つの積分期間が再び
読出されるまで待機（蓄積）状態を保持する。　ある行
についてはその読出しを各読出し前の収集・積分サイク
ルの厳密に必要なサイクル数以上にわたって続行しり。

あるいは収集・積分サイクルではあらゆる行の読、出し
を行なわないようにすることも可能ではあるが、このよ
うなやり方は９周辺回路への負荷を実質的に増加させる
ため好ましくない。

次に再帰的読出しプロセセスにおける各種るステップに
ついて、以下第１４図のタイミングチャートを参照して
説明する。

事象ｌでは、検出器はすべて蓄積状態でリセットされて
、ウェルをすべて空にする。　この動作は各検出器が開
状態のスイッチφｉを介して各積分コンデンサ３０から
アイソレートされている間に行われる。　事象２では、
Ｎ番目ないしＮ＋４番目の折重外のあらゆる検出器が読
出し線から切り離される。　Ｎ番目ないレト４番目の検
出器がθｎ÷４により信号φｒおよびθｎを介してＶｒ
にリセットされる。（前記同様、各行の信号φｎはφｃ
。

膿＋φｎとして定義されるものとする。）従って、Ｎ番
目ないしＮ＋４番目の行内の光コンデンサは空乏化状態
にバイアスされ、これにより各光コンデンサは光により
発生する電荷を自由に収集できることになる。　ついで
事象３では、Ｎ番目の検出器が信号θｎによりアドレス
状態を保持する一方、　Ｘ＋を番目ないしＮ、＋４番目
の行は読出し線からアイソレートされる。　このように
８４１番目ないし％＋％番Ｈの行が読出し線からアイソ
レートされた後、信号φ１によりコンデンサ３０がすべ
て各検出機１４に接碑される。　活性状態の検出器に接
続されている検出器は、蓄積された平均信号を用いて最
も新しい光構成信号を再び再帰的に積分する、　かくて
このクロックφｉにより蓄積コンデンサが非活性検出器
（すなわち、蓄積状態の検出器）に接続されているセル
の電圧が最終的にＶｅとなる。

事象４では、　ＭＩＳ検出器がクロックフェーズφｉに
よりＶｒにリセットされるまで、電荷の収集および積分
を続行する。　なおこの場合、２つの行において積分コ
ンデンサ３０はリセット電圧Ｖｒにリセットされる。　
ト５番目の行内のコンデンサはＶｒにリセットされて初
期化することにより、他の信号の再帰的積分を行なう、
　またｎ番目の行内の積分コンデンサもこの時点でＶｒ
にリセットされるが、これは重要でなく附随的なものに
すぎない。

この場合の出力信号も満たされたウェル電位と空のウェ
ル電位間との差により与えられる。

ｎ番目の行の５フレーム再帰平均は、事象４におけるク
ロックφｒの直前に読出し線上に現れる。

なお図面にはアレイ全体にわたる待機状態にある積分お
よび読出し動作を例示するため、さらに数サイクルのタ
イミングを示す。

第１１図はサンプリング用のプリアンプ回路を示すもの
で、この回路は１個の検出器画素からの信号を増幅する
のに用いられる。　Ｍｅは検出器プローブＭ１およびＭ
２がソースフォロワ−として機能している間、検出アレ
イから前記置場幅器をアイソレートするのに用いられる
。　また、　８２．　Ｍ４はエンハンスメントタイプの
反転利得回路段であり、コンデンサＣはこのシステムの
帯域制限用のコンデンサである。　またＭ５．　Ｍｅは
出力バッファソースフォロワであり、ｖｂは電流源とし
てのＭ３．８Ｂをバイアスする。

本発明は従来デバイスにくらべて暗電流の雑音指数低下
に対する感度が低いため、　ＨｇＣｄＴｅデバイス物質
の質が低くても差し支えない、　また。

好ましくはないが２本発明はたとえば固有のキャリア濃
度が５Ｘ１０以上のＨｇＣｄＴｅを用いて実施すること
もできる。

すなわち、従来から公知のように、ある特定の用途用の
画像化装置を最適化する場合には、犠牲にしてもよいパ
ラメータがいくつかある。１これらのパラメータは、感
度、デユーティ・サイクル、データレート、アレイ寸法
等である。　次に本発明によるＮ１８画像化アレイの計
算上の性能につきその１例について以下記載して、実際
に得られる特性を示すこととする。　いま、　ＨｇＣｄ
Ｔｅデバイスの質が、硫化亜鉛からなる厚さ１５００オ
ングストロームのＭＩＳゲートにより１ポルトの（ｖ−
ｖｔｈ）の電位差を持続するとともに、硫化亜鉛の厚さ
３０００オングストロームの層が２ボルトに耐えるよう
になものであるものとする。　また蓄積領域に対して暗
電流が１ｃｒｎ”あたり３００マイクロアンペアである
として固有キャリア濃度が５×１０近傍にあるＨｇＣｄ
Ｔｅにほぼ対応させ、かつ８ないし１０ミクロンのスペ
クトル帯が入力するものとする。　またプロセッサに入
力される好ましい雑音仕様をｌθマイクロボルトに設定
するとともに、シリコン入力回路により加えられる付加
容量を２ピコフアラツドとする。　さらに、光学系を通
過する正味の伝送量が０，７で、（８インチの焦点距離
を有するｆ３．２の光学系を通して３５０６にの遠距離
電磁界が見えたとを仮定して）焦点面におｔｉる最大フ
ォトン束が１秒あたり１ｃｍ″について！、８Ｘ１０の
６乗個のフォトンであると仮定す゛る。　なお硫化亜鉛
の誘電率は８．８である。　これらのデータから。

特性は次のように算出される。　画素における付加容量
は２．３ピコフアラドである。　従って９画素積分時間
は１２マイクロ秒となる。　また満たされたウェルの電
荷は３．３Ｘ１０の６乗個である。

また、８４Ｘ８４の接続エリア画像化装置について典型
的な現行フレーム速度を想定した場合、デユーティ・サ
イクルは８．２％である。　この場合は画素ではｌ、℃
あたり　５３８マイクロボルト、また出力接続点では１
℃あたり２３７マイクロボルトとなる、　読出し接続点
における雑音はロミリボルトとして算出され、１フレー
ムについてノ雑音等価温度指数は０．０５９℃である。

　また６０Ｈｚのフレームのシステム等価雑音温度は０
．０１７℃となる。　これは実質的に向上したシステム
雑音等価温度であって、この温度パラメータから種々の
他のパラメータがそれぞれ別々に次のように導出される
。

１個のシリコン列の最大データ速度はアレイ長さを再帰
的積分時間＋１で割ったものをさらに積分時間で割った
ものに等しい、　９回の再帰的積分を用いるとすると、
積分時間は１２マイクロ秒となり、各列には８４個の画
素が含まれ、最大のデータ速度は５３０ＫＨｚであるこ
とがわかる。

最大システム感度は比較的長い時間間隔、たとえば１８
ミリ秒分のフレームを加算することによって得られる。

　すなわち、１個のフレームは（Ｎ＋１）　（ｔｉ　＋
ｔａ）で読み出だすことができる。　なおＮは再帰的積
分サイクルの数であり、　ｔｉ、　ｒａは積分およびア
ドレッシングに必要とされる各時間をそれぞれ示す、　
たとえば、９回の再帰的積分を行ない、１２ミリ秒の積
分が可能であり、かつ４マイクロ秒がアドレッシングに
必要である場合には、１個のフレームをＩＢθミリ秒で
読み出すことが可能となる。　従って、１８ミリ秒で１
００個のフレームを読み出すことができ、システム等価
雑音温度は１００平方根分だけさらに改善されることに
なる。　この結果、システム等価雑音温度の推定値は０
．００５９℃となる。

かくて本発明によれば一般の雰囲気窓の下限の波長、す
なわち約１２ミクロン程度の波長で精細な画像の得られ
る赤外線領域画像化装置を実現することができるという
利点がある。

上述のように平均化部位を混成構造における検出気部位
の直下に位置させるについてはそれなりの利点があるが
、こうした構成は本発明を実施するためＫは何ら必須の
ものではない、　すなわち、生の検出器信号を赤外線画
像化装置からオフチップで得られるようにして、これら
信号を再帰的平均化プロセッサ中に供給することも可能
である。

赤外線画像化装置におけるの雑音問題を解決解すべく、
信号平滑化に関しての種々の方式が従来から試みられて
いる。　これらの背後にある一般原理は、一連のサンプ
ルを加算する際に、初期サンプリング速度が目標におい
てデータが変化する速度よりもはるかに高い場合には、
目標に対応した信号が直接加算され従って平均化演算に
よりユウ、よ、いい。、あ、ア、７□よ６．ア、お。あ
　１れ従って、平均化中のサンプル数の平方根だけ期待
値が減少することになる。

ところで、大きなデータの集合、とくに画像情報のＳ／
Ｎを改善するこ′とが望まれている。　はとんどの画像
積分装置では、連続フレーム（理想的な離散的時間積分
器）もしくは再帰的積分器（指数型の時間積分器）のい
ずれかを用いている。

いずれにしても究極的には、相関的な画像情報は算術的
に加算され、また非相関的な（すなわちランダムな）画
像雑音は円積法で加算されることになる。　もちろん、
この場合にはダイナミックな目標からの応答における損
失という犠牲を払うことになる。　変化する目標はスミ
ア現象を引起しやすいからである。

このような機能は概念的にはきわめて単純ではあるが、
データ量が多い場合やデータ変化速度が速い場合には、
このような機能を実現することがきわめて困難になる。

　「積分」を実行するためには、各画素用のメモリ位置
が必要であり、また各画素の演算には乗算や加算を頻繁
に行なう必要がある。　これらの機能はディジタル的に
実行することができるが、このためにはアナログ画像を
必要な解像度でディジタル化し、各画素を描画′　す６
′７″Ａジタルワードには積分を順次実行するように連
続操作される。

本発明ではアナログドメイン内に必要される積分（指数
積分）を再帰的に実行する。　このような積分を行なう
に当って、高速のＡ／Ｄ変換を行なう必要はない、　事
実、積分されたアナログ情報が他のシステムに関連した
理由によりディジタル化され葛湯台には、データ速度は
前記アナログドメインで実行される積分の度合に応じて
減少させることができる。

第１２図はメモリセルの再帰動作の単純化して示す概略
図である。　連続する電圧および連続する時間信号はサ
ンプリングされてＣａによりＳＩに保持される。′８２
力蜜閉じた場合には、コンデンサＣａ、Ｃｂに蓄積され
ｆ電荷が共有される。　数サイクル後に得られる電圧は
次のように表わすことができる。　′ Ｙｎ　＝　（１−（Ｘ）　（ｃｒＸＮ＋α’ＸＮ　−１
＋♂ＸＮ−２＋、、、） ただし上式でＹｎは姦↓、　ＸＮは対応する入力、αは
係数である。

さらにランダムノイズに関連したＹｎ上の分散Ｙｎは次
式で表される。

Ｙｎ　＝　（１−（Ｘ）　２（（１”ＸＮ＋♂ＸＮ−１
＋ａＸＮ−２，＋、、　、）　＋４ Ｓ／Ｎ比の改善度は次式で与えられる。

Ｖｓ／ｖｎ　＝ｌｉｍ　Ｙｎ　／Ｙｎ　＝　（１＋Ｑ／
ｌ　−’ｌＩゆ＾ α）坏 定常状態関数はＹ／Ｘ＝１に集束する。

この信号処理機能は新規なものではなく、従来システム
ではソフトウェアにより再帰的平均を行なっている。　
しかしながら、この機能は多くの乗算ステップを必要と
するとともにきわめて時間がかかる。　本発明において
新規なことは。

゛積分の問題に対して明快な解答を与えつつ、しかもき
わめて低い成分のカウントを行なうことである。　集積
化アーキテクチャにおいてＣａは簡単なサンプルホール
ド用のコンデンサであり、Ｓｌはサンシリング用スイッ
チであり、またｃｂはこれをコンデンサアレイとして、
（各ｃｂについて１個の）Ｓ２のデマルチプレタス動作
によりコンデンサＣａにコミュテートされようにしても
よい、　本発明の他の新規な特徴は、メモリの入出力を
共通としたことである。　このメモリが更新される時に
は必ず、有効でかつ最新のデータがＶａｕｔ接続点に現
われる。　この場合、　Ｓ２に関連した漂遊コンデンサ
および相互結線が補償されるように設計上の考慮を払う
ことが必要である。　またα値を設計通りの値として確
保するには、αを外部から調節可能にするようにすれば
よい、　このような方法を第２８図に示す、　同図から
コンデンサｃｂは各画素に対してそれぞれ設けであるが
２画像が通常ある画素から他の画素へ時間的にシリアル
続くものであるであるため、コンデンサＣａはこれを適
切なコンデンサｃｂに時間割マルチプレクスさせる。す
なわち１個のコンデンサＣａがＮ行Ｍ列のメモリあるい
、よ、イ６．．。７７７ケ。８カ５、わ□−、□、　１
きることが理解されよう、　いずれにしても、コンデン
サＣａの繰返し回数はコンデンサｃｂの繰返し回数はよ
りもはるかに少ない〈、このためｓｘ、　ｓｙ、　ＳＺ
の少なくとも１個を閉成することにより、コンデンサＣ
ａを調節可能にすることが可能となる。

このような調節を行なう際、コンデンサの値はこれを微
調節することにより要求条件を満足させることができる
。　これは、システムに関連した要求条件を満足させる
べくαの値を調節することが望ましい場合にも成り立つ
。

第１８図に本発明を実施するためのアーキテクチャを示
す、　図示のようなふたつの回路により８４行６４列の
焦点面をもつ画像化装置からの出力にフレーム積分を実
行する。　このような場合の動作温度は７７°にであり
、このように動作温度を設定することにより、漏洩電流
がゼロ近傍に低下するため、設計時にこの漏洩電流を考
慮する必要がない点で有利である。　室温（３００°Ｋ
）での動作、あるいは熱冷却（２００’　Ｋ）による動
作も可能□であるが、この場合は漏洩電流が増加する結
果となる。

このようなアナログメモリは、　ＭＯＳＬＳＩ技術を用
いて容易に構成することが可能である。　各スイ）チを
単純なＭＯＳ　）ランジスタにより構成する一方、各コ
ンデンサを２層のポリシリコン平行板を用いて構成する
。　このような構成方法とすることにより、同等のＣＯ
Ｄデバイスと比較して、ゲート領域を相当程度減少させ
ることがで声る。

またＣＣＤタイプのアナログメモリとは違って、このＭ
ＯＳ構成は処理上の許容度をきわめて向上させるもので
ある。　この場合のプロセッサは９例えば米国特許第４
．３８０　、７３２号に記載した６４行８４列のＨｇＣ
ｄＴｅＣＩＤを用いて動作すべく設計することができる
が、他のいろいろな赤外線画像化装置と共に用いること
もできる。

図示のアーキテクチャは３２チヤンネルの前置増幅回路
から構成され、それぞれの前置増幅回路の後に相関二重
サンプル（ＣＤＳ）回路および同期クランプ回路が接続
されている。　これらＣＤＳ回路および同期クランプ回
路の各出力にはソース・フォロワ構成のバッファが接続
されている。　これらのバッファにはさらに３２行８４
列のアナログメモリアレイが接続され、さらにその後段
にはメモリバッファおよび共通負荷を有するマルチプレ
クサが接続されている。　こめプロセッサでは、３２個
の入力をマルチプレックスして１個の出力を取りだすよ
うにしているため、出力画像ラインは１本のみでよい、
　出力画像はついで（ソース・フォロワ構成の）バッフ
ァによりバッファされ、チップ外に取り出される。　こ
のようなアーキテクチャを第１図に示す。

かくて本発明によれば相当に長波長のパックグランドフ
ラックスがある場合にも、　Ｓ／Ｎがきわめて良好な長
波長検出器を効果的に実現できるものである。

使用する前置増幅器（第２０図）は、縦続構成であり、
この場合の設計上のパラメータを第１表に示す。

第１表 Ｇｉｎ　７．５ Ａマ　２５ Ｂｗ　、１．８ＭＨ２ Ｐｄ　Ｏ，８５■曽 第２０図に示すデバイスはすべてｎチャンネルエンハン
スメントモードトランジスタにより構成されている。　
この縦続接続構成の前置増幅器のゲインは、ドライバ（
旧）と負荷（Ｍ３）の比Ｗ／Ｌの平方根に略等しい、ド
ライバ旧の〔ゲート畳ドレイン間の）電圧ゲインは約−
２，３であるため、ミラー積分器のゲインは３．３に保
持される。　このため、ドライバＭ１が自己整合ゲート
構成であることと相まって、標準的な８００　ＡＮＭＯ
Ｓプロセスについて、入力容量を低下させることができ
る。　トランジスタＭ４．　）！５により、ゲイン回路
段用の（Ａマ値が約０．８）出力バッファを形成し、ま
たトランジスタＭ８を用いて読出しラインをリセットす
るように構成する。　また、　Ｃ１ｎｊは注入型のコン
デンサである。　このような構成の増幅器の帯域幅は、
負定まる。

上記相関二重サンプル（ＣＤＳ）回路はＫＴＧ　（リセ
ット）ノイズおよび出力オフセットを除去するもので、
このＣＤＳ回路はＣｎＳ伝達関数が原点（Ｗ＝０）でゼ
ロであるため１１ｆ前置増幅器ノイズを減衰させる　が
ある、　第２１図にこのｃｎｓ回路の概略構成を示す、
Ｃｃｌａ■ｐはクランプコンデンサを、　Ｃｓ／　ｈは
サンプルコンデンサをそれぞれ示す、　また旧はクラン
プスイッチを、　Ｍ２はサンプルスイッチを、　Ｍ３は
Ｍ４．　Ｍ５からなる出力バッファ用のバイアス設定ス
イッチをそれぞれ示す。

この場合の欠点は、（１）分圧コンデンサＣｃｌａ■ｐ
、Ｃｓ／ｈを介して伝えられる信号が減衰すること、お
よび（２）コンデンサＣｓ／ｈの容量をＫＴＣノイズが
前置増幅器の出力ノイズに比較して無視できるように　
設定しなければならないこと等である前記同期クランプ
回路を第２２ＧａＡｓ図に示す。

この同期クランプ回路の目的は１列相関オフセットを除
去するとともに出力段に設けたトランジスタＭ２．　Ｍ
３からなる出力バッファのバイアス値を設定することに
ある。　このような同期クランプ動作に、より、２の平
方根分だけＳ／Ｎが劣化する。

すなわち、前記ＣＤＳ回路ＴＯＫ出力ノイズが１．４倍
だけ増加する。　この余分のノイズは、前置同期クラン
プ回路に帯域制限を行なうことにより事実上除去するこ
とができる。

アナログ、メモリではスイッチドーキャパシタ技術を用
いて画像サンプルに第１の再帰フィルタ動作を実行する
。　容量比Ｃｂ／（Ｃａ＋　Ｃｂ）により積分フ、イー
ドバック係数αが決定される。３２個のチャンネルの各
チャンネルには８４個のメモリが設けである。　各チャ
ンネル内の複数のメモリは８行８列のマトリクスの行お
よび列アドレスによりアドレスされる。　第２３図に個
々の前置増幅器チャンネルについて８列のうちの１列を
示す。

インピーダンスＲ１ないしＲ８およびキャパシタンスＣ
１ないしＣ８はオンチップメモリ制御理論回路により生
成される。　このチップ上には２０４８個のメモリ位置
があり、さらにこのメモリは各チャンネル用の共通入出
カラインを有している。　メモリ内に蓄積されたデータ
は時間を不連続的としたアナログ電圧である。　第１次
の再帰フィルタによりＳＮＲが［（１＋α）／（ｌ−α
）］隆に相当する分だけだけ改善する。　ただしαはフ
ィードバックである。　また、このメモリのノイズゲイ
ンは信号ゲインが１であるとすると、（１−α）／（ｌ
＋α）となる。

このメモリ出力バッファは２つの機能をする、　まずＳ
／Ｈ回路は、データを１積する一時的アナログメモリと
して働くものであり、第二にはコンデンサＣｄにより第
２４図に示すＮ１におけるＶｔの各変化による効果を得
るとともに９Ｍ６の休止出力をもシフトする。

第２５図に示すマルチプレクサは共通負荷型のマルチプ
レクサであり、　Ｎ５は３２個のチャンネルすべてに共
通な負荷である。　メモリ出力バッファから出力された
画像データは、スイッチＭ１ないしＮ３２により、出力
ドライバＭ１０のゲートにコミュテートされる。　これ
らのスイッチは２位相比率無変化型シフトレジスタによ
り制御される。　各アナログスイッチのリセットおよび
出力バッファの基準電位設定はフェーズ３により行なう
。

ＮＭＯＳプロセスを適宜修正してフェージングメモリプ
ロセッサを製作した。　このプロセッサは厚さ６００オ
ングストロームのゲート酸化物層と厚さ４００オングス
トロームの中間酸化物層（ポリシリコン１，２）とから
なるものである、この場合、約２．２５のＳ／Ｎの改善
をアナログメモリ内で実現するのに厚さ４００オングス
トロームの中間酸化物層を用いて、適切なα（積分フィ
ードバック係数）を　る必要があった。　また厚さ８０
０オングストロームのゲート酸化物層を用いて、縦続接
続された前置増幅器ドライバの１／ｆノイズを次のよう
に減少することができた。

Ｖ　ＮＦｏｘ／Ｃｏｘ ただしＣｏｚはゲート酸化物層の容量値である。

１個のスライスについて温度７７°にで行なった試、、
よヶツェ。ユ。よ、オオ、　１ １スｌ フェージングメモリプロセッサ性能（７７°Ｋ）パラメ
ータ （１）　消費電力 （２）ゲイン追跡度 （３）　固定パターンノイズ （０前置増幅器ダイナミックレンジ （５）　プロセッサゲイン （ｅ）　前置増幅器ゲイン （７）前置増幅器入力キャパシタンス（Ｃｉｎｊｅｃｔ
を含む） （８）入力に含まれるプロセッサノイズＲＭＳ（９）注
入過度回復時間 （ｌＯ）α値 （１１）　Ｓ／Ｎ改善度 パラメータ　１　・ 目標値　仕様値　実測値 ５０ｍＷ　５ｈＷ　４５ｍＷ　（ＶＤＤ＝ＶＨＩ＝８Ｖ
）パラメータ　２　ゲイン゛ 目標値　仕様値　実測値 ５％　１０％　２％ パラメータ　３　パターンノイズ 目標値　仕様値　実測値 １５ｗＶ　±　１５＋ｓＶ　３０ｍＶ パラメータ　４　吟　、ゲイン 目標値　仕様値　実測値 ９０ｄＢ　８０ｄＢ　８７ｄＢ パラメータ　５　プロセ・サゲイン 目標値　仕様値　実測値 ２０　１０　１７ パラメータ　６　寸　ゲイン 目標値　仕様値　実測値 ２５　１５　２８ 目標値　仕様値　実測値 ？、０２ｐＦ　７．５ｐＦ　１？ｐＦ パラメータ　８ 目標値　仕様値　実測値 ８ＪＬｊ　１４ＩＬＶ　８．５１ＬＶ （第２のクラン プ帯域制限） パラメータ　９　′　口′ 目標値　仕様値　実測値 ａｓｓ　２１Ｌｓ　９００ｎＳ パラメー　１０　α 目標値　仕様値　実測値 ０．８？　０．８７　０．７ パラメータ　１ｌＳＩＮ 目標値　仕様値　実測値 ２．２　２．２　２．４ 初期電力消費量の測定１ｔＶＤＤ　＝　ＶＨＩ　＝　＋
　ＩＯＶで行なったが、この場合の電力消費量は約８５
ｍＷ程度で通常よりかなり多かった。　従って、電源電
圧Ｖｔ１Ｄ　、　ＶＨＩを＋８ｖに減少して電力消費を
仕様パラメータ値および目櫟パラメータ値の５０１にな
るようにした。　このような電力消費の調節を行なって
も、入力のダイナミックレンジが減少（２００ｍＶから
１５０　ｍＶに減少）するという損失が生じただけであ
る。

前記増幅器のダイナミックレンジは、これを約２５０■
Ｖ（含まれる入力）となるように設計した電力消費上の
種々の要件に起因する入力ダイナミックレンジの減少な
らびに前置増幅器のゲインをわずかに大きくなること（
２５に対して２９）等の理由により、入力ダイナミック
レンジは１５０膳Ｖに減少した。　しかしながら、入力
に含まれるノイズは８．５１Ｌｖであるため、前置増幅
器のダイナミックレンジは目標値である９０ｄＢに近づ
いた。

またプロセッサのゲインは、フェージングメモリプロセ
ッサで必要とされた余分のバッファ（ＡＶ値、約０．９
）のため、わずかに減少した。

上記のような特徴を有するデバイスについて、厚さ４０
０オングストロームの中間酸化層を成長させたことは既
に述べたところである。　このことはポリシリコン１．
ポリシリコン２のコンデンサがすべて木質的に二重化さ
れたということであり、これによってαの値を約０．７
とすることが可能になったのである。　しかしながら、
上記の本実は前置増幅器のロール・オフコンデンサも二
重　１化されその結果帯域幅が半分になることをもまた
意味するもんであるが、ただし修正プロセスにより得ら
れる利点は、帯域幅が減少するという欠点を補って余り
あるものであると思われる。　なお注入−過渡回復時間
は仕様値をはるかに越えるもので、これは帯域幅につい
′ての仕様がノイズ特性にとって適切ではなかったこと
を示してる。

初期時点では、全入力容量値は約１？ｐＦであった。　
この容量値は大きすぎると判断し、他の例では第１のポ
リシリコンマスクを変更して、厚さ４００オングストロ
ームの中間層プロセスについてはＣ４ｎ＝４とした。

プロセッサノイズの測定値は８．５　＃Ｌｖ　ＲＭＳで
あった。　このプロセッサノイズ値は、ノイズ等価帯域
幅を１．２８ＭＨｚ　、ΔＴ（クランプとサンプルの間
の時間）を１５ｕＬＳとし、かつ同期クランプ（ＶＲＥ
Ｆ）を帯域制限することにより得らた。　この入力に含
まれるノイズは、もっばら前置増幅器に帰することがで
きる。　またノイズの低下はトランジスタのゲート酸化
物層の厚さを、８００オングストロームから８００オン
グストロームに減少させることにより得られたものであ
る。

またノイズ電力を因子１．３だけ減少す・べきであった
、　ΔＴを３．５ＰＳに減少させた場合は。

相関二重サンプル回路はノイズをさらに減少させ、入力
に含まれるノイズは約５．５ＪＬＶになるかくて本発明
によれば、実質的な長長波バックグランドフラックスが
ある場合にもきわめて良好なＳ／Ｎを得ることのできる
長長波検出器を効果的に実現するものである。

【図面の簡単な説明】

第１図は本発明の第１実施例で用いられるＨｇＣｔＴｅ
デバイス構造の単一画素の一部を示す断面図、第２図は
本発明の第１実施例で用いられる）ＩｇｅｔＴｅデバイ
ス構造の単一画素□′を示す平面図、第３図はｌ　（Ｉ
Ｉの検出器画素の下部に位置しかつ当該検出器画素に対
応するシリコン処理ゲートのレイアウトを示す概略説明
ｉ、第４図および第５図はＭＩＳゲートをビアの代りに
インジウムポストによりシリコンに接続した本発明の他
の実施例を示す平面図および断面図、−第６図は本発明
の一実施例に用いる画像化装置の電子回路全体を示す説
明図、第７図は本発明による検出動作および積分動作を
説明する除用いる単一画素の接続状態を示す等価回路図
、第８図はいくつかの典型的なキャパシタンス値を示す
数個の画素の概略的回路図、第９図は本発明を実施する
際に用いられるシリコン平均化アレイの一部の接続状態
を示す等価回路図、第１Ｏ図は第６図と類似した実施例
における検出器アレイのＨｇＣｔＴｅと、該アレイ下部
のシリコン平均化部位と同一チップ上の周辺回路との間
の関係を概略的に説明する図、第１１図は第６図に示す
画像化装置の出力回路の回路図、第１２図は本発明に用
いるノイズエンハンスメント平均化演算を説明する概略
的回路図、第１３図は本発明の動作モードを単純化して
示すタイミングチャート、第１４図は本発明の動作態様
の例を示すタイミングチャート、第１５図はフィールド
プレートを用いた場合のＨｇＣｔＴｅセルの他の実施例
を示す説明図、第１８図ないし第１８図は光ダイオード
検出器を用いた場合の更に他の実施例を示すそれぞれ断
面図、説明図および回路図、第１８図は本発明によるア
ナログフェージングメモリを画像化アレイから分離構成
した本発明のさらに他の実施例を示す概略構成図、第２
０図は第１８図実施例の縦続前置増幅器段を示す回路図
、第２１図は第１８図実施例の相関二重サンプル回路を
示す回路図、第２２図は第１９図実施例の同期変化およ
びメモリ入力サンプル回路を示す回路図、第２３図は第
１９図実施例における８個のコンデンサ部位の各組の構
成を示す回路図、第２４図は第１８図実施例のメモリ出
力バッファを示す回路図、第２５図は第１９図実施例の
マルチプレクサおよび出力バッファを示す回路図、第２
８図はαを外部調整できるようにした第１２図回路の変
形例を概略的に示す回路図である。 ｔａ、　、　、’、　、蓄積ゲート。 １８、　、　、　、　、主ビア。 １Ｂ、　、　、　、　、ピアストップ。 ２０、　、　、　、　、相互結線、　１２２、　、　、
　、　、ポンドパッド（接点）２４、　、　、　、　、
読出しライン。 ３０・・・９．コンデンサ。 ５０、　、　、　、　、　ＨｇＣｔＴｅ検出器部位。 ５４、　、　、　、　、シリコン平均化コンデンサ部位
。 １０４　、　、　、　、　インジウムポスト。 １０Ｂ　、、、、　ＨｇＣｔＴｅサブストレート。 １１Ｂ　、　、　、　、金属。 特許出願人　テキサスインスツルメンツｅ　ＩＮＪＩｃ
Ｔ 勺・・ぞ 徊ト喬＋ｔ−噸絡　Ｃｍ／ｈ”、５ｐＦＦｔ’ｇ、２１ Ｘ　工 Ｍｌ　、３　・３ Ｆｔ’ｇ、　２６ １シづｈ−シ２４ンメ−＆ｌＪｉζ１すψλ句　１列Ｒ
ｇ、２３ Ｆｉｔ）、２４ Ｍ６　３　３ Ｍ７　３　３ Ｍ８　３　３ Ｍ９　．３　．３ Ｍｈｏ　１５　．３ ＭＵ　３　１ ４４（４Ｑ＃：Ｌ１２　Ｆｔ’ｇ−２５手続補正書（方
式） ％式％ ２　発明の名称　赤外線画像化システム３　補正をする
者 本件との関係　特許出願人 ４代理人〒１５０ （昭和６０年年月４２９日送）

Claims (3)

【特許請求の範囲】
1. （１）各画素領域に入射する赤外線輝度値に対応した出
   力を発生する赤外線画像化装置と、該赤外線画像化装置
   からの各出力を入力するように接続されたアナログフェ
   ージングメモリとからなり、該アナログフェージングメ
   モリを、前記画像【ヒ装置に設けられた各画素にそれぞ
   れ対応する複数の蓄積コンデンサと、前記画像化装置か
   らの出力信号を入力するように接続され該画像化装置か
   ら入力した出力に対応する出力値をサンプリングコンデ
   ンサ内に蓄積するようにしたサンプリングコンデンサ手
   段と、前記サンプリングコンデンサ手段を前記蓄積コン
   デンサに選択的に接続するための平均化スイッチ手段と
   、所定の間隔で前記蓄積コンデンサに現われる電圧値に
   対応する出力を発生する手段、とから構成してなること
   を特徴とする赤外線画像化システム。
2. （２）前記メモリを構成する各蓄積コンデンサをそれぞ
   れ複数の行と列に配列し、前記サンプリングコンデンサ
   手段の１つを前記蓄積コンデンサの各行について設（す
   るようにした特許請求の範囲第１項記載の赤外線画像化
   システム。
3. （３）前記ア・ナログフェージングメモリを一個のチッ
   プ上で集積化するようにした特許請求の範囲第１項記載
   の赤外線画像化システム。 （０種々の画素領域に入射する輝度に対応する複数の出
   力信号を発生する画像化装置と、該画像化装置からの各
   出力信号を入力するように接続され、該画像化装置の画
   素領域に入射する輝度に対応する該画像化装置からの連
   続した信号に対応する連続した電圧を各コンデンサで積
   分するとともに、平均電圧に対応する電圧を読出すため
   のアナログ再帰フィルタ手段とから構成してなることを
   特徴とする赤外線画像化システム。