JPH0666447B2 - 赤外線画像化装置 - Google Patents

赤外線画像化装置

Info

Publication number
JPH0666447B2
JPH0666447B2 JP59182512A JP18251284A JPH0666447B2 JP H0666447 B2 JPH0666447 B2 JP H0666447B2 JP 59182512 A JP59182512 A JP 59182512A JP 18251284 A JP18251284 A JP 18251284A JP H0666447 B2 JPH0666447 B2 JP H0666447B2
Authority
JP
Japan
Prior art keywords
hgcdte
silicon
detector
capacitor
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59182512A
Other languages
English (en)
Other versions
JPS6094764A (ja
Inventor
イー．チユウ クロード
ジエー．ルイス アダム
Original Assignee
テキサス インスツルメンツ インコ−ポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/528,206 external-priority patent/US4447291A/en
Application filed by テキサス インスツルメンツ インコ−ポレイテツド filed Critical テキサス インスツルメンツ インコ−ポレイテツド
Publication of JPS6094764A publication Critical patent/JPS6094764A/ja
Publication of JPH0666447B2 publication Critical patent/JPH0666447B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H01L21/473—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14696—The active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/20—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は赤外線画像化装置に関するものである。
〔発明が解決しようとする問題点〕
実現可能な長波長の大気窓の下限の波長（すなわち８−
12ミクロン波長）で精細な画像を発生する赤外線アレイ
画像化装置を実現することは、きわめて望ましい。
このような長波長領域の検出を適度な低温（たとえば、
液体ヘリウム温度でなく液体窒素温度）で行なう場合に
は、たとえばHg1-XCdXTe等のきわめて狭いバンドギャッ
プの半導体を用いて行うことが好ましい（以下、本明細
書では、Ｘが０から１の範囲にあるそのような合金を
「HgCdTe」と一般的に呼ぶ。）。この擬似２進合金がた
とえばＸ＝0.2のような構成である場合には、12ミクロ
ンのフォトンによる橋絡されるに充分小さなバンドギャ
ップ（0.1ev）を有することになる。
HgCdTeエリア・アレイを用いた通常のアプローチでは、
光検出器としてHgCdTeホトダイオードが代表的に用いら
れ、これらのホトダイオードはシリコン処理段と相互接
続される。
しかしながら、かなり多くの赤外線検出器を用いた場
合、シリコン処理段を越えて赤外線検出器の行出力を得
ることはきわめて難かしい問題となる可能性がある。す
なわち、100行100列以上の２次元焦点面アレーが望まし
いとする多数の応用があり、このような応用では、検出
器段のデューティサイクルを著しく劣化させることなく
多数の赤外線検出器部をシリコン処理段に接続すること
は、きわめて困難である。特に、フォトダイオード検出
器セルを用いる場合は、要求されるシリコン処理回路は
相当に複雑であり、しかも、赤外線画像面にごく普通な
ピッチ（たとえば画素の中心間距離が0.002インチ）を
形成するだけでも、シリコン処理段で同じピッチを求め
ようとすると、シリコンの形状や寸法上の条件がはなは
だ厳しくなる。
赤外線検出器部をシリコン処理段に接続するに当って従
来行なわれてきた方法のひとつに、いわゆるハイブリッ
ド方式といわれるものがある。この方式は、多数の別々
の工程を用いて赤外線検出器セルをシリコン支持体にバ
ンプ結合する方法であるが、費用が嵩むと同時に歩留り
が悪いという欠点がある。
本発明の目的は、赤外線検出器部をシリコン処理段に直
接接続できるようにした赤外線焦点面アレー画像化装置
アーキテクチャを提供することにある。
本発明の第２の目的は、赤外線センサ部でのデューティ
サイクルをきわめて大きくとることのできる赤外線焦点
面アレー画像化装置アーキテクチャを提供することにあ
る。
使用可能な長波長赤外線画像化アレーの開発における他
の問題点は、使用する材料の質の問題であって、従来の
技法を用いて許容レベルのデバイス特性（たとえばウエ
ル容量が大きいこと、感度が高いこと、暗電流が小さい
こと、ダイナミックレンジが大きいこと等）を達成する
ためには、1cm3あたり10の14乗程度もしくはそれ以下の
固有キャリア濃度をもった物質が必要となるが、このよ
うな物質を再生可能な方法で製造することはきわめて困
難である。
本発明の第３の目的は、使用する材料に過酷な条件を求
めることのない長波長赤外線画像化装置を提供すること
にある。
本発明の第４の目的は、固有キャリア濃度が1cm3あたり
５×10の14乗以下であことを必要としない長波長赤外線
画像化装置を提供することにある。
長波長画像化を行なう場合のもうひとつの難点は、バッ
クグラウンド光束がきわめて高いことである。すなわ
ち、室温における黒体波長のピーク値は12ミクロンにき
わめて近く、その結果、浮遊（近距離場）長波長放射が
画像化装置の赤外線画像化光学系により発生されやす
い。また、視野が真の暗状態となることはほとんどな
い。すなわち、熱線画像化に際しての画像内の輝度変化
が、典型的には小さい温度のばらつきおよび黒体係数の
ばらつきに起因して生ずる。このような要因により、比
較的小さな場面内でダイナミックレンジが生ずる。フォ
トン束の大部分は場面の高い平均温度に単純に反応して
いるだけであるので、フォトン束による情報の伝達はほ
とんどない。このような場合、従来の長波長画像化シス
テムでは、いわゆるスキミングという処理方法がよく行
なわれている。この方法は、各画素からの信号にしきい
値を定めることにより、バックグラウンド光束による影
響を取り除くようにするものである。しかしながら、こ
のしきい値動作によってＳ／Ｎ比を改善することはでき
ず、バックグラウンド光束の変動に起因するノイズ成分
が残るため、逆にＳ／Ｎ比を悪化させかねない。
本発明の第５の目的は、相当なバックグラウンド光束が
ある場合にもきわめて良好なＳ／Ｎ比が得られるような
長波長検出器を提供することにある。
上記の諸目的を達成すべく、本発明はMIS検出器を提案
するものである。このことは、赤外線画像化アレーアー
キテクチャにおいては、広い領域にわたって新規な概念
である。すなわち、たとえばHgCdTeなどのバンドギャッ
プが狭い大きな面積の半導体上に蓄積ゲートを設けて、
このゲートをチャージアップすることによりゲートの下
の半導体内に空乏ウエルを形成したのち、ゲートを浮遊
化する。この空乏ウエルは、光子生成対からのキャリア
を収集する。この収集サイクルの終りで、蓄積ゲートの
電圧を検出し、この電圧により、空乏ウエル内に蓄積さ
れたキャリアの数を効率的に測定する。ついで、ゲート
電圧を制御して空乏ウエルを崩壊させ、蓄積されたキャ
リアの再結合を行なったのち、新たな検出サイクルを開
始するために、新しい空乏ウエルを生成する。このよう
な蓄積ゲートから収集された電荷は、最終的な出力信号
にただちに提供はされず、HgCdTe画素部の直下のシリコ
ン中に設けられた他のコンデンサによって平均化され
る。このシリコンコンデンサ内のMISコンデンサから得
られた数個の出力を再帰的に平均化することにより、シ
リコンコンデンサの出力においてきわめて良好なＳ／Ｎ
比を得ることが可能となる。ついで、従来の方法を用い
て、シリコン平均化コンデンサからの電荷の読出しが行
なわれる。
〔問題を解決しようとするための手段〕
本発明は、複数の行導体と、 複数の列導体と、 前記列導体と接続するセンサと、 行及び列に配置された複数の検出画素であって、その各
検出画素は、狭いバンドギャップの半導体サブストレー
トと、そのサブストレート上の絶縁体層と、その絶縁体
層上に設けられた赤外線フォトンに実質透過な伝導性蓄
積ゲートとを含む容量性フォト検出部と、前記行導体と
接続し、かつ前記蓄積ゲートを前記列導体に接続するス
イッチであって、前記容量性フォト検出部に空乏領域を
形成するためのバイアス電圧が付加されるように閉とな
り、前記容量性フォト検出部に光生成キャリアを収集す
るため開となり、前記センサが前記容量性フォト検出部
の電圧を検知するため閉となる前記スイッチとを含む前
記複数の検出画素と、 を含む赤外線画像化装置を提供するものである。
〔実施例〕
本発明の一実施例の赤外線画像化装置のチップ全体構成
を第６図に示す。同図の中心にHgCdTe領域（HgCdTeサブ
ストレート106）が示されているが、本実施例では、検
出器部50群（第２図参照）を構成する32×32のアレイが
この領域に含まれている。各HgCdTe検出器部50の直下に
は、シリコン平均化コンデンサ部54が設けられている。
各HgCdTe検出器部50から読み出される一連の信号は、対
応するシリコン平均化コンデンサ部54において再帰的に
平均化される。このシリコン平均化コンデンサからの出
力は、第６図の左右の側に示す出力回路のうちの１個の
供給される。
各HgCdTe検出器部50についてまず説明し、続いてHgCdTe
検出器の下方のシリコンのアーキテクチャおよびアレイ
の動作について説明する。
各HgCdTe検出器部の実施例の平面図を第２図に示す。図
示の寸法形状では、全領域の約35％が光学的に活性化
し、全領域の約55％が電荷を蓄える。HgCdTeサブストレ
ート106は、たとえばHg8Cd2Te等の長波長物質で形成さ
れる。また、半透過性金属（たとえばニッケルもしくは
クロム）からなる蓄積ゲート14が画素ごとに設けられて
いる。なお、隣接する画素の蓄積ゲートは分離されてお
り、HgCdTe領域の隣接する画素の間には電気的な接触は
起らない。蓄積ゲート14は、たとえば100オングストロ
ーム程度に薄くされ、透過性を促進されることが好まし
い。蓄積ゲート14は、たとえば硫化亜鉛等の絶縁層15上
に設けられている（第１図参照）。
HgCdTeセンサ部は、主ビア16を介して、対応するシリコ
ン平均化コンデンサに接続されている。きわめて薄い蓄
積ゲート14への電気的接触を行なうべく、ビアストップ
18が蓄積ゲート14上に配設され、金属被膜相互結線（た
とえば厚さ１ミクロンのインジウム）により、ビアスト
ップ18とビアの底部のシリコン上の接点22とが接続され
る（第１図参照）。
次に、このデバイス構造の形成方法について説明する。
ただし、以下の詳細な説明は、何ら本発明を限定するも
のでないことは言うまでもない。
まず、単結晶性HgCdTeスライスを並列に重ねたのち、メ
タノールに溶解した0.5％の臭素を用いて少なくとも一
方の面を磨いて滑らかとする。このようにして磨かれた
面は、水酸化カリウム中で陽極酸化されて、厚さ約700
オングストロームの酸化物58とされる。
使用するHgCdTeは、キャリア濃度が1cm3あたり５×10の
14乗のｎ型であことが好ましいが、これよりも小さいキ
ャリア濃度であってもよいことが言うまでもない。
つぎに、このHgCdTeをシリコン処理段上に装着する。こ
こで用いるシリコンサブストレート（複数のチップもし
くはチップのグループ）は平らであることが好ましく、
両面が完全に洗浄化されている必要がある。各シリコン
サブストレートは75℃に制御された温度にまで加熱され
る。ついで、低粘度でかつ表面張力の小さい工業用接着
剤60が、各シリコンバー上の真中の検出器パターン（す
なわち、各シリコンチップ上の平均化コンデンサ領域）
に塗布される。ついで、このHgCdTeバーは、酸化物層を
下側にしてシリコンサブストレート上に載置される。こ
のシリコン内のアラインメントマークを用いて、この時
点でのHgCdTeの大雑把なアライメントを得る。ここで用
いる接着工程は薄くかつ均一な接着結合を行なうのに必
要なものであり、低粘度のエポキシ接着剤を用いること
が好ましい。この接着作業の後、シリコンバーの端部か
ら突き出たHgCdTeの余剰部分が、スクライブされて、折
り取られる。
HgCdTeバーが接着されたシリコンサブストレートのラッ
ピングおよび研磨が行なわれる。ついで、パターンが明
瞭になるまで（すなわち、分離部がエポキシ層までエッ
チングされるまで）、新鮮な0.125％の臭素・メタノー
ルを用いた噴霧エッチングが施される。ついで、残りの
薄いエポキシ層がプラズマアッシャで灰化された後、フ
ォトレジストが除去される。
次に、第２のパターン化工程が行なわれることにより、
HgCdTeを介し主ビア16がパターン化される。いくつかの
制約を満たすように主ビア16の寸法形状を定める必要が
あるため、この第２のパターン化工程は重要な工程であ
る。主ビア16をあまり小さくエッチングした場合には、
デバイスはビアの底部で短絡する可能性がある。装置の
活性領域中に侵入するまで主ビア16を大きくエッチング
しすぎた場合には、暗電流がきわめて増加する。第３
に、良好なステップカバレージを得るために、主ビア16
の壁部を平滑にする必要がある。たとえば、簡単なイオ
ンミリングを施すことにより、壁部を粗くしたままとす
ることもできる。従って、本実施例では、イオンミリン
グを用いて小さなビアホール（たとえば0.4ミル）を形
成した後、噴霧エッチングを用いてビアを大きくして正
しい直径を得るようにしる。レジストをパターン化した
後、たとえば600ミリアンペアのビーム電流、600ボル
ト、0.25トル（Torr）の圧力を用いてイオンミリングを
アルゴンイオン行なうのが望ましい。ここで使用する台
をビームに対して10゜の角度に傾斜させるとともに回転
することが望ましい。この台を冷却する必要があるが、
本実施例では、この台をミリング期間には約５℃まで冷
却する。まだ、このイオンミリングを間欠的に実行する
ことにより、デバイスが局所的に加熱されないことを確
実にするのがよい。HgCdTeの解離は比較的低温で発生す
るため、加熱が最も望ましくない。このような解離によ
り、バンドギャップが変化し、界面安定度が劣化し、キ
ャリア濃度が増加したり、あるいは他の好ましくない結
果を招くからである。イオンミリングHgCdTe中で進行し
た後、フォトレジストが残されたままのデバイスは、全
直径が（本実施例では）0.8ミルとなるまでビアがアン
ダーカットされる間、10秒段階で新鮮な0.125％の臭素
・メタノール中で噴霧エッチングされる。このフォトレ
ジストが除去された後、デバイス全体が30分間0.125％
の臭素・メタノール中でスタチックエッチング処理され
ることにより、イオンミリング工程で発生することがあ
る損傷層が除去されるとともに、よりよいステップカバ
レージを得るためにビアの頂部が平滑化される。
次工程において、HgCdTe上の陽極酸化層62の成長が行わ
れる。あらかじめ洗浄用の灰化工程を行なった後、１つ
のデバイスのサブストレートに対してたとえば23マイク
ロアンペアの電流を用いて、水酸化カリウム中で酸化物
を第１青（厚さが約700オングストローム）まで成長さ
せる。これにより、酸化カドミウム、酸化テレルおよび
亜テルル酸化塩の混合物が得られる。この層と硫化亜鉛
層（絶縁層15）とでMISコンデンサの絶縁物が形成され
る。次に、レジストがパターン化されることにより、第
１の硫化亜鉛層（絶縁層15）を被覆すべき複数の領域が
画定される。好ましくは厚さ2500オングストロームの硫
化亜鉛が、回転テーブル上の軸外し（たとえば30度の軸
外し）蒸着によって被覆される。この硫化亜鉛は、たと
えばテトラクロロエチレンにより浸せきおよび噴霧によ
り、リフトオフされる。
この陽極酸化物層上の硫化亜鉛は好ましい絶縁体ではあ
るが、好ましくは高誘電率の他の酸化物、たとえばNb2O
5、Ta2O5、TiO2／Al2O3化合物等を用いることもでき
る。
次に、透過性の蓄積ゲート14が被覆される。薄いレジス
ト層（たとえば厚さ4000もしくは5000オングストロー
ム）が蓄積ゲート14の外側の複数の領域上に形成され
る。蓄積ゲート14が実際に被覆される前に、短いイオン
ミリング工程が接着のために実施される。ついで、厚さ
125オングストロームのニッケルが被覆され、不要な領
域からリフトオフされる。
ついで、ビアストップ18が、再度のリフトオフにより、
形成される。この場合、厚さ800オングストロームのア
ルミニウムを用いるのが好ましい。また、金属を被覆す
る前に、接着ミリング工程を用いるのが好ましい。
ついで、第２の酸化亜鉛層64が、第１の硫化亜鉛層と同
じ位置に被覆される。第２の酸化亜鉛層64は、好ましく
は、厚さが9000オングストロームとなるように被覆され
る。
硫化亜鉛を被覆する前に、接着ミリング工程を用いるの
が好ましい。また、前記同様、硫化亜鉛は、リフトオフ
により、パターン化される。
ついで、MISビア66がカットされ、これにより、蓄積ゲ
ート14上のビアストップ18へ金属結線（相互結線20）を
接続するための開口部が形成される。
MISビア66のカットは、好ましくは0.125％臭素・メタノ
ール湿潤エッチングを用いて行なわれる。
つぎに、好ましくは、サブストレート・ビアがカットさ
れる。このサブストレート・ビアは第２図には示されて
いないが、HgCdTeサブストレートひいてはMISキャパシ
タに対するバイアス接続を与える。このエッチングは、
好ましくは、0.125％の臭素・メタノールを用いて行な
われる。
ついで、主ビア16が再び開口される。この場合、0.125
％の臭素・メタノールエッチングを用いるのが好まし
い。このエッチングは、第１図に示すように、硫化亜鉛
を介して下層シリコン層中のアルミニウムボンドパッド
（接点22）への接点を切開するのに用いられる。なお、
主ビア16の底部では、第１の絶縁体層（絶縁層15）と第
２の絶縁体層（陽極酸化層62）は相当の幅を持っている
ため、相互結線20およびボンドパッド（接点22）からHg
CdTeサブストレート106が分離される。
最後に、相互結線20のパターン化が行なわれる。このパ
ターン化は、好ましくは、リフトオフ処理により行なわ
れる。また、二重接着ミル処理が行なわれ、まず厚さ10
0オングストロームのニッケルが被覆された後、約１／
２ミクロンのインジウムが（角度スパッタリングによ
り）被覆される。この段階では、サブストレート・ビア
を介してHgCdTeバー（サブストレート）106用の接地結
線も形成される。
また、HgCdTeサブストレートは、好ましくは、シリコン
サブストレートに対してたとえば＋5Vにバイアスされ
る。このバイアス電圧は、好ましくは、スライスごとに
最適化され、一般的には−１ボルトと＋10ボルトとの間
で適宜変えられる。スライスごとに、断続光応答（chop
ped optical response）を監視しつつ、バイアス電圧は
徐々に上げられる。画素積分時間は、空乏ウエルの大き
さがバイアスにより大きくなるため、初期段階では長く
なる。バイアスは、最終的には、光応答がもはや増加し
ない値にまで達する。本例では、（トンネル効果に起因
する）暗電流の値はきわめて大きくなる。暗電流の値が
大きくなりだしたときのバイアス電圧によって、画素積
分時間および光ウエル容量が決定される。この場合、バ
イアス電圧がさらに増加すると、ウエルの容量はさらに
増大するが、このような過度な容量は大きな暗電流によ
ってただちに満たされてしまう。有効な光ウエル容量が
それ以上増加することはない。
上述したような本実施例で用いられる陽極酸化プロセス
の１つの効果は、トラップされた正の電荷が酸化物中に
相当量残留することである。このトラップされた電荷は
事実上チャンネルストップとして作用するため、このこ
とは実際上きわめて効果的である。すなわぢ、蓄積ゲー
ト14により被覆された領域の外側には、電子の空間電荷
がHgCdTe物質（HgCdTeサブストレート106）の表面に現
われることになる。従って、本実施例のようにｎ型HgCd
Teを用いて蓄積ゲートの下に形成されたウエルは、所望
の信号となる、光生成される正孔のみを実質的に集め
る。
本発明の他の実施例では、キャリア濃度はたとえば前記
同様1cm3あたり５×10の14乗とされ、また、ｎ型のHgCd
Te物質の代りにｐ型のHgCdTe物質が用いられる（ただ
し、実際のキャリア濃度は、ｎ型の実施例と同様にｐ型
の実施例においても、５×10の16乗から１×10の13乗ま
たはそれ以下の範囲内とされ得る。）。この場合、酸化
物中のトラップされた正の電荷はチャンネルストップ効
果をもたず、まったく反対の効果をもつ。すなわち、Hg
CdTeサブソトレート106全面に現れる電子の空間電荷は
蓄積ゲート14の下の空乏層ウエル中へただちに流れ込
み、光電子により与えられた所望の信号をスワンプ（sw
amp）する。従って、ｐ型物質と陽極酸化物を用いた本
発明の実施例においては、さらに１回マスキング工程を
行なうことにより、フィールドプレート70が、第15図に
示すように、蓄積ゲート14以外のHgCdTeの全表面に被覆
される。このフィールドプレート用に使用されるマスク
は、蓄積ゲート14用に使用されるマスクとは互いに相補
的な関係にあか、わずかに大きいことが好ましい。すな
わち、フィールドプレートと蓄積ゲート14との間に小さ
なオーバーラップを設けるべきである。
なお、フィールドプレートを用いることは、ｐ型物質を
用いた実施例に限定されるものではなく、他の多くの実
施例においても使用可能であり、特に、充分な量の適切
な符号のトラップ電荷を絶縁層が含んでいない実施例に
おいて望ましい。第15図に、フィールドプレート70を用
いた実施例を示す。
ビア接続の代りにバンプボンディングを用いてバンドキ
ャップの狭い半導体をシリコンサブストレートに接続す
るようにした本発明の他の実施例を第４図および第５図
に示す。この実施例においても、HgCdTe中の各検出器部
の下部のシリコン層に１個ずつ平均化コンデンサが設け
られているが、ビア接続ではなくバンプボンディングに
より接続が形成される。すなわち、第５図に示すよう
に、各蓄積ゲート14はボンディング・ストラップ108を
介して高いインジウムポスト104に接続される。各イン
ジウムポスト104は、シリコン上の接点パッド（接点2
2）のパターン上に押圧される。好ましくは、溶融を促
進するためわずかな熱が加えられつつ、各インジウムポ
スト104は、サブストレート中の接点パッド上に冷却圧
接される。サブストレート上の残りの空間内のすき間に
は、好ましくは、低粘度エポキシ接着剤が充填される。
この場合、ビアの形成は不要であるため、HgCdTeを薄く
する工程は、ビアの寸法形状による制約を受けない。し
かしながら、この構成においては、光キャリアの集合は
裏側であってデバイスの露出面でないため、光キャリア
が発生する位置が収集部からあまり離れないようにHgCd
Teを薄くするのがよい。HgCdTe中のキャリアの拡散長さ
は通常きわめて大きいため、キャリアの光発生が起こる
位置が、光キャリアの集合位置からあまりに遠く離れて
いない場合にも、このような光キャリアの集合はもっと
も効率的である。
あるいはまた、上記構造をエピタキシャル法により製造
することもできる。すなわちテルル化カドミウム（CdT
e）サブストレートを用いて、HgCdTeの薄いエピタキシ
ャル層を活性デバイス構造体用に使用する。バンプボン
ディングを用いてそのような構造体を接続する場合に
は、CdTeが約１ミクロンから約30ミクロンの波長に対し
て透過性を示すため、機械的操作性に好ましい厚さにCd
Te基板の厚さをすることもできる。
本発明の他の実施例では、検出器部として、MISコンデ
ンサよりむしろフォトダイオード構造を用いることもで
きる。すなわち、第16図に示すようなデバイス構造がHg
CdTeレベルで用いられる。
この場合、使用される物質は、たとえば1cm3あたり１×
10の15乗のキャリア濃度を有するｐ型物質であることが
好ましい。このｐ型物質112上にｎ型層114が形成され
る。ｎ型層114の厚さは、好ましくは、１ミクロン以下
とされる（前記同様、キャリアの光発生部をその収集部
に近接または一致させるのがよく、たとえば長波長のフ
ォトンでも、たとえば１／２ミクロン以内のように表面
にきわめて近接した半導体中に正常に吸収される。）。
この構造は、たとえば、上述したようにHgCdTe物質をシ
リコンに結合するとともに薄くした後、前述したように
ビアホール（主ビア16）をアルミニウム接点パターン
（接点22）とシリコンまでカットすることにより、形成
され得る。この時点で、処理工程は多岐に分れる。
ｎ型層114の形成には、ほとんどいかなる領域のイオン
が注入されてもよい。これは、注入されるイオンの種類
よりも注入による損傷の方がHgCdTe中でｎ型物質を生成
させやすいためである。従って、シリコン中で危険な不
純物とならない種類のイオンを注入するのがよく、注入
されるイオンはHgCdTe中でドーパン不純物であるい必要
はない。たとえば、アルゴンイオンを注入してｎ型層11
4を形成させることもできる。これはビアがパターン化
された後になされるめ、主ビア16の壁部にもイオンが注
入される。その結果、ｎ型層114からシリコン上の接点
パッド（接点22）へのオーミック接触の形成が、ビアボ
ール（主ビア16）の底部で少量の金属118（たとえばニ
ッケル上のインジウム）を被覆するだけで、きわめて容
易に実現できる（もちろん、ニッケルほどシリコンに対
して危険でない金属を用いるのがよい。）。金属118の
パターン化は、ビアホール（主ビア16）をカットするの
に用いるものと同様のマスクを用いて行なうことができ
る。HgCdTe（特に、ｎ型HgCdTe）に対してオーミック接
触を形成することはきわめて容易であるため、金属118
の選択はきわめて容易である。チャンネルストップを形
成するには、HgCdTeをエッチングして、第17図に示すよ
うに、メサ120が作成される。前記同様、ｐ型HgCdTeサ
ブストレート用に適宜接地接続を行なうことも必要であ
る。シリコン上のアルミニウムパッド（接点22）にｎ型
領域を接続する他の方法は、第17図のビア122により示
されるように、活性デバイスメサ120内に位置しないが
これに隣接するビアを介して行われる。
本発明の光ダイオードの実施例の動作における主要な相
違点は、空乏キャパシタンスとMISゲート絶縁体との直
列の組合せの代りに、実質的に光検出部が空乏キャパシ
タンスを呈するということにある。
従って、このような光ダイオードの実施例の動作の一般
的モードは、MISコンデンサ実施例の動作とかなりよく
似たものとなる。すなわち、光ダイオードにバイアス電
圧を印加することにより、接合界面に広い空乏領域を切
開する。光キャリアが発生するに伴なって、この空乏領
域は狭くなる。なお、光ダイオードの動作は本来的に自
己制限的なものであり、一定の光束に長時間さらされる
と、光ダイオードの両端の電圧は漸近的にある限界値に
近付く。すなわち、光ダイオードが開回路内で動作する
ときは、光キャリアの電流が再結合効果および完了領域
を横切るトンネル効果により平衡に達するまでは、光ダ
イオードはバイアスされない。
従って、動作時には、あるバイアス電圧Vbがまず光ダイ
オードと平均化コンデンサCbの双方に印加される。光ダ
イオードがフォトン束を集める時間の経過後、光ダイオ
ードは、積分のため、平均化コンデンサCbに接続され
る。ついで、光ダイオードは、次のフォトン束の収集サ
イクルを開始するため、アイソレートされてバイアスさ
れる。
なお、この動作モードは、従来の光ダイオードデバイス
に用いられる動作モードとは実質的に異なる。すなわ
ち、従来技術では、一定のバイアスが光ダイオードに印
加され、きわめて複雑な回路を用いて一定のバイアスを
得ている。このような従来技術によれば、フォトン束の
変化により生じる電流変化を検出しているため、バイア
ス電圧を慎重に設定して、フォトン束に対する電流の導
関数の局部的な極大値を得ている。これに対し、本発明
のこの実施例では、感光度の幹要な基準は、積分期間中
に光ダイオードにかかる電圧のバンドを横切るキャパシ
タンスのフォトン束に対する偏導関数である。すなわ
ち、フォトン束が光ダイオード中で光キャリアを発生す
るに従って、空乏層領域の幅は徐々に狭くなるため、ダ
イオードのキャパシタンスは増加し、電圧は減少する。
この実施例では、光ダイオード中の最大フォトン束集中
時間は、主たる実施例について上述したように、読出し
サイクルごとの積分サイクルの数と該読出しサイクルの
所望のタイミングを考慮することによって限定されるの
みならず、上述した光ダイオードのセルフデバイアスの
態様により限定される。
次に、各MIS検出部の下部に延在する各シリコン平均化
コンデンサ部54のアーキテクチャーについて、概略説明
する。第３図に示すように、メタライゼーション層68内
のボンドパッド領域（接点22）は、保護用の硫化オーバ
コートが存在しない領域によって画定される。シリコン
チップのその他の領域はすべてこの硫化オーバコートに
より保護される。ボンドパッド（接点22）は上方のHgCd
Teセル中の主ビア16と整合配置され、その結果、相互結
線20により、ボンドパッド（接点22）が蓄積ゲート14に
接続される。この金属のボンドパッド（接点22）は接点
42のモート36に接続され、トランジスタ38、40によりボ
ンドパッドへの選択的な接続が行なわれる。クロック線
φi28が持ちあげられると、ボンドパッド（接点22）は
ポリシリコン−ポリシリコン・コンデンサ30の底部プレ
ート32に接続される。このポリシリコン−ポリシリコン
・コンデンサ30のキャパシタンスは、少なくとも蓄積ゲ
ート14と同程度のキャパシタンスをもっている。従っ
て、トランジスタ38が動作した場合、蓄積ゲート14とHg
CdTeサブストレートとの間に発生した信号は、後述する
ように、コンデンサ30中に記憶された信号を用いて平均
化され得る。
トランジスタ40は他のクロック線φmux（行導体26）に
より制御され、このトランジスタによりボンドパッド
（接点22）ひいては蓄積ゲート14が読出し線（列導体）
24に選択的に接続される。従って、ウエルを蓄積したり
新たな積分時間用に蓄積ゲートをリセットするために
は、読出し線24を用いてこれら２つの信号をすべてのセ
ルに印加する。同様に、コンデンサ30内に蓄積された再
帰平均信号が読み出される場合には、クロック線φｉと
クロック線φmuxの双方が持ち上げられ、底部プレート3
2をワード線（読出し線24）に接続する。シリコンの製
造は、好ましくは、厚さ３ミクロンの二重ポリシリコン
MOSプロセスを用いて行なわれ、この二重ポリシリコンM
OSプロセスは、１つの点を除いては、すなわち、コンデ
ンサ30の誘電率が好ましくは酸化物／硫化物／酸化物の
混成化合物として形成される点を除いては、標準的なも
のである。このような混成化合物の誘電率により、欠陥
密度が低くかつ正確に抑制された高い比容量が得られ
る。簡単に言えば、酸化物は第１のポリシリコン上に形
成（成長もしくは被覆）され、窒化物は第２のゲート酸
化物が成長されるのと同時に部分的に酸化される。な
お、このプロセスについては、米国特許出願第468,920
号にその詳細な記載がある。
この赤外線画像化装置の動作を次にやや詳しく記載する
ことにより、得られるノイズ減少効果についてさらに説
明する。
まず、第12図に示す仮説的な概略図を参照して、再帰的
平均効果について説明する。スイッチS1およびスイッチ
S2は、互いにオーバーラップ時間がないように、交互に
開かれる。出力電圧は時系列Xnとして表わされ、入力電
圧は時系列Ynとして表わされる。スイッチS2が閉じられ
た場合、出力電圧Xnは、現在の入力電圧と以前の出力電
圧との重み平均に等しい。
すなわち、 Vout＝Xn＝αXn-1＋（１−α）Yn ここでαは下式のように定義される係数である。
α＝Cb／（Ca＋Cb） 下限周波数では、XnはYnに等しくなるから Xn／Yn（１−α）・｛１／（１−α）｝＝１ Ynに関連した分散、すなわち、入力電圧に含まれるノイ
ズに起因するノイズについては、 より、Ｓ／Ｎ比は、 となる。
従って、再帰ろ波により、係数α（すなわち、平均化コ
ンデンサCbに対する入力コンデンサCaの比）に依存する
量だけ、Ｓ／Ｎ比が大きくなる。
本例の入力コンデンサCaは、一般に、蓄積ゲート14で定
まるMISコンデンサに対応している。平均化コンデンサC
bは、一般に、シリコン中の平均化コンデンサ30に対応
している。すなわち、再帰平均化により、バックグラン
ドフォトン束の検出に起因するノイズ（ショットノイ
ズ）電力を実質的に減少することができる。
第９図に、本発明の第１の簡単化された実施例のレイア
ウトおよびタイミングを示す。なお、画素位置に示され
たビアはすべて、図示しないHgCdTe・MIS検出部に垂直
に接続されている。この簡単な実施例では、３行×３列
のアレイのみを示しているが、アレイの規模はより大き
くするのがよく、128行×128列以上のアレイが、本発明
を実施する場合の最良の態様であると思われる。図示の
実施例では、トランジスタM1からなるスイッチを用いて
MISアレイをリセットするとともに読出し中の信号をマ
ルチプレックスする。また、トランジスタM2からなるス
イッチにより、シリコン平均化コンデンサ上での再帰積
分が行なわれる。実施例では、φｉ（φ積分）信号は、
クロック動作を簡単化するために、すべての画素につい
て一致して動作される。読出し線（Vr）をリセットする
とともにMISウエル（Ve）を空にするためには、互いに
別個の電圧が供給される。このようなアレイ用の典型的
なクロック動作シーケンスは、次の通りである。第一
に、Veが、トランジスタMEおよびすべてのトランジスタ
M1を介して、すべてのMISコンデンサに印加される。こ
れにより、ウエルはすべて消滅し、蓄積電荷が再結晶さ
れる。第二に、Vrが、トランジスタMrおよびすべてのト
ランジスタM1を介して、あらゆるMISコンデンサに印加
される。これにより、化学的に発生した電荷があわゆる
MISウエル内に集められる。ついで、すべてのクロック
線φmux（図面によってはφm2、φm3等としても示され
る。）がターンオフされ、あらゆるウエルが信号電荷を
収集し続ける。このシーケンスステップは、読出し動作
の開始が所望されるまで繰り返される。すなわち、各画
素部は、アレイの読出しサイクルが開始される前に、き
わめて高いデューティ比で多数の収集・積分サイクルを
通過し得る。読出しが始まると、アドレスされるべき行
が適当なトランジスタM1によりアドレスされる。このア
ドレッシングは積分段階後に行なわれ、上述したような
再帰ろ波によるノズル減少効果の利点を得るようにされ
る。
また、他の実施例では、読出しの中の行のウエルを消滅
させることもできる。すなわち、各ウエルが読出し前に
消滅しない場合には、入射フォトン束はMISコンデンサ
の電位（すなわち読出し動作進行中の出力電圧）を変化
させ続けることになる。フォトン束の状態によっては、
このような出力信号の変化により、センスアンプの設計
に不安定化を招くことも考えられないではないが、この
動作モードについては、本実施例において敢えて注意を
喚起しておかねばならないというほどのものではない。
前置増幅器604の後には、相関二重サンプラを用いてい
る。この相関二重サンプラは、リセット電圧が印加され
た後ただちにクランプされ、行ラインφmuxが動作状態
となる以前にクランプが解かれる。読出し出力が読出し
線に発生した後、第２のサンプルが行われる。この信号
情報は、（Vrに等しい）空のウエル電位と特定の蓄積ゲ
ート14から読み出された実際の電位とを比較することに
より、与えられる。
第13図のタイミングチャートに、やや詳細に読出し動作
タイミングを示す。本発明の動作の簡単化された電子的
走査モードにおいては、デューティサイクルおよび感度
は必ずしも最適のものではないが、この実施例の説明に
より、以下に記憶する再帰読出しモードの動作が明確に
理解されよう。なお、一つの行ラインφｎに現れる信号
は、共通行ライン信号φcomとこの行ラインに特有の成
分θｎとの理論的である。第ｎサイクルの開始である事
象１において、検出素子はすべてまずVeにリセットさ
れ、これらの素子は蓄積状態とされる。
つぎに、信号θｎにより、第ｎ行目が選択される。検出
器はすべて、信号φｉにより各平均化コンデンサ30に接
続される。２つの信号θｎ（従ってφｎ）、φｉがいず
れも立ち上った後、第ｎ番目の検出コンデンサ14および
第ｎ番目の平均化コンデンサ30（Cb）がともにVrにリセ
ットされる。リセット電圧Vrは、蓄積コンデンサ（蓄積
ゲート14）が空乏化されるように、設定される。事象３
の期間中、光生成キャリアは第ｎ行目の検出器に収集さ
れる。また、事象４においては、第ｎ行目の検出器に収
集された電荷が感知される。出力信号は、空のウエル電
位Vrに相当する事象２の終りでの検出器の電圧と事象４
での検出器の電圧との差となる。
以下、本実施例における再帰的読出し動作について、MI
Sコンデンサの少なくとも２倍の容量を有する平均化コ
ンデンサ30を用いた例をあげて、さらに詳しく説明す
る。この再帰的読出し動作により、係数αについては２
／３の値に変換され、また、最大Ｓ／Ｎ比は５の平方根
に改善される。再帰的ろ波機構を最も有効に使用するた
めには、各活性積分時間中に積分される必要がある行数
は、少なくとも（１＋α）／（１−α）すなわちこの場
合には５行となる。ある行が読出された後は、この行
は、次の読出し段階の準備サイクルとなる収集・積分サ
イクルを開始することができるようになるまで、アイド
ル状態となっている。すなわち、本実施例では、読み出
されたばかりの行は、この行が再び読出されるまでに５
つの積分期間中待機（蓄積）状態とされる。ある行につ
いては、その読出しを各読出し前の収集・積分サイクル
の厳密に必要なサイクル数以上にわたって続行したり、
あるいは収集・積分サイクルではあらゆる行の読出しを
行なわないようにすることも可能ではあるが、このよう
なやり方は、周辺回路への負荷を実質的に増加させるた
め、好ましくない。
次に、再帰的読出しプロセスにおける各種のステップに
ついて、第14図のタイミングチャートを参照して説明す
る。
事象１では、検出器はすべて蓄積状態でリセットされて
おり、ウエルはすべて空にされている。この動作は、各
検出器が開状態のスイッチφｉを介して各平均化コンデ
ンサ30からアイソレートされている間に行われる。事象
２では、Ｎ番目ないしＮ＋４番目の行以外のあらゆる検
出器が読出し線から切り離される。Ｎ番目ないしＮ＋４
番目の検出器が信号φｒおよび信号θｎないし信号θn
+4を介してVrにリセットされる（前記同様、各行の信号
φｎはφcom＋θｎとして定義されるものとする。）。
従って、Ｎ番目ないしＮ＋４番目の行内の光コンデンサ
は空乏化状態にバイアスされ、これにより、各光コンデ
ンサは光学的に発生される電荷を自由に収集できること
になる。事象３では、Ｎ番目の検出器が信号θｎにより
アドレス状態に保持される一方、Ｎ＋１番目ないしＮ＋
４番目の行は読出し線からアイソレートされる。Ｎ＋１
番目ないしＮ＋４番目の行が読出し線からアイソレート
された。Ｎ＋１番目ないしＮ＋４番目の行が読出し線か
らアイソレートされた後、信号φｉにより平均化コンデ
ンサ30がすべて各検出器14に接続される。活性状態の検
出器に接続される平均化コンデンサは、蓄積された平均
信号を用いて最も新しい光生成信号を再び再帰的に積分
する。クロックφｉにより蓄積コンデンサが非活性検出
器（すなわち、蓄積状態の検出器）に接続されるセルの
電圧が、最終的に、Veとなる。
事象４では、MIS検出器がクロックφｒによりVrにリセ
ットされるまで、電荷の収集および積分が続行される。
この場合、２つの行において、平均化コンデンサ30はリ
セット電圧Vrにリセットされる。Ｎ＋５番目の行のコン
デンサはVrにリセットされることにより、さらなる信号
の再帰的積分のため初期化される。また、ｎ番目の行内
の平均化コンデンサも、この時点でVrにリセットされる
が、これは重要でなく附随的なものにすぎない。
出力信号は、満たされたウエル電位と空のウエル電位と
の差により与えられる。ｎ番目の行５フレーム再帰平均
は、事象４におけるクロックφｒの直前に読出し線上に
現れる。図面には、アレイ全体にわたる待機状態にある
積分動作および読出し動作を例示するため、さらに数サ
イクルのタイミングを示している。
第11図はサンプリング用のプリアンプ回路を示すもの
で、この回路は１個の検出器画素からの信号を増幅する
のに用いられる。M9は、検出器プローブM1、M2がソース
フォロワーとして機能している間、検出器アレイから前
置増幅器をアイソレートするのに用いられる。また、M
2、M4はエンハンスメントタイプの反転利得回路段であ
り、コンデンサＣはこのシステムの帯域制限用のコンデ
ンサである。M5、M6は出力バッファソースフォロワであ
り、Vbは電流源としてのM3、M6をバイアスする。
本発明は、従来デバイスにくらべて暗電流の雑音指数低
下に対する感度が低いため、HgCdTeデイバス物質の質が
低くても差し支えないものである。たとえば、好ましく
はないが、本発明は、固有のキャリア濃度が５×10の14
乗以上のHgCdTeを用いて実施することもできる。
すなわち、従来から公知のように、ある特定の用途用の
赤外線画像化装置を最適化する場合に犠牲にしてもよい
パラメータがいくつかある。これらのパラメータは、感
度、デューティ・サイクル、データレート、アレイ寸法
等である。次に、本発明によるMIS画像化アレイのの計
算上の性能の一例について説明し、実際に得られる特性
を示す。いま、HgCdTeデバイスの質が、硫化亜鉛からな
る厚あ1500オングストロームの蓄積ゲートが１ボルトの
電位差（Ｖ−Vih）に耐えるとともに、硫化亜鉛からな
る厚さ3000オングストロームの層が２ボルトの電位差に
耐えるものであるとする。蓄積領域に対して暗電流が1c
m3あたり300マイクロアンペアであるとする。これは、
固有キャリア濃度が５×10の14乗の近傍であるHgCdTeに
ほぼ対応する。８ないし10ミクロンのスペクトル帯を受
光するものとする。プロセッサに入力される好ましい雑
音仕様を10マイクロボルトに設定するとともに、シリコ
ン入力回路により加えられる負荷容量を２ピコファラッ
ドとする。光学系を通過する正味の伝送量が0.7で、
（８インチの焦点距離を有するf3.2の光学系を通して35
0゜Ｋの遠距離電磁界が見えたと仮定して）焦点面にお
ける最大フォトン束１秒につい1cm3あたり1.6×10の６
乗個のフォトンであると仮定する。なお、酸化亜鉛の誘
電率は8.8である。これらのデータから、特性は次のよ
うに算出される。画素における負荷容量は2.3ピコファ
ラドである。従って、画素積分時間は12マイクロ秒とな
る。満たされたウエルの電荷は3.3×10の６乗個であ
る。64×64の赤外線画像化装置の典型的なフレーム速度
を想定すると、デューティ・サイクルは9.2％である。
感度は、画素段で１℃あたり538マイクロボルトであ
り、出力接続点で１℃あたり237マイクロボルトであ
る。読出し接続点における雑音は14マイクロボルとして
算出され、１フレームについての雑音等価温度指数は0.
059℃である。60Hzのフレームレートでのシステム等価
雑音温度は0.017℃である。これは、実質的に向上され
たシステム雑音等価温度であって、この温度パラメータ
から、種々の他のパラメータがそれぞれ別々に次のよう
に導出される。一つのシリコン列の最大データ速度は、
アレイの長さを再帰的積分時間＋１で割ったものをさら
に積分時間で割ったものに等しい。９回の再帰的積分を
用い、積分時間を12マイクロ秒とし各列には64個の画素
が含まれているとすると、最大データ速度は530KHzとな
ることがわかる。
最大システム感度は比較的長い時間（たとえば16ミリ
秒）のフレームを加算することよって得られる。すなわ
ち、１個のフレームは（Ｎ＋１）（ti＋ta）内に読み出
すことができる。ここで、Ｎは再帰的積分サイクルの数
であり、ti、taは積分およびアドレッシングに必要とさ
れる時間をそれぞれ示す。たとえば、９回の再帰的積分
を行ない、12マイクロ秒の積分が可能であり、かつ４マ
イクロ秒がアドレッシングに必要である場合には、１個
のフレームを160マイクロ秒内に読み出すことが可能と
なる。従って、16ミリ秒内に100個のフレームを読み出
すことができ、システム等価雑音温度は100の平方根の
率でさらに改善されることになる。この結果、システム
等価雑音温度の推定値は0.0059℃となる。
〔発明の効果〕
本発明によれば、一般の雰囲気窓の下限の波長（すなわ
ち約12ミクロン程度の波長）で精細な画像の得られる赤
外線画像化装置を実現することができるという利点があ
る。
本発明によれば、赤外線検出部をシリコン処理段に直接
接続することを可能とする赤外線焦点面アレー画像化装
置のアーキテクチャーを実現することができるととも
に、赤外線検出段で非常に大きいデューティ・サイクル
を可能とする赤外線焦点面アレー画像化装置のアーキテ
クチャを実現することができる。
本発明によれば、固有のキャリア濃度が1cm3あたり５×
10の14乗以下であることを必要としない長波長赤外線画
像化装置を実現することができる。
本発明によれば、かなり長波長のバックグラウンド光束
がある場合にもＳ／Ｎ比をきわめて良好とすることので
きる長波長検出器を実現することができる。
【図面の簡単な説明】
第１図は本発明の一実施例で用いられるHgCdTeデバイス
構造の単一画素の一部を示す断面図、第２図は本発明の
一実施例で用いられるHgCdTeデバイス構造の単一の画素
を示す平面図、第３図は１個の検出器画素の下部に位置
しかつ当該検出器画素に対応するシリコン処理ゲートの
レイアウトを示す概略説明図、第４図および第５図はMI
Sゲートをビアの代りにインジウムポストによりシリコ
ンに接続した本発明の他の実施例を示す平面図および断
面図、第６図は本発明の一実施例の画像化装置の電子回
路全体を示す説明図、第７図は本発明による検出動作お
よび積分動作を説明する際用いる単一画素の接続状態を
示す等価回路図、第８図はいくつかの典型的なキャパシ
タンス値を示す数個の画素の概略的回路図、第９図は本
発明を実施する際に用いられるシリコン平均化アレイの
一部の接続状態を示す等値回路図、第10図は第６図と類
似した実施例におけるHgCdTe検出器アレイ、該アレイ下
部のシリコン平均化部および同一チップ上の周辺回路と
の間の関係を概略的に説明する図、第11図は第６図に示
す画像化装置の出力回路の回路図、第12図は本発明に用
いるノイズエンハンスメント平均化演算を説明する概略
的回路図、第13図は本発明の動作モードを単純化して示
すタイミングチャート、第14図は本発明の動作態様の例
を示すタイミングチャート、第15図はフィールドプレー
トを用いた場合のHgCdTeセルの他の実施例を示す説明
図、第16図ないし第18図は光ダイオード検出器を用いた
場合の更に他の実施例を示すそれぞれ断面図、説明図お
よび回路図である。 14……蓄積ゲート、 16……主ビア、 18……ビアストップ、 20……相互結線、 22……接点、 24……読出しライン、 26……行ライン、 30……コンデンサ、 50……HgCdTe検出器部、 54……シリコン平均化コンデンサ部、 104……インジウムポスト、 106……HgCdTeサブストレート、 118……金属、 604……前置増幅器。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−61118（ＪＰ，Ａ) 特開 昭57−95769（ＪＰ，Ａ) 特開 昭57−204684（ＪＰ，Ａ) 特開 昭58−125982（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】複数の行導体と、 複数の列導体と、 前記列導体と接続するセンサと、 行及び列に配置された複数の検出画素であって、その各
    検出画素は、狭いバンドギャップの半導体サブストレー
    トと、そのサブストレート上の絶縁体層と、その絶縁体
    層上に設けられ赤外線フォトンに実質透過な伝導性蓄積
    ゲートとを含む容量性フォト検出部と、前記行導体と接
    続し、かつ前記蓄積ゲートを前記列導体に接続するスイ
    ッチであって、前記容量性フォト検出部に空乏領域を形
    成するためのバイアス電圧が付加されるように閉とな
    り、前記容量性フォト検出部に光生成キャリアを収集す
    るため開となり、前記センサが前記容量性フォト検出部
    の電圧を検知するため閉となる前記スイッチとを含む前
    記複数の検出画素と、 を含む赤外線画像化装置。
JP59182512A 1983-08-31 1984-08-31 赤外線画像化装置 Expired - Lifetime JPH0666447B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US52831783A 1983-08-31 1983-08-31
US52820783A 1983-08-31 1983-08-31
US528207 1983-08-31
US06/528,206 US4447291A (en) 1983-08-31 1983-08-31 Method for via formation in HgCdTe
US528206 1983-08-31
US528317 1983-08-31

Publications (2)

Publication Number Publication Date
JPS6094764A JPS6094764A (ja) 1985-05-27
JPH0666447B2 true JPH0666447B2 (ja) 1994-08-24

Family

ID=27414988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59182512A Expired - Lifetime JPH0666447B2 (ja) 1983-08-31 1984-08-31 赤外線画像化装置

Country Status (3)

Country Link
EP (2) EP0288792A1 (ja)
JP (1) JPH0666447B2 (ja)
DE (1) DE3480629D1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL72696A (en) * 1983-08-31 1987-12-20 Texas Instruments Inc Infrared imaging circuit with sampling and averaging means
US5036376A (en) * 1986-01-31 1991-07-30 Texas Instruments Incorporated Passivation oxide conversion
FR2610638B1 (fr) * 1987-02-11 1990-04-13 Total France Perfectionnements aux procedes et dispositifs pour le craquage catalytique de charges d'hydrocarbures
WO1989005043A1 (en) * 1987-11-23 1989-06-01 Santa Barbara Research Center Method and apparatus for detecting infrared radiation
US4970567A (en) * 1987-11-23 1990-11-13 Santa Barbara Research Center Method and apparatus for detecting infrared radiation
EP0407062A3 (en) * 1989-06-29 1991-02-06 Texas Instruments Incorporated A method and apparatus for forming an infrared detector having a refractory metal
US4968886A (en) * 1989-08-30 1990-11-06 Texas Instruments Incorporated Infrared detector and method
EP0416320A3 (en) * 1989-09-06 1991-08-07 Texas Instruments Incorporated Infrared detector and method
US6955976B2 (en) 2002-02-01 2005-10-18 Hewlett-Packard Development Company, L.P. Method for dicing wafer stacks to provide access to interior structures

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631251A (en) * 1970-02-26 1971-12-28 Kurt Lehovec Array comprising row of electro-optical elements and associated row of semiconducting microcircuits located on adjoining faces of a parallelepipedal slab
US3977018A (en) 1972-12-04 1976-08-24 Texas Instruments Incorporated Passivation of mercury cadmium telluride semiconductor surfaces by anodic oxidation
GB2027556B (en) * 1978-07-31 1983-01-19 Philips Electronic Associated Manufacturing infra-red detectors
US4327291A (en) * 1980-06-16 1982-04-27 Texas Instruments Incorporated Infrared charge injection device imaging system
JPS5727054A (en) * 1980-06-19 1982-02-13 Rockwell International Corp Selective access array circuit
JPS5795769A (en) * 1980-12-05 1982-06-14 Fuji Photo Film Co Ltd Semiconductor image pickup device
GB2095905B (en) * 1981-03-27 1985-01-16 Philips Electronic Associated Infra-red radiation imaging devices and methods for their manufacture
DE3114309C2 (de) * 1981-04-09 1986-01-02 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen von Infrarot-Detektorelementen
DE3173604D1 (en) * 1981-05-19 1986-03-13 Texas Instruments Inc Infrared imaging system with infrared detector matrix, and method of imaging infrared energy
JPS57204684A (en) * 1981-06-08 1982-12-15 Texas Instruments Inc Method and device for forming infrared image
JPS58125982A (ja) * 1982-01-22 1983-07-27 Matsushita Electric Ind Co Ltd 固体撮像装置
US4439912A (en) * 1982-04-19 1984-04-03 The United States Of America As Represented By The Secretary Of The Army Infrared detector and method of making same
US4447291A (en) * 1983-08-31 1984-05-08 Texas Instruments Incorporated Method for via formation in HgCdTe

Also Published As

Publication number Publication date
DE3480629D1 (de) 1990-01-04
EP0288792A1 (en) 1988-11-02
JPS6094764A (ja) 1985-05-27
EP0137988A2 (en) 1985-04-24
EP0137988B1 (en) 1989-11-29
EP0137988A3 (en) 1985-08-14

Similar Documents

Publication Publication Date Title
US4779004A (en) Infrared imager
US4684812A (en) Switching circuit for a detector array
US4686373A (en) Infrared imager
US9142585B2 (en) Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US4862237A (en) Solid state image sensor
US4876586A (en) Grooved Schottky barrier photodiode for infrared sensing
US5273910A (en) Method of making a solid state electromagnetic radiation detector
JP3645585B2 (ja) オーバフロードレイン構造を有する電荷結合素子型固体撮像装置
US7339216B1 (en) Vertical color filter sensor group array with full-resolution top layer and lower-resolution lower layer
EP1685701B1 (en) Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
KR20070034485A (ko) 액티브 픽셀 센서 셀, 노출 신호 생성 방법 및 이미지 센서
US4467340A (en) Pre-multiplexed Schottky barrier focal plane
US5235197A (en) High photosensitivity and high speed wide dynamic range ccd image sensor
JPH0666447B2 (ja) 赤外線画像化装置
US5130259A (en) Infrared staring imaging array and method of manufacture
US5171994A (en) Infrared staring imaging array
JPH0513748A (ja) 固体撮像素子
JPS60155932A (ja) 赤外線画像化システム
GB2100511A (en) Detector for responding to light at a predetermined wavelength, and method of making the detector
Zhu et al. A Novel α-Si (C): H Color Sensor Array
EP0070682B1 (en) Method of producing a semiconductor layer of amorphous silicon and a device including such a layer
JPS61187267A (ja) 固体撮像装置
JPS6333353B2 (ja)
JPH06302799A (ja) 固体撮像装置
JP2817435B2 (ja) 配列型赤外線検知器の製造方法