JPS6093516A - シ−ケンス制御装置 - Google Patents
シ−ケンス制御装置Info
- Publication number
- JPS6093516A JPS6093516A JP58200780A JP20078083A JPS6093516A JP S6093516 A JPS6093516 A JP S6093516A JP 58200780 A JP58200780 A JP 58200780A JP 20078083 A JP20078083 A JP 20078083A JP S6093516 A JPS6093516 A JP S6093516A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- input
- sequence
- plant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1497—Details of time redundant execution on a single processing unit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、シーケンス制御装置に係シ、特にマイクロプ
ロセッサを用いてシーケンスの論理演算を実行させるシ
ーケンス制御装置に関する。
ロセッサを用いてシーケンスの論理演算を実行させるシ
ーケンス制御装置に関する。
マイクロプロセッサは、ＬＳＩ技術の急速な進歩に伴い
、その機能も格段に向上し、現在では様々な分野に応用
されている。発電プラントのシーケンス制御も従来のり
レージ−ケンスにｔｌマイクロプロセッサを応用したシ
ーケンス制御装置カ主流を占めるようになって来ている
。そのシーケンス制御装置は、通常、シーケンス制御装
置に、電源が供給され処理がスタートすると、第１図に
示すように、まずステップ２ではイニシャライズを行い
マイクロコンピュータ内部メモリの初期化を行う。次に
ステップ３では入力処理を行いシーケンス演算に使用す
るプラントの情報を入力装置から入力する。ステップ４
ではステップ３で入力したデータを基にシーケンスの論
理演算を行いプラントへの出力データを準ｇＮ１する。
、その機能も格段に向上し、現在では様々な分野に応用
されている。発電プラントのシーケンス制御も従来のり
レージ−ケンスにｔｌマイクロプロセッサを応用したシ
ーケンス制御装置カ主流を占めるようになって来ている
。そのシーケンス制御装置は、通常、シーケンス制御装
置に、電源が供給され処理がスタートすると、第１図に
示すように、まずステップ２ではイニシャライズを行い
マイクロコンピュータ内部メモリの初期化を行う。次に
ステップ３では入力処理を行いシーケンス演算に使用す
るプラントの情報を入力装置から入力する。ステップ４
ではステップ３で入力したデータを基にシーケンスの論
理演算を行いプラントへの出力データを準ｇＮ１する。
そして、ステップ５ではステップ４で演算された出力デ
ータを出力装置へ出力しプラントへ出力する。その後ス
テップ３の処理へ戻システップ３〜５の処理が〈シ返し
実行される。このように従来は、シーケンス制御装置に
、電源が供給でれると、入力装置及び出力装置の動作チ
ェックを実施することなく、即第１図で示した動作を実
施するので、シーケンス…１」脚装置の電源投入時に、
入力装置及び出力装置の立ち上如の遅れ又は、故障によ
る誤データをプラントへ出力することになシブラント制
御に大きな影響を与えることがある。
ータを出力装置へ出力しプラントへ出力する。その後ス
テップ３の処理へ戻システップ３〜５の処理が〈シ返し
実行される。このように従来は、シーケンス制御装置に
、電源が供給でれると、入力装置及び出力装置の動作チ
ェックを実施することなく、即第１図で示した動作を実
施するので、シーケンス…１」脚装置の電源投入時に、
入力装置及び出力装置の立ち上如の遅れ又は、故障によ
る誤データをプラントへ出力することになシブラント制
御に大きな影響を与えることがある。
本発明は、シーケンス制御装置に電源が供給されシーケ
ンス演算処理を開始する前に入力装置及び出力装置の動
作チェックを実施するようにしたシーケンス制御装置を
提供することを目的とする。
ンス演算処理を開始する前に入力装置及び出力装置の動
作チェックを実施するようにしたシーケンス制御装置を
提供することを目的とする。
本発明は、シーケンス制御装置に電源が供給されシーケ
ンス演算処理がスタートする前に固定されたチェックデ
ータを出力装置へ出力し、出力装置から出力された前記
チェックデータを入力装置へ入力し、出力した前記チェ
ックデータと同一データが入力装置から得られてからシ
ーケンス演算を開始することをｅｉとする。
ンス演算処理がスタートする前に固定されたチェックデ
ータを出力装置へ出力し、出力装置から出力された前記
チェックデータを入力装置へ入力し、出力した前記チェ
ックデータと同一データが入力装置から得られてからシ
ーケンス演算を開始することをｅｉとする。
第２図に本発明の概°−９、の構成を示す。図中ｌＯは
、プラント各部のデータａを入力する入力装置。
、プラント各部のデータａを入力する入力装置。
１１は、入力装置１０から入力データｂを取シ込み、そ
の取シ込んだ入力データｂを基にシーケンスの論理演算
を行うシーケンス演算装置。１２はシーケンス演算装置
１１からの出力データＣをプラントへ実出力データｄと
して出力する出力装置。
の取シ込んだ入力データｂを基にシーケンスの論理演算
を行うシーケンス演算装置。１２はシーケンス演算装置
１１からの出力データＣをプラントへ実出力データｄと
して出力する出力装置。
ｅは、第２図のシーケンス制御装置に電源が供給された
時のみ−シーケンス演算装置１１から出力装置１２のプ
ラントへのデータ出力回路ｇとは別に設けた出力回路ｆ
を介して入力装置１０のプラントからのデータ入力回路
ｉとは別に設りた入力回路りへ出力される固定されたチ
ェックデータ。
時のみ−シーケンス演算装置１１から出力装置１２のプ
ラントへのデータ出力回路ｇとは別に設けた出力回路ｆ
を介して入力装置１０のプラントからのデータ入力回路
ｉとは別に設りた入力回路りへ出力される固定されたチ
ェックデータ。
次に第３図は第２図のシーケンス制御装置の動作をフロ
ーチャートで示したものである。
ーチャートで示したものである。
以上、述べた構成に於いて令弟２図に示すシーケンス制
御装置に電源が供給され処理がスタートすると第３図の
ステップ２のイニシャライズを行いマイクロコンピュー
タ内部メモリの初期化を行う。次にステップ２１の処理
で固定されたチェックデータｅを出力装置１２の出力回
路ｆを介して入力後［１０の入力回路りへ出力する。ス
テップ２２はステップ２１で出力した固定されたチェッ
クデータｅを入力装置１０から入力する。ステップ２３
はステップ２１で出力した固定されたチェックデータｅ
とステップ２２で入力した入力データが等しいかチェツ
チして同一データとなるまで２１〜２３の処理を実行す
る。データが等しくなれば入力装置ｌＯが故障なく正常
に動作し始めたこととなるので、次の処理へ進み３の入
力処理を行い、正常なプラント情報を入力装置１０から
取り込む。ステップ４は、ステップ３で入力したデータ
を基にシーケンスの論理演算を行い、プラントへの出力
準備をする。ステップ５はステップ４で演算された演算
結果をプ〉ントへ出力する。ステップ５の処理が終了す
ると再びステップ３の処理へ戻システップ３．ステップ
４．ステップ５の処理が〈シ返し実行される。
御装置に電源が供給され処理がスタートすると第３図の
ステップ２のイニシャライズを行いマイクロコンピュー
タ内部メモリの初期化を行う。次にステップ２１の処理
で固定されたチェックデータｅを出力装置１２の出力回
路ｆを介して入力後［１０の入力回路りへ出力する。ス
テップ２２はステップ２１で出力した固定されたチェッ
クデータｅを入力装置１０から入力する。ステップ２３
はステップ２１で出力した固定されたチェックデータｅ
とステップ２２で入力した入力データが等しいかチェツ
チして同一データとなるまで２１〜２３の処理を実行す
る。データが等しくなれば入力装置ｌＯが故障なく正常
に動作し始めたこととなるので、次の処理へ進み３の入
力処理を行い、正常なプラント情報を入力装置１０から
取り込む。ステップ４は、ステップ３で入力したデータ
を基にシーケンスの論理演算を行い、プラントへの出力
準備をする。ステップ５はステップ４で演算された演算
結果をプ〉ントへ出力する。ステップ５の処理が終了す
ると再びステップ３の処理へ戻システップ３．ステップ
４．ステップ５の処理が〈シ返し実行される。
このようにして本発明によれば、シーケンス制御装置の
電源投入直後に入力装置及び出力装置の動作チェックを
実施することにより入力装置及び出力装置の立ち上りの
遅れ又は、故障による誤データを入出力する恐れがなく
なり、より信頼性の高い制御装置が供給できる。これに
より、プラントの運転も確実に安全な運転が可能となる
。
電源投入直後に入力装置及び出力装置の動作チェックを
実施することにより入力装置及び出力装置の立ち上りの
遅れ又は、故障による誤データを入出力する恐れがなく
なり、より信頼性の高い制御装置が供給できる。これに
より、プラントの運転も確実に安全な運転が可能となる
。
第１図は、従来の動作を示す概略フローチャート、第２
図は、本発明の構成図、第３図は、本発明の動作を示す
概略フローチャートである。 １０ 人力装置 １１・・シーケンス演算装置 １２・出力装置 ａ・・・グランドからの入力データ ｂ・・入力装置からの入力データ Ｃ・・シーケンス演算装置からの出力データｄ・・・プ
ラントへの出力データ ｅ・・固定されたチェックデータ ｆ 固定されたチェックデータ出力回路ｇ プラントへ
の出力データ出力回路 ｈ・固定されたチェックデータ入力回路ｉ・・プラント
からの入力データ入力回路（７３１７） 代理人 弁理
士 則 近 憲 佑 （ほか１名）第１図 第 ２ 図 第 ３ 図
図は、本発明の構成図、第３図は、本発明の動作を示す
概略フローチャートである。 １０ 人力装置 １１・・シーケンス演算装置 １２・出力装置 ａ・・・グランドからの入力データ ｂ・・入力装置からの入力データ Ｃ・・シーケンス演算装置からの出力データｄ・・・プ
ラントへの出力データ ｅ・・固定されたチェックデータ ｆ 固定されたチェックデータ出力回路ｇ プラントへ
の出力データ出力回路 ｈ・固定されたチェックデータ入力回路ｉ・・プラント
からの入力データ入力回路（７３１７） 代理人 弁理
士 則 近 憲 佑 （ほか１名）第１図 第 ２ 図 第 ３ 図
Claims (1)
- シーケンスの論理演算を実行するマイクロプロセッサを
応用したシーケンス制御装置において、シーケンスの論
理演算を行う演算装置と、演算結果を外部に出力する出
方装置と、シーケンスの論理演算に必要な外部情報を入
力する入力装置とを具備し、前記シーケンス制御装置に
電源が供給されシーケンス演算処理がスタートする前に
固定されたチェックデータを出力装置へ出力し、出力装
置から出力された前記チェックデータを入力装置へ入力
し、出力した前記チェックデータと同一データが入力装
置から得られてからシーケンス演算を開始することを特
徴とするシーケンス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58200780A JPS6093516A (ja) | 1983-10-28 | 1983-10-28 | シ−ケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58200780A JPS6093516A (ja) | 1983-10-28 | 1983-10-28 | シ−ケンス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6093516A true JPS6093516A (ja) | 1985-05-25 |
Family
ID=16430060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58200780A Pending JPS6093516A (ja) | 1983-10-28 | 1983-10-28 | シ−ケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6093516A (ja) |
-
1983
- 1983-10-28 JP JP58200780A patent/JPS6093516A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6093516A (ja) | シ−ケンス制御装置 | |
| JPS63146103A (ja) | シ−ケンス制御装置 | |
| Strunk et al. | Assured reconfiguration of fail-stop systems | |
| JPS63191245A (ja) | 暴走装置の復帰制御方式 | |
| JP2729122B2 (ja) | 情報処理装置 | |
| JP2924392B2 (ja) | マイクロコンピュータシステム | |
| JPS63245735A (ja) | デ−タ処理装置 | |
| JPS60229141A (ja) | レジスタのデ−タ保存方式 | |
| JPS6331810B2 (ja) | ||
| JPS5812062A (ja) | 並列電子計算機システムの出力装置 | |
| JPH0194451A (ja) | プログラム開発装置 | |
| JPH0773278B2 (ja) | マルチプロセッサシステム | |
| JPS625446A (ja) | マイクロプロセツサの制御方法および装置 | |
| JPH0581065A (ja) | プログラマブルコントローラシステムの自己診断方法 | |
| JPS62209627A (ja) | デ−タ処理装置 | |
| KR20000056607A (ko) | 콘트롤디바이스를 위한 입출력인터페이싱방법 | |
| JPS5938608B2 (ja) | デ−タ転送制御方式 | |
| JPS6238955A (ja) | 計算機システムにおける主記憶部自動退避・自動再稼動方式 | |
| JPH0496188A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS6177940A (ja) | 処理装置立上げ制御方法 | |
| JPS63127316A (ja) | マイクロコンピユ−タシステムのリセツト方法 | |
| JPH0251748A (ja) | マイクロコンピュータ | |
| JPH04140850A (ja) | データ処理装置 | |
| JPS6273356A (ja) | デ−タ処理装置 | |
| JPS63106051A (ja) | マイクロコンピユ−タ開発支援装置 |