JPS6093505A - Analog input device for programmable controller - Google Patents

Analog input device for programmable controller

Info

Publication number
JPS6093505A
JPS6093505A JP20207683A JP20207683A JPS6093505A JP S6093505 A JPS6093505 A JP S6093505A JP 20207683 A JP20207683 A JP 20207683A JP 20207683 A JP20207683 A JP 20207683A JP S6093505 A JPS6093505 A JP S6093505A
Authority
JP
Japan
Prior art keywords
analog input
signal
register
input device
programmable controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20207683A
Other languages
Japanese (ja)
Inventor
Tatsuo Kamikawa
神河 達男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20207683A priority Critical patent/JPS6093505A/en
Publication of JPS6093505A publication Critical patent/JPS6093505A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054Input/output

Abstract

PURPOSE:To make a fast response to variation in analog input regardless of the repetition time of program execution by providing the 2nd register circuit and a comparing circuit in an analog input device. CONSTITUTION:An analog input signal A1 is stored as a digital input signal D1 in the 1st register 5 through an insulating amplifier 3 and an A/D converter 4. Meanwhile, the comparing circuit 6 generates a detection signal IT when the signal D1 exceeds a reference signal D2 set previously in a register 7 by a CPU2, and this signal IT is inputted as an interruption request signal to the CPU2. Further, the CPU2 controls the reference value D2 set in the register 7 to control the generation of the signal IT in optional pattern. Thus, the circuits 6 and 7 are provided to make a fast response to variation in analog input regardless of the repetition time of program execution.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、中央演算処理装置を用いてプログラムによ
シ入出力信号の関係を制御するプログラマブルコントロ
ーラ用アナログ入力装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an analog input device for a programmable controller that controls the relationship between input and output signals according to a program using a central processing unit.

〔従来技術〕[Prior art]

従来、この種の装置としては第1図に示すものがある。 A conventional device of this type is shown in FIG.

第1図において、1はアナログ入力装置、2は中央演算
処理装置(以下CPUと略す)、3はアナログ入力信号
A1を受信してディジタル回路の電源線と分離するため
の絶縁アンプ、4はこの絶縁アンプ3の出力を受けてア
ナログ量をディジタル量に変換するためのアナログ・デ
ィジタル(以下A/Dと略す)変換器、5 ViA/D
変換器4にて発生するディジタル信号を記憶するための
第1のレジスタである。
In Fig. 1, 1 is an analog input device, 2 is a central processing unit (hereinafter abbreviated as CPU), 3 is an isolation amplifier for receiving the analog input signal A1 and separating it from the power supply line of the digital circuit, and 4 is this an analog-to-digital (hereinafter abbreviated as A/D) converter for receiving the output of the isolation amplifier 3 and converting an analog quantity into a digital quantity; 5 ViA/D;
This is the first register for storing the digital signal generated by the converter 4.

次に動作について説明する。外部よシアナログ人力信号
A1として入力される処理信号は絶縁アンプ3にで、外
部インターフェース用電源とCPU2に接続される内部
電源とが分離される。この絶縁された信号は、A/D変
換器4にてディジタル信号に変換され第1のレジスタ5
に記憶される。
Next, the operation will be explained. A processed signal input as an external analog human input signal A1 is sent to an isolation amplifier 3, where the external interface power source and the internal power source connected to the CPU 2 are separated. This insulated signal is converted into a digital signal by the A/D converter 4 and sent to the first register 5.
is memorized.

CPU2はアナログ入力信号A1に比例したデイジタル
量D1を適宜アナログ入力装置1より読み込める様にな
っている。次に第2図は、この方法によるCPU2の内
部でのプログラム処理の一例を第2図傾おいて、まず処
理(1)11にてA/D変換された後の信号DIK当る
ディジタル量を読みこむ。続いて処理(2) 12では
読込んだディジタル量が所定の値よシ大きい場合は割込
みのための処理(3) 13を行った後、次のプログラ
ムへ又処理(2)12で読込んだディジタル量が所定の
信号よシ小さい場合は処理(3) 13を行々わずに次
のプログラムへと進む様Kfiっている。
The CPU 2 is configured to read a digital amount D1 proportional to the analog input signal A1 from the analog input device 1 as appropriate. Next, FIG. 2 shows an example of program processing inside the CPU 2 according to this method. First, in process (1) 11, the digital amount corresponding to the signal DIK after A/D conversion is read. Com. Next, in process (2) 12, if the read digital amount is larger than the predetermined value, interrupt processing (3) is performed.After performing step 13, the next program is read again in process (2) 12. If the digital amount is smaller than the predetermined signal, processing (3) 13 is skipped and the program proceeds to the next program.

従来のアナログ入力装置は以上のように構成されている
ので、第3図に示す様なアナログ入力信号A1の変化妬
伴っであるプログラム処理出力P1を出力したい様な場
合でも上記プログラム処理1〜3による手順を経過して
初めて必要な出力信号。PI’を得る構成であるため、
理想的な本来の処理出力信号Plとは若干の遅れΔtを
有し、しかもこの時間はプログラム実行用の繰返し周期
tに起因するため、アナログ入力信号A1の変化に対し
て速やか力応答を得ることが出来ず早い応答性、制御性
を要求される系では追従できないという欠点があった。
Since the conventional analog input device is configured as described above, even when it is desired to output the program processing output P1 that corresponds to a change in the analog input signal A1 as shown in FIG. The output signal is required only after the procedure. Since it is configured to obtain PI',
Since there is a slight delay Δt from the ideal original processing output signal Pl, and this time is due to the repetition period t for program execution, it is possible to obtain a force response quickly to changes in the analog input signal A1. This has the disadvantage that it cannot be followed in systems that require fast response and controllability.

〔発明の概要〕[Summary of the invention]

この発明は上記の様な従来のものの欠点を除去するため
になされたもので、アナログ入力装置の中に第2のレジ
スタ回路と比較回路を設け、A/′I)変換後の入力デ
ータD1が予め設定された基準値を超えた時に検出信号
を発生し、これをCPUへの割込み処理入力として印加
することにより、プログラム実行繰返し時間にとられれ
ることなく、アナログ入力A1の変化に対して敏速な応
答を可能とするプログラマブル・コントローラ用アナロ
グ入力装置を提供することを目的としている。
This invention was made in order to eliminate the drawbacks of the conventional devices as described above, and a second register circuit and a comparator circuit are provided in the analog input device, so that the input data D1 after A/'I) conversion is By generating a detection signal when a preset reference value is exceeded and applying this as an interrupt processing input to the CPU, it is possible to quickly respond to changes in analog input A1 without taking up the program execution repetition time. The purpose of the present invention is to provide an analog input device for a programmable controller that enables flexible responses.

〔発明の実施例〕[Embodiments of the invention]

以下この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第4図において、6F12つのディジタル入力データを
比較して、その比較結果をビットにて出力する比較回路
、7はCPU2よシ任意に設定される目標値D2を記憶
する第2のレジスタで、記憶後のディジタル信号D2は
上記比較回路6の比較の基準値として入力される様によ
っている。
In FIG. 4, 6F1 is a comparison circuit that compares two digital input data and outputs the comparison result in bits, and 7 is a second register that stores a target value D2 arbitrarily set by the CPU 2. The subsequent digital signal D2 is inputted as a reference value for comparison in the comparator circuit 6.

この様な構成による本実施例のアナログ入力装置1では
、アナログ入力信号A1は絶縁アンプ3、A/D変換器
4を経由して第1のレジスタ5にディジタル入力信号D
1として記憶し、それと同時に比較回路6はこの信号D
1がCPU2より予め第2のレジスタ7に設定した基準
信号D2よシ大きくなった時、検出信号ITを発生し、
この信号ITがCPU2への割込み要求信号として入力
されるようKなっている。CPU2はこの割込み要求信
号ITを受けると、ただちに第2図に示した様々第3の
処理13を割込み処理として実行する。
In the analog input device 1 of this embodiment having such a configuration, the analog input signal A1 is sent to the first register 5 via the isolation amplifier 3 and the A/D converter 4 as the digital input signal D.
1, and at the same time, the comparator circuit 6 stores this signal D
1 becomes larger than the reference signal D2 set in advance in the second register 7 by the CPU 2, a detection signal IT is generated,
This signal IT is configured to be input as an interrupt request signal to the CPU 2. Upon receiving this interrupt request signal IT, the CPU 2 immediately executes various third processes 13 shown in FIG. 2 as interrupt processing.

又第2のレジスタ7Kricp[Jzのプログラムにて
任意の基準値を設定して記憶する事が可能なため、第4
図に示す様な段階的変化を行なうアナログ入力信号A1
に対してもCPO2にて第2のレジスタ7に設定する基
準値D2を制御する事によシ、割込み要求信号ITの発
生を任意のパターレ圧制御することも可能である。
Also, since it is possible to set and store any reference value using the second register 7Kricp[Jz program, the fourth
Analog input signal A1 that performs stepwise changes as shown in the figure.
By controlling the reference value D2 set in the second register 7 by the CPO2, it is also possible to control the generation of the interrupt request signal IT to an arbitrary pattern pressure.

父上記実施例では示さなかったが、本発明によるアナロ
グ入力装置1からの割込み要求信号にはオン・オフスイ
ッチ等を設けて必要に応じ選択する様々応用も容易忙可
能である。
Although not shown in the above embodiment, the interrupt request signal from the analog input device 1 according to the present invention can be provided with an on/off switch, etc., and various applications can be easily implemented in which the interrupt request signal is selected as necessary.

〔発明の効果〕〔Effect of the invention〕

以上の様にこの発明によれば従来、CPU2によるプロ
グラム処理にて他のプログラム処理の要否判断を行って
いた検出機能をアナログ入力装置側に持たす事によシ、
プログラム実行と同時に起因する動作遅れを割込み処理
として極小値に減少させることができるという大きな効
果が得られる。
As described above, according to the present invention, by providing the analog input device with the detection function that conventionally used the program processing by the CPU 2 to determine whether or not other program processing is necessary,
A great effect can be obtained in that an operation delay caused at the same time as program execution can be reduced to a minimum value by using interrupt processing.

又処理2の基準値となる目標値D2は予め第2のレジス
タ7に設定しておくことが出来、しかも前処理として他
のプログラムの中で実行出来るため、割込み発生時のプ
ログラム処理から除外することが可能で、必要最小限の
プログラム処理時間にてアナログ入力信号の変化への対
応を可能ならしめることができる。
In addition, the target value D2, which is the reference value for processing 2, can be set in the second register 7 in advance, and can be executed in another program as preprocessing, so it is excluded from program processing when an interrupt occurs. This makes it possible to respond to changes in analog input signals with the minimum necessary program processing time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のアナログ入力装置の構成図、第2図は中
央演算処理装置でのプログラム処理の一例を示す構成図
、第3図はアナログ入力信号の変化の様を示す動作説明
図、第4図はこの発明の一実施例によるプログラマブル
拳コントローラ用アナログ入力装置の構成図である。 1・・・アナログ入力装置、2−・・中央演算処理装置
(CPU)、3・・・絶縁アンプ、4・−・A/D変換
器、5・、・・・第1のレジスタ、6・・・比較回路、
7・・・第2のレジスタ、11・・・処理1.12・・
・処理2.13・・・処理3 同図中間−符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第1図 第4図 第2図 第3図 Δ1
Fig. 1 is a block diagram of a conventional analog input device, Fig. 2 is a block diagram showing an example of program processing in a central processing unit, Fig. 3 is an operation explanatory diagram showing how an analog input signal changes, FIG. 4 is a configuration diagram of an analog input device for a programmable fist controller according to an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Analog input device, 2-... Central processing unit (CPU), 3... Isolation amplifier, 4... A/D converter, 5... First register, 6...・Comparison circuit,
7...Second register, 11...Processing 1.12...
・Processing 2.13...Processing 3 The middle symbol in the figure indicates the same or equivalent part. Agent Masuo Oiwa Figure 1 Figure 4 Figure 2 Figure 3 Δ1

Claims (1)

【特許請求の範囲】[Claims] 時間に対応して状態量を予じめ定めた目標値に制御する
ため該状態量のアナログ入力信号を中央演算処理装置に
て取シ込み監視するプログラマブル・コントローラ用ア
ナログ入力装置において、上記中央演算処理装置にて設
定される目標値を記憶する記憶回路と、上記アナログ入
力信号及び上記目標値を相互に比較する比較回路とを備
え、上記比較口w1は上記アナログ入力信号が上記目標
値を越えたときに上記中央演算処理装置に割込み要求信
号を供給することを特徴とするプログラマブル・コント
ローラ用アナログ入力装置。
In an analog input device for a programmable controller in which an analog input signal of a state quantity is received and monitored by a central processing unit in order to control the state quantity to a predetermined target value in accordance with time, the central processing unit The comparison port w1 includes a storage circuit that stores a target value set in a processing device, and a comparison circuit that compares the analog input signal and the target value with each other. An analog input device for a programmable controller, characterized in that it supplies an interrupt request signal to the central processing unit when the central processing unit is activated.
JP20207683A 1983-10-26 1983-10-26 Analog input device for programmable controller Pending JPS6093505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20207683A JPS6093505A (en) 1983-10-26 1983-10-26 Analog input device for programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20207683A JPS6093505A (en) 1983-10-26 1983-10-26 Analog input device for programmable controller

Publications (1)

Publication Number Publication Date
JPS6093505A true JPS6093505A (en) 1985-05-25

Family

ID=16451550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20207683A Pending JPS6093505A (en) 1983-10-26 1983-10-26 Analog input device for programmable controller

Country Status (1)

Country Link
JP (1) JPS6093505A (en)

Similar Documents

Publication Publication Date Title
JP2882426B2 (en) Address generator
JPS6093505A (en) Analog input device for programmable controller
JPH06100949B2 (en) Power-on control method for computer system
JPH06295346A (en) Microcomuputer
JPH04123160A (en) Receiving data processing system
JPH02189667A (en) Control circuit for microcomputer
JPH10173515A (en) Fpga device
JPH0675653A (en) Computer redundancy control system
JPH0751610Y2 (en) Programmable controller with override function
JPH0387790A (en) Synchronous switching circuit
JPS63129450A (en) Command transfer system
JPS6155727A (en) Controller of switch
JPH01149637A (en) System for monitoring polling control response
JPS62107355A (en) Data processor
JPH0341542A (en) Peripheral controller
JPH02121049A (en) Input/output device
JPH07152460A (en) Voltage detection reset circuit
JPS6051965A (en) Bus controlling system
JPS6143302A (en) Sequence controller
JPS62121072A (en) Controller for thermal head
JPH0895895A (en) Controller for serial port i/q equipment of information processor
JPH01187658A (en) Bus load system
JPH02287173A (en) Logic verification device
JPS62262104A (en) Parallel operation controlling system for programmable controller
JPS60209851A (en) Program sequence stop system