JPH06295346A - Microcomuputer - Google Patents

Microcomuputer

Info

Publication number
JPH06295346A
JPH06295346A JP5081578A JP8157893A JPH06295346A JP H06295346 A JPH06295346 A JP H06295346A JP 5081578 A JP5081578 A JP 5081578A JP 8157893 A JP8157893 A JP 8157893A JP H06295346 A JPH06295346 A JP H06295346A
Authority
JP
Japan
Prior art keywords
input
output
power supply
microcomputer
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5081578A
Other languages
Japanese (ja)
Other versions
JP3288114B2 (en
Inventor
Takayuki Yamaguchi
貴之 山口
Yoshihisa Takatsudo
欣久 高津戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP08157893A priority Critical patent/JP3288114B2/en
Publication of JPH06295346A publication Critical patent/JPH06295346A/en
Application granted granted Critical
Publication of JP3288114B2 publication Critical patent/JP3288114B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To enable a microcomputer to be used for a development support device to execute I/O control even when a power supply for the development device is interrupted. CONSTITUTION:Since the microcomputer is provided with a terminal group for executing I/O from/to the outside of the microcomputer, an external power source terminal 105, a dedicated power source terminal 113, and an arbitration circuit 121 for executing arbitration between the two power source, the microcomputer can detect the input of the external power source and execute I/O control by switching the power sources. Thereby even when the power source of the development device is interrupted, power can be supplied from the dedicated power source side, I/O control can be executed and execution history data are obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マイクロコンピュータ
に関し、特に開発支援装置接続時のマイクロコンピュー
タの電源制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer, and more particularly to a power supply control circuit for a microcomputer when a development support device is connected.

【0002】[0002]

【従来の技術】従来のマイクロコンピュータのブロック
図を示す図3を参照すると、このマイクロコンピュータ
201は、専用電源端子213より専用電源信号214
を介して供給される電源信号、および外部電源端子20
5より外部電源信号206を介して入力される電源信号
により動作する。外部入出力インタフェース部207
は、外部電源端子205にかかる電圧が例えば2.7〜
6.0[V]の範囲で変動する。開発支援装置は5
[V]固定であり、開発支援装置側の電圧を固定する必
要があるため、入出力制御部109およびCPU部11
6に対しては専用電源端子213より専用電源信号21
4を介して供給される電源信号により動作させる。
2. Description of the Related Art Referring to FIG. 3 showing a block diagram of a conventional microcomputer, the microcomputer 201 has a dedicated power supply signal 214 from a dedicated power supply terminal 213.
Power signal supplied through the external power supply terminal 20
5 operates according to a power supply signal input via the external power supply signal 206. External input / output interface unit 207
Indicates that the voltage applied to the external power supply terminal 205 is, for example, 2.7 to
It fluctuates within the range of 6.0 [V]. 5 development support devices
[V] is fixed and the voltage on the development support device side needs to be fixed. Therefore, the input / output control unit 109 and the CPU unit 11 are fixed.
For 6, the dedicated power signal 21 from the dedicated power terminal 213
It is operated by a power supply signal supplied via the terminal 4.

【0003】また、通常の命令実行時にCPU部116
で入出力命令を実行した場合、CPU信号群115を介
して情報の入出力を行う。CPU部116から受け取っ
た情報のCPU信号群115に対して、入出力制御部1
09はマイクロコンピュータ201外部に対して入出力
制御信号117を入出力選択端子118より出力し、か
つ入出力制御部109は入出力制御信号群108を出力
する。外部入出力インタフェース部207は入出力信号
群108を外部電源端子205より入力される外部電源
信号206の電圧レベルに変換した信号を内部入出力信
号群104として出力し、外部入出力端子群102を介
してマイクロコンピュータ201の外部入出力信号群1
03よりデータの授受を行う。
Further, the CPU section 116 is used during normal instruction execution.
When the input / output instruction is executed in, information is input / output via the CPU signal group 115. For the CPU signal group 115 of the information received from the CPU section 116, the input / output control section 1
An input / output control signal 117 is output from the input / output selection terminal 118 to the outside of the microcomputer 201, and an input / output control unit 109 outputs an input / output control signal group 108. The external input / output interface unit 207 outputs a signal obtained by converting the input / output signal group 108 to the voltage level of the external power supply signal 206 input from the external power supply terminal 205 as the internal input / output signal group 104, and outputs the external input / output terminal group 102. External input / output signal group 1 of the microcomputer 201
Data is sent and received from 03.

【0004】また、入力制御部109は実行履歴記憶回
路が判断可能な信号群を内部入出力実行履歴用信号群1
12を通して外部入出力実行履歴用端子群110に出力
する。出力された外部入出力実行履歴用信号群111を
実行履歴回路に電圧変換なしで書き込む。
Further, the input control unit 109 uses the signal group which can be judged by the execution history storage circuit as the internal input / output execution history signal group 1
It outputs to the external input / output execution history terminal group 110 through 12. The output external input / output execution history signal group 111 is written in the execution history circuit without voltage conversion.

【0005】前記マイクロコンピュータを使用した従来
の開発支援装置を示す図4を参照すると、この従来の開
発支援装置301は、開発支援装置用として図3の前記
マイクロコンピュータ201が実装されていた。
Referring to FIG. 4 showing a conventional development support device using the microcomputer, the conventional development support device 301 has the microcomputer 201 shown in FIG. 3 mounted therein for the development support device.

【0006】接続形態としては、開発対象装置306上
に実装されるマイクロコンピュータのかわりにマイクロ
コンピュータ接続部307に、従来の開発支援装置30
1が接続され、従来の開発支援装置301内に実装され
ているマイクロコンピュータ201が開発対象装置30
6上に実装されるマイクロコンピュータのかわりに動作
する。この時、開発対象装置306に電源入力がある場
合には、電源信号は開発対象装置電源端子302を介し
て開発装置電源信号308を開発装置電源検出部305
に出力し、この開発装置電源検出部305は開発装置電
源信号308が入力されることにより開発支援装置外部
電源信号304を外部電源端子205に出力し、マイク
ロコンピュータ201は外部電源端子205より入力さ
れる電源信号により外部入出力端子群102に入出力す
る信号を生成することが可能となる。
[0006] As a connection form, instead of the microcomputer mounted on the development target device 306, the conventional development support device 30 is connected to the microcomputer connection unit 307.
1 is connected, and the microcomputer 201 mounted in the conventional development support device 301 is the development target device 30.
6 operates on behalf of the microcomputer mounted on 6. At this time, if the development target device 306 has a power input, the power supply signal is the development device power supply signal 308 via the development target device power supply terminal 302 and the development device power supply detection unit 305.
The development device power source detection unit 305 outputs the development device power source signal 308 to output the development support device external power source signal 304 to the external power source terminal 205, and the microcomputer 201 is input from the external power source terminal 205. It is possible to generate a signal to be input / output to / from the external input / output terminal group 102 by the power supply signal.

【0007】次に開発対象装置306に電源入力がない
場合には、電源信号は開発対象装置電源端子302から
開発装置電源信号308が出力されないので、開発装置
電源検出部305は開発支援装置外部電源信号304を
出力せずにマイクロコンピュータ201は外部電源端子
205より電源信号が入力されないので外部入出力端子
群102に入出力する信号を生成することが不可能とな
る。
Next, when there is no power input to the development target device 306, the development device power supply detection unit 305 does not output the development device power supply signal 308 from the development target device power supply terminal 302. Since the power source signal is not input from the external power source terminal 205 to the microcomputer 201 without outputting the signal 304, it becomes impossible to generate a signal to be input / output to / from the external input / output terminal group 102.

【0008】またマイクロコンンピュータ201に対し
ては開発支援装置用電源310から開発支援装置電源信
号309を介してマイクロコンピュータ201の外部電
源端子213に供給される。開発対象装置306の開発
対象装置入出力端子群313に入力されている外部入出
力信号群103および開発対象装置入出力制御端子31
2に入力されている外部入出力制御信号311は、それ
ぞれ従来の開発支援装置301内の外部入出力端子群1
02と入出力制御端子群118に接続される。実行履歴
を記憶する場合、外部入出力実行履歴用端子群110か
ら出力されるデータを、外部入出力実行履歴信号群11
1を介して、実行履歴記憶回路303に書き込んでい
た。
Further, the power supply 310 for the development support apparatus is supplied to the microcomputer 201 via the development support apparatus power supply signal 309 to the external power supply terminal 213 of the microcomputer 201. The external input / output signal group 103 and the development target device input / output control terminal 31 input to the development target device input / output terminal group 313 of the development target device 306.
The external input / output control signal 311 input to the external input / output terminal 2 is the external input / output terminal group 1 in the conventional development support apparatus 301.
02 and the input / output control terminal group 118. When the execution history is stored, the data output from the external input / output execution history terminal group 110 is stored in the external input / output execution history signal group 11
The data is written in the execution history storage circuit 303 via 1.

【0009】[0009]

【発明が解決しようとする課題】上述したマイクロコン
ピュータは、通常の使用では問題ないが、マイクロコン
ピュータの開発支援装置において、開発対象装置側の電
源が遮断されると、マイクロコンピュータの入出力制御
が動作しなくなるという問題点があった。
The above-mentioned microcomputer is not a problem in normal use, but in the microcomputer development support device, when the power of the device to be developed is cut off, the input / output control of the microcomputer is performed. There was a problem that it would not work.

【0010】[0010]

【課題を解決するための手段】本発明の構成は、マイク
ロコンピュータ外部と入出力処理をする外部入出力信号
群を備えるマイクロコンピュータにおいて、前記マイク
ロコンピュータ外部との入出力処理を制御する外部入出
力インタフェース部と、この外部入出力インタフェース
部を動作させるために前記マイクロコンピュータ外部よ
り供給される外部電源信号の端子と、前記外部入出力イ
ンタフェース部から入力される信号により動作する入出
力制御部と、この入出力制御部を動作させるための専用
電源信号の端子と、この端子から入力される専用電源信
号と前記外部電源信号の端子より入力される外部電源信
号との調停を行う電源調停回路と、この電源調停回路よ
り出力される外部入出力インタフェース電源信号線と、
前記電源調停回路で前記外部電源信号が入力されている
かを判定し前記マイクロコンピュータ外部に出力するた
めの電源状態端子と、前記マイクロコンピュータ内部の
CPU部と前記入出力制御部とをつなぐ入出力CPU信
号線群と、前記入出力インタフェース部で変換されたマ
イクロコンピュータが認識可能な値を前記マイクロコン
ピュータ外部へ出力するための外部入出力実行履歴用端
子群とを備えることを特徴とする。
According to the present invention, there is provided an external input / output for controlling input / output processing with the outside of the microcomputer in a microcomputer having an external input / output signal group for input / output processing with the outside of the microcomputer. An interface section, an external power supply signal terminal supplied from the outside of the microcomputer for operating the external input / output interface section, and an input / output control section operated by a signal input from the external input / output interface section, A terminal for a dedicated power supply signal for operating the input / output control unit, a power supply arbitration circuit for arbitrating between the dedicated power supply signal input from this terminal and the external power supply signal input from the terminal for the external power supply signal, An external input / output interface power supply signal line output from this power supply arbitration circuit,
A power supply status terminal for determining whether the external power supply signal is input in the power supply arbitration circuit and outputting the external power supply signal to the outside of the microcomputer, and an input / output CPU connecting the CPU unit inside the microcomputer and the input / output control unit. It is characterized in that it is provided with a signal line group and an external input / output execution history terminal group for outputting to the outside of the microcomputer the value that can be recognized by the microcomputer converted by the input / output interface section.

【0011】[0011]

【実施例】本発明の一実施例のマイクロコンピュータを
示す図1において、この実施例は、電源調停回路121
を有する以外は、図3と共通であるから同図と共通の参
照数字で示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG. 1 showing a microcomputer of an embodiment of the present invention, this embodiment is a power supply arbitration circuit 121.
3 is the same as that of FIG. 3 except that the same reference numeral is used.

【0012】このマイクロコンピュータ101は、専用
電源端子113より専用電源信号114を介して供給さ
れる電源信号および外部電源端子105より外部電源信
号106を介して供給される電源信号の2つの電源によ
り動作する。外部入出力インタフェース部107に対す
る電源は、電源調停回路121が外部電源信号106の
入力状態を検出し入力されていない場合は専用電源信号
114を、他の場合は外部電源信号106を選択し、外
部入出力インタフェース部電源信号122を介して外部
入出力インタフェース部107に供給する。このとき、
判定した外部電源信号106の判定結果を電源状態信号
120を介して電源状態端子119より出力する。
The microcomputer 101 is operated by two power sources, a power source signal supplied from a dedicated power source terminal 113 via a dedicated power source signal 114 and a power source signal supplied from an external power source terminal 105 via an external power source signal 106. To do. The power supply to the external input / output interface unit 107 selects the dedicated power supply signal 114 when the power supply arbitration circuit 121 detects the input state of the external power supply signal 106 and is not input, and selects the external power supply signal 106 in other cases. It is supplied to the external input / output interface unit 107 via the input / output interface unit power supply signal 122. At this time,
The determination result of the determined external power supply signal 106 is output from the power supply status terminal 119 via the power supply status signal 120.

【0013】また、通常の命令実行時にCPU部116
で入出力命令を実行した場合、CPU信号群115を介
して情報の入出力を行う。CPU信号群115の情報に
対して、入出力制御部109は、マイクロコンピュータ
101外部に対して入出力選択信号117を入出力選択
端子118より出力し、かつ入出力制御信号群108,
外部入出力インタフェース部107,内部入出力信号群
104,外部入出力端子群102を介して、マイクロコ
ンピュータ101の外部入出力信号群103とデータの
授受を行う。
Further, the CPU section 116 is used at the time of executing a normal instruction.
When the input / output instruction is executed in, information is input / output via the CPU signal group 115. In response to the information of the CPU signal group 115, the input / output control unit 109 outputs the input / output selection signal 117 to the outside of the microcomputer 101 from the input / output selection terminal 118, and the input / output control signal group 108,
Data is exchanged with the external input / output signal group 103 of the microcomputer 101 via the external input / output interface unit 107, the internal input / output signal group 104, and the external input / output terminal group 102.

【0014】入出力制御部109は、実行履歴記憶回路
が判断可能な信号群を内部入出力実行履歴用信号群11
2を通して外部入出力実行履歴用端子群110に出力す
る。出力された外部入出力実行履歴用信号群111を実
行履歴記憶回路に電圧変換なしで書き込む。
The input / output control unit 109 uses the signal group that can be judged by the execution history storage circuit as the internal input / output execution history signal group 11
2 to the external input / output execution history terminal group 110. The output external input / output execution history signal group 111 is written in the execution history storage circuit without voltage conversion.

【0015】図1のマイクロコンピュータ101を使用
した開発支援装置の一例を示す図2を参照すると、図4
の従来のマイクロコンピュータを使用した開発支援装置
との違いは、従来の開発支援装置(図4)が開発対象装
置306から出力される開発装置電源信号308を開発
装置電源検出部305により電源検出していたのに対し
て、この開発支援装置(図2)では、開発対象装置30
6から出力される開発装置電源信号308をマイクロコ
ンピュータ101の内部で判断し、開発装置電源検出部
405で判断可能な開発装置電源検出信号413を電源
状態端子119から出力することにより、開発装置電源
検出部405で電源検出が可能となる点である。
Referring to FIG. 2 showing an example of a development support apparatus using the microcomputer 101 of FIG. 1, FIG.
The difference from the conventional development support device using a microcomputer is that the conventional development support device (FIG. 4) detects the power of the development device power supply signal 308 output from the development target device 306 by the development device power detection unit 305. On the other hand, in this development support device (FIG. 2), the development target device 30
The development device power supply signal 308 output from the microcomputer 6 is determined inside the microcomputer 101, and the development device power supply detection signal 413, which can be determined by the development device power supply detection unit 405, is output from the power supply status terminal 119. This is the point where the detection unit 405 can detect the power supply.

【0016】尚、以上の説明において、マイクロコンピ
ュータ外部と入出力処理をするための端子群を外部入出
力信号群と称し、マイクロコンピュータ外部との入出力
処理を行う部分を外部入出力インタフェース部と称し、
外部入出力インタフェース部を動作させるためにマイク
ロコンピュータ外部より供給される第1の電源信号を外
部電源信号と称し、外部入出力インタフェース部との信
号により入出力動作を行う部分を入出力制御部と称し、
入出力制御部を動作させるためにマイクロコンピュータ
外部より供給される第2の電源信号を専用電源信号と称
し、マイクロコンピュータ内部の中央処理部分をCPU
部と称し、入出力制御部とをつなぐ信号群をCPU信号
群と称し、前記外部入出力インタフェース部と入出力制
御部とをつなぐ信号群を入出力制御信号群と称する。
In the above description, a group of terminals for input / output processing with the outside of the microcomputer is called an external input / output signal group, and a portion for performing input / output processing with the outside of the microcomputer is called an external input / output interface section. And
A first power supply signal supplied from the outside of the microcomputer for operating the external input / output interface section is called an external power supply signal, and a section for performing an input / output operation by a signal with the external input / output interface section is called an input / output control section. And
A second power supply signal supplied from the outside of the microcomputer for operating the input / output control unit is called a dedicated power supply signal, and a central processing unit inside the microcomputer is a CPU.
A signal group connecting the input / output control unit and a CPU signal group, and a signal group connecting the external input / output interface unit and the input / output control unit is called an input / output control signal group.

【0017】[0017]

【発明の効果】以上説明した通り、本発明は、マイクロ
コンピュータの開発支援装置において、開発装置側の電
源が遮断された場合でも、専用電源側からの電源供給に
よりマイクロコンピュータの入出力制御ができ、実行履
歴データが得られ、高い信頼性が確保できる。
As described above, according to the present invention, in the microcomputer development support device, even when the power supply of the development device is cut off, the input / output control of the microcomputer can be performed by the power supply from the dedicated power supply side. , Execution history data can be obtained, and high reliability can be secured.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.

【図2】図のマイクロコンピュータを使用した開発支援
装置の一例のブロック図である。
FIG. 2 is a block diagram of an example of a development support device using the microcomputer shown in FIG.

【図3】従来のマイクロコンピュータのブロック図であ
る。
FIG. 3 is a block diagram of a conventional microcomputer.

【図4】図3のマイクロコンピュータを使用した開発支
援装置の一例のブロック図である。
4 is a block diagram of an example of a development support device using the microcomputer of FIG.

【符号の説明】[Explanation of symbols]

101,201 マイクロコンピュータ 102 外部入出力端子群 103 外部入出力信号群 104 内部入出力信号群 105,205 外部電源端子 106,206 外部電源信号 107,207 外部入出力インタフェース部 108 入出力制御信号群 109 入出力制御部 110 外部入出力実行履歴用端子群 111 外部入出力実行履歴用信号群 112 内部入出力実行履歴用信号群 113,213 専用電源端子 114,214 専用電源信号 115 CPU信号群 116 CPU部 117 入出力制御信号 118 入出力制御端子 119 電源状態端子 120 電源状態信号 121 電源調停回路 122 外部入出力インタフェース部電源信号 301,401 開発支援装置 302 開発装置電源端子 303 実行履歴記憶回路 304 開発支援装置外部電源信号 305,405 開発装置電源検出部 306 開発対象装置 307 マイクロコンピュータ接続部 308,413 開発装置電源信号 309 開発支援装置電源信号 310 開発支援装置電源 311 外部入出力選択信号 312 開発対象装置入出力制御端子 313 開発対象装置外部入出力端子群 314 実行履歴記憶回路入出力端子群 101, 201 Microcomputer 102 External input / output terminal group 103 External input / output signal group 104 Internal input / output signal group 105, 205 External power supply terminal 106, 206 External power supply signal 107, 207 External input / output interface section 108 Input / output control signal group 109 Input / output control unit 110 External input / output execution history terminal group 111 External input / output execution history signal group 112 Internal input / output execution history signal group 113, 213 Dedicated power supply terminal 114, 214 Dedicated power supply signal 115 CPU signal group 116 CPU section 117 Input / output control signal 118 Input / output control terminal 119 Power supply status terminal 120 Power supply status signal 121 Power supply arbitration circuit 122 External input / output interface power supply signal 301,401 Development support device 302 Development device power supply terminal 303 Execution history storage circuit 304 Development support device External power supply signal 305,405 Development device power supply detection unit 306 Development target device 307 Microcomputer connection unit 308,413 Development device power supply signal 309 Development support device power supply signal 310 Development support device power supply 311 External input / output selection signal 312 Development target device input / output Control terminal 313 Development target device External input / output terminal group 314 Execution history storage circuit input / output terminal group

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 マイクロコンピュータ外部と入出力処理
をする外部入出力信号群を備えるマイクロコンピュータ
において、前記マイクロコンピュータ外部との入出力処
理を制御する外部入出力インタフェース部と、この外部
入出力インタフェース部を動作させるために前記マイク
ロコンピュータ外部より供給される外部電源信号の端子
と、前記外部入出力インタフェース部から入力される信
号により動作する入出力制御部と、この入出力制御部を
動作させるための専用電源信号の端子と、この端子から
入力される専用電源信号と前記外部電源信号の端子より
入力される外部電源信号との調停を行う電源調停回路
と、この電源調停回路より出力される外部入出力インタ
フェース電源信号線と、前記電源調停回路で前記外部電
源信号が入力されているかを判定し前記マイクロコンピ
ュータ外部に出力するための電源状態端子と、前記マイ
クロコンピュータ内部のCPU部と前記入出力制御部と
をつなぐ入出力CPU信号線群と、前記入出力インタフ
ェース部で変換されたマイクロコンピュータが認識可能
な値を前記マイクロコンピュータ外部へ出力するための
外部入出力実行履歴用端子群とを備えることを特徴とす
るマイクロコンピュータ。
1. A microcomputer having an external input / output signal group for performing input / output processing with the outside of the microcomputer, and an external input / output interface section for controlling input / output processing with the outside of the microcomputer, and this external input / output interface section. For operating an external power supply signal supplied from outside the microcomputer, an input / output control unit that operates according to a signal input from the external input / output interface unit, and an input / output control unit for operating the input / output control unit. A dedicated power supply signal terminal, a power supply arbitration circuit that arbitrates between the dedicated power supply signal input from this terminal and the external power supply signal input from the terminal of the external power supply signal, and an external input power output from this power supply arbitration circuit. The output interface power supply signal line and the external power supply signal are input to the power supply arbitration circuit. A power state terminal for determining whether or not to output to the outside of the microcomputer, an input / output CPU signal line group connecting the CPU section inside the microcomputer and the input / output control section, and conversion at the input / output interface section. And a group of external input / output execution history terminals for outputting a value recognizable by the microcomputer to the outside of the microcomputer.
JP08157893A 1993-04-08 1993-04-08 Microcomputer Expired - Fee Related JP3288114B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08157893A JP3288114B2 (en) 1993-04-08 1993-04-08 Microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08157893A JP3288114B2 (en) 1993-04-08 1993-04-08 Microcomputer

Publications (2)

Publication Number Publication Date
JPH06295346A true JPH06295346A (en) 1994-10-21
JP3288114B2 JP3288114B2 (en) 2002-06-04

Family

ID=13750198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08157893A Expired - Fee Related JP3288114B2 (en) 1993-04-08 1993-04-08 Microcomputer

Country Status (1)

Country Link
JP (1) JP3288114B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7010703B1 (en) 1999-10-20 2006-03-07 Nec Corporation Bus power-supply device and node

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7010703B1 (en) 1999-10-20 2006-03-07 Nec Corporation Bus power-supply device and node

Also Published As

Publication number Publication date
JP3288114B2 (en) 2002-06-04

Similar Documents

Publication Publication Date Title
US6922794B2 (en) Microcomputer with debug supporting function
US4679194A (en) Load double test instruction
JPH06295346A (en) Microcomuputer
US4807178A (en) Programmable sequence controller having indirect and direct input/output apparatus
US5179668A (en) Signal processor
KR970002377B1 (en) Control apparatus for selecting mouse of portable p.c.
JPS59123933A (en) Address comparison system
KR100455268B1 (en) Apparatus and method for safe shutdown in system using O/S such as windows 95
KR100240963B1 (en) Plc apparatus and control method
JPH0651826A (en) Teaching device for robot
JPH0675653A (en) Computer redundancy control system
JPH0739123U (en) AD converter
JP2003330501A (en) Program controller
KR100280453B1 (en) Flash memory device
JPH06119467A (en) Microcomputer
JPH06167362A (en) Master-slave switching type measuring instrument
JP2006033730A (en) Transmission signal discrimination device
JPH0334007A (en) Power supply monitor device
JPH10307651A (en) Processor power source control unit
KR19990047434A (en) Computer system and method for outputting self-diagnosis situation by voice
JPS62151943A (en) Test system for microcomputer
JP2001085616A (en) Semiconductor integrated circuit
JPH0381845A (en) Microprocessor circuit
JPH10171709A (en) Semiconductor device and read access method
JPH01283635A (en) Buffer control circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020219

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350