JPH06119467A - Microcomputer - Google Patents
MicrocomputerInfo
- Publication number
- JPH06119467A JPH06119467A JP4265705A JP26570592A JPH06119467A JP H06119467 A JPH06119467 A JP H06119467A JP 4265705 A JP4265705 A JP 4265705A JP 26570592 A JP26570592 A JP 26570592A JP H06119467 A JPH06119467 A JP H06119467A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- development
- microcomputer
- external input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はマイクロコンピュータに
関し、特に開発支援装置用に適用されるマイクロコンピ
ュータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer, and more particularly to a microcomputer applied to a development support device.
【0002】[0002]
【従来の技術】従来のマイクロコンピュータのブロック
図を図4に示す。図4において、マイクロコンピュータ
401は、CPU部402、入出力制御部403および
外部入出力インタフェース部404により構成されてお
り、外部電源端子405より供給される電源電圧の入力
を受けて動作する。通常の命令実行時において、CPU
部402において入出力命令が実行される場合には、C
PU信号群411を介して情報の入出力が行われる。受
け取られた情報に対応して、入出力制御部403による
制御作用を介して、マイクロコンピュータ401の外部
に対しては入出力制御信号群413が入出力制御端子4
07を介して出力され、また当該入出力制御部403に
より、入出力制御信号群410、外部入出力インタフェ
ース部404、内部入出力信号群409および外部入出
力端子群406を介して、マイクロコンピュータ401
の外部入出力信号群408との間のデータ授受が行われ
る。2. Description of the Related Art A block diagram of a conventional microcomputer is shown in FIG. In FIG. 4, the microcomputer 401 is composed of a CPU section 402, an input / output control section 403, and an external input / output interface section 404, and operates by receiving an input of a power supply voltage supplied from an external power supply terminal 405. CPU during normal instruction execution
When an input / output instruction is executed in the unit 402, C
Information is input and output through the PU signal group 411. In response to the received information, the input / output control signal group 413 is output to the outside of the microcomputer 401 via the control operation of the input / output control unit 403.
07 via the input / output control signal group 410, the external input / output interface section 404, the internal input / output signal group 409, and the external input / output terminal group 406.
Data is exchanged with the external input / output signal group 408.
【0003】図5は、上記の従来のマイクロコンピュー
タを用いた開発支援装置を示すブロック図である。図5
に示されるように、この開発支援装置501は、マイク
ロコンピュータ疑似挿入部507を含む開発装置506
に対応して、マイクロコンピュータ401、開発支援装
置電源502、実行履歴記憶装置503、開発装置電源
検出部504および電圧変換部505を備えて構成され
ており、接続形態としては、開発装置506に実装され
るマイクロコンピュータの代りに、マイクロコンピュー
タ疑似挿入部507に開発支援装置501が接続され、
開発支援装置501内に実装されているマイクロコンピ
ュータ401が、開発装置506に実装されるマイクロ
コンピュータの代りに動作するように形成されている。
この場合に、従来の開発装置506の電源は、開発装置
電源端子512を介して検出されて、電源入力があるか
否かが開発装置電源検出部505により判定され、マイ
クロコンピュータ401に対しては、開発支援装置電源
502より、電源線405を介してマイクロコンピュー
タ401の外部電源端子405に供給されている。開発
装置506の外部入出力信号群408および外部入出力
制御信号群510は、それぞれ従来の開発支援装置50
1内の外部入出力端子群406と、入出力制御端子群4
07に接続されている。実行履歴を記憶する場合には、
外部入出力信号群408のデータを、実行履歴情報信号
509を介して電圧変換部505により変換を行い、実
行履歴記憶回路503に書込んでいる。FIG. 5 is a block diagram showing a development support device using the conventional microcomputer described above. Figure 5
As shown in FIG. 3, the development support device 501 includes a development device 506 including a microcomputer pseudo insertion unit 507.
Corresponding to the above, the microcomputer 401, the development support device power supply 502, the execution history storage device 503, the development device power supply detection unit 504, and the voltage conversion unit 505 are configured, and the connection form is mounted on the development device 506. Instead of the microcomputer, the development support device 501 is connected to the microcomputer pseudo insertion unit 507.
The microcomputer 401 installed in the development support device 501 is formed so as to operate in place of the microcomputer installed in the development device 506.
In this case, the power supply of the conventional development apparatus 506 is detected through the development apparatus power supply terminal 512, and the development apparatus power detection unit 505 determines whether or not there is a power input, and the development apparatus power detection unit 505 determines Power is supplied from the power supply 502 of the development support device to the external power supply terminal 405 of the microcomputer 401 via the power supply line 405. The external input / output signal group 408 and the external input / output control signal group 510 of the development device 506 are respectively the conventional development support device 50.
External input / output terminal group 406 in 1 and input / output control terminal group 4
It is connected to 07. To store the execution history,
The data of the external input / output signal group 408 is converted by the voltage conversion unit 505 via the execution history information signal 509 and written in the execution history storage circuit 503.
【0004】[0004]
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータは、当該マイクロコンピュータを開発支
援装置に適用する場合には、マイクロコンピュータによ
り判定される電圧レベルと、外部に接続されている記憶
装置との電圧しきい値が、マイクロコンピュータに入力
される動作電圧によって差異が生じ、正しい実行履歴デ
ータとして利用することができないという欠点がある。The conventional microcomputer described above has a voltage level determined by the microcomputer and a storage device connected to the outside when the microcomputer is applied to a development support device. There is a drawback in that the voltage threshold value of 1 differs depending on the operating voltage input to the microcomputer and cannot be used as correct execution history data.
【0005】[0005]
【課題を解決するための手段】第1の発明のマイクロコ
ンピュータは、所定の開発装置に対応して、開発支援装
置電源および実行履歴記憶回路等を備えて構成される開
発支援装置内に組込まれて入出力処理を行うマイクロコ
ンピュータにおいて、所定の外部入出力端子群を介して
接続される前記開発装置の電圧しきい値レベルを、内部
のCPU部において判定することのできる電圧レベルに
変換して出力する外部入出力インタフェース部と、所定
の外部入出力実行履歴用端子群を介して接続される前記
実行履歴記憶回路との間の入出力履歴用信号群の入出力
を制御し、且つ所定の入出力制御端子群を介して接続さ
れる前記開発装置との間の入出力制御信号群の入出力を
制御するとともに、内部のCPU部との間の信号授受な
らびに前記外部入出力インタフェース部との間の信号の
授受の制御を行う入出力制御部と、を少なくとも備え、
前記外部入出力インタフェース部に対しては、第1の電
源端子を介して所定の第1の電源を供給するとともに、
前記CPU部ならびに入出力制御部に対しては、第2の
電源端子を介して前記開発支援装置電源より出力される
第2の電源を供給することを特徴としている。The microcomputer of the first invention is incorporated in a development supporting device, which is provided with a power supply of the development supporting device, an execution history storage circuit, etc., corresponding to a predetermined developing device. In a microcomputer that performs input / output processing by converting a voltage threshold level of the development device connected through a predetermined external input / output terminal group into a voltage level that can be determined by an internal CPU unit. It controls the input / output of the input / output history signal group between the external input / output interface section for outputting and the execution history storage circuit connected via the predetermined external input / output execution history terminal group, and It controls input / output of an input / output control signal group to / from the development device connected via the input / output control terminal group, transmits / receives a signal to / from an internal CPU unit, and externally inputs / outputs the signal. Comprising an input-output control unit for controlling the signal transfer between the power interface unit, at least,
A predetermined first power source is supplied to the external input / output interface section via a first power source terminal, and
A second power supply output from the development support apparatus power supply is supplied to the CPU unit and the input / output control unit via a second power supply terminal.
【0006】また、第2の発明のマイクロコンピュータ
は、所定の開発装置に対応して、開発支援装置電源およ
び入出力データ比較回路等を備えて構成される開発支援
装置内に組込まれて入出力処理を行うマイクロコンピュ
ータにおいて、所定の外部入出力端子群を介して接続さ
れる前記開発装置の電圧しきい値レベルを、内部のCP
U部において判定することのできる電圧レベルに変換し
て出力する外部入出力インタフェース部と、所定の外部
入出力実行履歴用端子群を介して接続される前記入出力
データ比較回路との間の入出力履歴用信号群の入出力を
制御し、且つ所定の入出力制御端子群を介して接続され
る前記開発装置との間の入出力制御信号群の入出力を制
御するとともに、内部のCPU部との間の信号授受なら
びに前記外部入出力インタフェース部との間の信号の授
受の制御を行い、併せて前記外部入出力インタフェース
部より入力される開発支援装置専用割込み信号の受入れ
制御を行う入出力制御部と、を少なくとも備え、前記外
部入出力インタフェース部に対しては、第1の電源端子
を介して所定の第1の電源を供給するとともに、前記C
PU部ならびに入出力制御部に対しては、第2の電源端
子を介して前記開発支援装置電源より出力される第2の
電源を供給することを特徴としている。Further, the microcomputer of the second invention is incorporated in a development support device, which is provided with a power supply for the development support device and an input / output data comparison circuit, corresponding to a predetermined development device, and is input / output. In a microcomputer for processing, the voltage threshold level of the development device connected via a predetermined external input / output terminal group is set to the internal CP.
Input / output between the external input / output interface section for converting to a voltage level that can be judged in the U section and outputting the voltage level, and the input / output data comparison circuit connected via a predetermined external input / output execution history terminal group. It controls the input / output of the output history signal group, and controls the input / output of the input / output control signal group with the development device connected via a predetermined input / output control terminal group, and also has an internal CPU section. Input / output for controlling the exchange of signals with the external input / output interface and for exchanging signals with the external input / output interface section, and also for receiving the interrupt signal dedicated to the development support device input from the external input / output interface section. A control unit, and supplies a predetermined first power source to the external input / output interface unit via a first power source terminal.
The PU unit and the input / output control unit are characterized by being supplied with a second power source output from the development supporting apparatus power source via a second power source terminal.
【0007】[0007]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【0008】図1は本発明の一実施例を示すブロック図
であり、図2に示されるのは、本実施例のマイクロコン
ピュータ101を用いた開発支援装置の第1の実施例の
ブロック図である。図1に示されるように、本実施例の
マイクロコンピュータ101は、CPU部102、入出
力制御部103および外部入出力インタフェース部10
4により構成されている。また、図2に示されるよう
に、本実施例のマイクロコンピュータ101を用いた開
発支援装置201は、マイクロコンピュータ疑似挿入部
206を含む開発装置205に対応して、マイクロコン
ピュータ101、開発支援装置電源202、実行履歴記
憶装置203および開発装置電源検出部204を備えて
構成されており、接続形態としては、従来例の場合と同
様に、開発装置205に実装されるマイクロコンピュー
タの代りに、マイクロコンピュータ疑似挿入部206に
開発支援装置201が接続され、開発支援装置201内
に実装されているマイクロコンピュータ101が、開発
装置205に実装されるマイクロコンピュータの代りに
動作するように形成されている。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram of a first embodiment of a development supporting apparatus using a microcomputer 101 of this embodiment. is there. As shown in FIG. 1, the microcomputer 101 of this embodiment includes a CPU unit 102, an input / output control unit 103, and an external input / output interface unit 10.
It is composed of four. Further, as shown in FIG. 2, the development support apparatus 201 using the microcomputer 101 of the present embodiment corresponds to the development apparatus 205 including the microcomputer pseudo insertion unit 206, and the microcomputer 101 and the development support apparatus power supply. 202, an execution history storage device 203, and a development device power supply detection unit 204. The connection form is the same as in the conventional example, and instead of the microcomputer mounted in the development device 205, a microcomputer is used. The development support apparatus 201 is connected to the pseudo insertion unit 206, and the microcomputer 101 mounted in the development support apparatus 201 is formed so as to operate in place of the microcomputer mounted in the development apparatus 205.
【0009】図1において、マイクロコンピュータ10
1は、外部電源端子106より入力される電源電圧によ
り動作するが、この電源電圧は、2.7〜7[V]の範
囲で変動する。他方、開発支援装置201の側の電源電
圧は5[V]で固定されている。従って、開発支援装置
201の側に対応する電源電圧は固定する必要があるた
め、入出力制御部103およびCPU部102に対して
は、専用電源端子105より所定の専用の電源電圧を供
給して動作させる。また、通常の命令実行時において、
CPU部102において入出力命令が実行された場合に
は、CPU信号群115を介して情報の入出力が行われ
るが、入出力制御部103において、開発支援装置20
1の実行履歴記憶回路203において判断可能な信号群
が、内部入出力力実行履歴信号群118を通して、外部
入出力実行履歴用端子群109に出力される。この出力
された外部入出力履歴用信号群117は、実行履歴記憶
回路203に電圧変換作用を介することなく書込まれ
る。なお、外部入出力端子群108、外部入出力信号群
110、内部出力信号群111、外部入出力インタフェ
ース部104および入出力制御信号群112の動作/作
用等に関しては、前述の従来例のマイクロコンピュータ
401の場合と同様である。In FIG. 1, a microcomputer 10
1 operates with the power supply voltage input from the external power supply terminal 106, but this power supply voltage fluctuates within the range of 2.7 to 7 [V]. On the other hand, the power supply voltage on the side of the development support device 201 is fixed at 5 [V]. Therefore, it is necessary to fix the power supply voltage corresponding to the side of the development support device 201, so that a predetermined dedicated power supply voltage is supplied from the dedicated power supply terminal 105 to the input / output control unit 103 and the CPU unit 102. To operate. Also, during normal command execution,
When an input / output instruction is executed in the CPU section 102, information is input / output via the CPU signal group 115.
A signal group that can be determined in the first execution history storage circuit 203 is output to the external input / output execution history terminal group 109 through the internal input / output force execution history signal group 118. The output external input / output history signal group 117 is written in the execution history storage circuit 203 without a voltage conversion function. Regarding the operations / actions of the external input / output terminal group 108, the external input / output signal group 110, the internal output signal group 111, the external input / output interface section 104, and the input / output control signal group 112, the microcomputer of the conventional example described above is used. It is similar to the case of 401.
【0010】図2は、上述のように、本発明のマイクロ
コンピュータ101を用いた開発支援装置を示すブロッ
ク図であるが、前述の従来の開発支援装置の場合と異な
る点は、図5の従来例においては、実行履歴を記憶する
場合に、外部入出力信号群110のデータを、実行履歴
情報信号群509を介して電圧変換部505において変
換して実行履歴記憶回路503に書込んでいたのに対し
て、本実施例においては、専用電源端子105を用い
て、マイクロコンピュータ101において判定可能な電
圧レベルを、外部入出力実行履歴用端子群109より出
力するようにしていることである。これにより、電圧変
換部505を使用することなしに、実行履歴回路203
に書込むことを可能にしている。FIG. 2 is a block diagram showing a development support device using the microcomputer 101 of the present invention as described above, but the difference from the conventional development support device described above is that of the conventional device of FIG. In the example, when the execution history is stored, the data of the external input / output signal group 110 is converted by the voltage conversion unit 505 via the execution history information signal group 509 and written in the execution history storage circuit 503. On the other hand, in the present embodiment, the dedicated power supply terminal 105 is used to output the voltage level that can be determined by the microcomputer 101 from the external input / output execution history terminal group 109. As a result, the execution history circuit 203 does not need to use the voltage conversion unit 505.
It is possible to write in.
【0011】図3は、本発明のマイクロコンピュータ1
01を用いた開発支援装置の第2の実施例を示すブロッ
ク図である。図3に示されるように、開発支援装置30
1は、マイクロコンピュータ疑似挿入部306を含む開
発装置305に対応して、マイクロコンピュータ10
1、開発支援装置電源302、入出力データ比較回路3
03および開発装置電源検出部304を備えて構成され
ている。本実施例の前述の第1の実施例との相違点は、
図2の第1の実施例における実行履歴記憶回路203の
代りに、入出力データ比較回路303が設けられてお
り、マイクロコンピュータ101において判定可能な電
圧レべルを、外部入出力実行履歴端子群109を介して
出力することにより、入出力データ比較回路303にお
いて出力データの比較を行い、マイクロコンピュータ1
01の開発支援装置専用割込み端子306に対して、開
発支援装置専用割込み信号308を出力することによ
り、マイクロコンピュータ101における実行を中断す
ることが可能となる。FIG. 3 shows a microcomputer 1 according to the present invention.
It is a block diagram which shows the 2nd Example of the development support apparatus using 01. As shown in FIG. 3, the development support device 30
1 corresponds to the development device 305 including the microcomputer pseudo insertion unit 306 and corresponds to the microcomputer 10
1, development support device power supply 302, input / output data comparison circuit 3
03 and the development device power supply detection unit 304. The difference of this embodiment from the above-mentioned first embodiment is that
An input / output data comparison circuit 303 is provided in place of the execution history storage circuit 203 in the first embodiment of FIG. 2, and the voltage level that can be determined by the microcomputer 101 is set to the external input / output execution history terminal group. By outputting the data via 109, the input / output data comparison circuit 303 compares the output data, and the microcomputer 1
By outputting the development support apparatus dedicated interrupt signal 308 to the development support apparatus dedicated interrupt terminal 306 of 01, execution in the microcomputer 101 can be interrupted.
【0012】[0012]
【発明の効果】以上説明したように、本発明は、外部と
の入出力処理をする外部入出力信号群を有するマイクロ
コンピュータにおいて、外部入出力実行履歴用端子群を
別個に設けることにより、マクロサービス等のマイクロ
コンピュータの命令実行とは別に入出力処理が行われる
ものであっても、当該処理の実行履歴を記憶することが
可能であり、マイクロコンピュータ内で処理可能な電圧
レベルのデータを前記外部入出力実行履歴用端子群から
出力することにより、CPU部において判定する電圧レ
ベルと同様の実行履歴データが得られ信頼性が改善され
るという効果がある。As described above, according to the present invention, in a microcomputer having an external input / output signal group for performing input / output processing with the outside, by providing the external input / output execution history terminal group separately, the macro Even if the input / output processing is performed separately from the microcomputer instruction execution such as service, the execution history of the processing can be stored, and the data of the voltage level that can be processed in the microcomputer is stored in the above-mentioned By outputting from the external input / output execution history terminal group, there is an effect that execution history data similar to the voltage level determined in the CPU section is obtained and reliability is improved.
【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】本実施例を用いた開発支援装置の第1の実施例
を示すブロック図である。FIG. 2 is a block diagram showing a first embodiment of a development support device using this embodiment.
【図3】本実施例を用いた開発支援装置の第2の実施例
を示すブロック図である。FIG. 3 is a block diagram showing a second embodiment of the development support device using this embodiment.
【図4】従来例を示すブロック図である。FIG. 4 is a block diagram showing a conventional example.
【図5】従来例を用いた開発支援装置の一実施例を示す
ブロック図である。FIG. 5 is a block diagram showing an embodiment of a development support device using a conventional example.
101、401 マイクロコンピュータ 102、402 CPU部 103、403 入出力制御部 104、404 外部入出力インタフェース部 201、301、501 開発支援装置 202、302、502 開発支援装置電源 203、503 実行履歴記憶回路 204、304、504 開発装置電源検出部 205、305、506 開発装置 206、306、507 マイクロコンピュータ疑似
挿入部 303 入出力データ比較回路101, 401 Microcomputer 102, 402 CPU section 103, 403 Input / output control section 104, 404 External input / output interface section 201, 301, 501 Development support device 202, 302, 502 Development support device power supply 203, 503 Execution history storage circuit 204 , 304, 504 Development device power supply detection unit 205, 305, 506 Development device 206, 306, 507 Micro computer pseudo insertion unit 303 Input / output data comparison circuit
Claims (2)
置電源および実行履歴記憶回路等を備えて構成される開
発支援装置内に組込まれて入出力処理を行うマイクロコ
ンピュータにおいて、 所定の外部入出力端子群を介して接続される前記開発装
置の電圧しきい値レベルを、内部のCPU部において判
定することのできる電圧レベルに変換して出力する外部
入出力インタフェース部と、 所定の外部入出力実行履歴用端子群を介して接続される
前記実行履歴記憶回路との間の入出力履歴用信号群の入
出力を制御し、且つ所定の入出力制御端子群を介して接
続される前記開発装置との間の入出力制御信号群の入出
力を制御するとともに、内部のCPU部との間の信号授
受ならびに前記外部入出力インタフェース部との間の信
号の授受の制御を行う入出力制御部と、 を少なくとも備え、前記外部入出力インタフェース部に
対しては、第1の電源端子を介して所定の第1の電源を
供給するとともに、前記CPU部ならびに入出力制御部
に対しては、第2の電源端子を介して前記開発支援装置
電源より出力される第2の電源を供給することを特徴と
するマイクロコンピュータ。1. A microcomputer which is incorporated in a development support device configured to include a power supply of a development support device, an execution history storage circuit, and the like, corresponding to a predetermined development device, and which performs input / output processing. An external input / output interface section for converting the voltage threshold level of the development device connected through the input / output terminal group into a voltage level which can be judged by the internal CPU section and outputting the voltage level, and a predetermined external input / output section. The development which controls input / output of an input / output history signal group to / from the execution history storage circuit connected via an output execution history terminal group and which is connected via a predetermined input / output control terminal group Controls input / output of an input / output control signal group to / from the device, and controls transmission / reception of signals to / from the internal CPU section and transmission / reception of signals to / from the external input / output interface section. An output control unit is provided at least, and a predetermined first power source is supplied to the external input / output interface unit through a first power supply terminal, and the external input / output interface unit is supplied to the CPU unit and the input / output control unit. The microcomputer supplies the second power output from the power supply for development support device through the second power terminal.
置電源および入出力データ比較回路等を備えて構成され
る開発支援装置内に組込まれて入出力処理を行うマイク
ロコンピュータにおいて、 所定の外部入出力端子群を介して接続される前記開発装
置の電圧しきい値レベルを、内部のCPU部において判
定することのできる電圧レベルに変換して出力する外部
入出力インタフェース部と、 所定の外部入出力実行履歴用端子群を介して接続される
前記入出力データ比較回路との間の入出力履歴用信号群
の入出力を制御し、且つ所定の入出力制御端子群を介し
て接続される前記開発装置との間の入出力制御信号群の
入出力を制御するとともに、内部のCPU部との間の信
号授受ならびに前記外部入出力インタフェース部との間
の信号の授受の制御を行い、併せて前記外部入出力イン
タフェース部より入力される開発支援装置専用割込み信
号の受入れ制御を行う入出力制御部と、 を少なくとも備え、前記外部入出力インタフェース部に
対しては、第1の電源端子を介して所定の第1の電源を
供給するとともに、前記CPU部ならびに入出力制御部
に対しては、第2の電源端子を介して前記開発支援装置
電源より出力される第2の電源を供給することを特徴と
するマイクロコンピュータ。2. A microcomputer, which is incorporated in a development support device configured to include a power supply for a development support device, an input / output data comparison circuit, etc., corresponding to a predetermined development device to perform input / output processing. An external input / output interface section for converting the voltage threshold level of the development device connected via the external input / output terminal group into a voltage level that can be judged by the internal CPU section and outputting the voltage level; It controls the input / output of an input / output history signal group to / from the input / output data comparison circuit connected via the input / output execution history terminal group, and is connected via a predetermined input / output control terminal group. It controls input / output of an input / output control signal group with the development device, and controls transmission / reception of signals with an internal CPU unit and signals with the external input / output interface unit. And an input / output control unit for controlling acceptance of a development support device-dedicated interrupt signal input from the external input / output interface unit at the same time. A second power source is supplied from the development supporting apparatus power source via the second power source terminal to the CPU section and the input / output control section while supplying a predetermined first power source via the power source terminal. A microcomputer characterized by supplying a.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4265705A JPH06119467A (en) | 1992-10-05 | 1992-10-05 | Microcomputer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4265705A JPH06119467A (en) | 1992-10-05 | 1992-10-05 | Microcomputer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06119467A true JPH06119467A (en) | 1994-04-28 |
Family
ID=17420869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4265705A Pending JPH06119467A (en) | 1992-10-05 | 1992-10-05 | Microcomputer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06119467A (en) |
-
1992
- 1992-10-05 JP JP4265705A patent/JPH06119467A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4285038A (en) | Information transfer control system | |
US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
US6253259B1 (en) | System for controlling operation of an external storage utilizing reduced number of status signals for determining ready or busy state based on status signal level | |
US6681269B2 (en) | Data processing apparatus, external storage apparatus, data processing system and data transmitting method | |
JP2004095149A (en) | Semiconductor memory device indicating internal voltage level by using ready/busy pin | |
JPS6142052A (en) | Initial load controlling system of terminal equipment | |
EP0370493B1 (en) | Electric circuit device with an improved cartridge connection circuit | |
US5787293A (en) | Computer incorporating a power supply control system therein | |
US6240520B1 (en) | Power on/off control device for computer | |
JPH06119467A (en) | Microcomputer | |
US5831849A (en) | Data control system | |
KR100259345B1 (en) | A flexible interface circuit for serial and parallel data transfer | |
KR920001961B1 (en) | Keyboard selecting method and apparatus for computer | |
JP3288114B2 (en) | Microcomputer | |
US5621401A (en) | Circuit for sensing input conditioning of keyboard | |
KR100978268B1 (en) | Dual data copy board for high performance in distributed control system | |
EP0464393B1 (en) | Signal processor | |
JPH07168740A (en) | Watchdog method | |
JPH07175665A (en) | Input/output interruption control circuit | |
JPH05274141A (en) | Program loading system | |
KR0139968B1 (en) | Redundancy Status Decision Circuit of Redundancy System | |
JPH0537421A (en) | Method and device for switching transmission line | |
JPH0675653A (en) | Computer redundancy control system | |
JP2879400B2 (en) | Switch reset circuit | |
KR100213266B1 (en) | Semiconductor device having test circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991221 |