JPS608954A - Hang-up detecting method of computer program - Google Patents

Hang-up detecting method of computer program

Info

Publication number
JPS608954A
JPS608954A JP58117396A JP11739683A JPS608954A JP S608954 A JPS608954 A JP S608954A JP 58117396 A JP58117396 A JP 58117396A JP 11739683 A JP11739683 A JP 11739683A JP S608954 A JPS608954 A JP S608954A
Authority
JP
Japan
Prior art keywords
flag
hang
data processing
flags
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58117396A
Other languages
Japanese (ja)
Other versions
JPH0149975B2 (en
Inventor
Mitsuo Morohashi
諸橋 光男
Nobuyuki Kikuchi
菊池 伸行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58117396A priority Critical patent/JPS608954A/en
Publication of JPS608954A publication Critical patent/JPS608954A/en
Publication of JPH0149975B2 publication Critical patent/JPH0149975B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0763Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To make an exclusive circuit and a program unnecessary, and to execute easily a hang-up detection by providing the first and the second flags, checking one flag when the prescribed time has elapsed, and detecting a hang-up by its result. CONSTITUTION:The first flags 0A, 1A which are reset by the end of a data processing operation by a program control, and the second flags 0B, 1B which are reset together with the first flags 0A, 1A when the value set to the first flag is shifted, and on the other hand, the data processing operation is ended are provided. In this state, the data processing operation is started, and thereafter, when the prescribed time has elapsed, the second flags 0B, 1B are checked by the interrupting operation, and in case these second flags 0B, 1B are turned on, a hang-up display is executed. Also, in case the flags 0B, 1B are turned off, an operation failure in a data processing device is detected by shifting the value set to the first flags 0A, 1A to the second flags 0B, 1B, and setting it.

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は、コンピュータプログラムの71ングアツプ検
出方法、特に簡単なマイクロプログラムとタイマ割込み
機能によってハングアップ検出を行うようにしたコンピ
ュータプログラムのハングアップ検出方法に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a hang-up detection method for a computer program, and particularly to a hang-up detection method for a computer program in which hang-up detection is performed using a simple microprogram and a timer interrupt function. It is about the method.

(2)技術の背景 コンピュータのようなデータ処理装置によってデータ処
理操作を行う場合、マイクロプログラムに固定障害とか
プログラムミスとかがあると、データ処理装置本来の処
理操作が出来ず、成る処理操作の中の一部の操作を繰返
し遂行したり、その処理操作の途中で操作が進行しなく
なったりする等のハングアップが生じることが往々にし
である。コンピュータの作動効率を向上させるためには
、かかるハングアップをいち早く検出し、これに対応す
る措置Klじることが重要である。他方、上記の如きハ
ングアンプの検出は、コンピュータの本来の作業である
データ処理操作、或はO8(オペレーティングシステム
)の制御下で行う演算処理をよシ一層スムーズに実行さ
せるために行われるものであシ、前記各種の処理操作に
対して補佐的な役割を有するものであるから、コンピュ
ータの容量の有効利用を図シ且つ実働時間を延ばすため
種々の改善、工夫が為されて来ている。
(2) Background of the technology When data processing operations are performed by a data processing device such as a computer, if there is a fixed failure or programming error in the microprogram, the data processing device cannot perform its original processing operations, and the resulting processing operations A hang-up often occurs, such as when a part of the operation is repeatedly performed or when the operation stops progressing in the middle of the processing operation. In order to improve the operating efficiency of a computer, it is important to detect such hang-ups as soon as possible and take appropriate measures. On the other hand, the detection of hang amplifiers as described above is carried out in order to more smoothly perform the data processing operation that is the original work of the computer, or the arithmetic processing performed under the control of the O8 (operating system). However, since it has an auxiliary role for the various processing operations mentioned above, various improvements and innovations have been made to effectively utilize the capacity of the computer and to extend the actual working time.

(3) 従来゛技術と問題点 第1図は従来のプログラムハングアンプ検出方法に用い
られるハングアップ検出回路及びモニタ用ソフトウェア
の一例を示す図である。この図において、符号1は、タ
イマ機能を有するカウンタ2及びこのカウンタ2のオー
ル0の状態を検出するオール・ゼロ検出器3とを備えた
ハングアップ検出用回路、符号4は、データ処理装置の
データ処理部、符号5は、ハングアップ検出回路1から
の指令を受けてデータ処理部4におけるプログラム作動
に割込むソフトモニタ部である。データ処理部4内では
、カウンタ1の初期値を設定するタイマセット作動4a
と、当該データ処理部4が為すべき処理4bと、処理4
bが終了した時点でカウンタ1′ft:リセットするタ
イマリセット作動4cとが順次プログラムに治って行わ
れる。ハングアップ検出用回路1内では、データ処理部
4からの指令によってカウンタ2の初期値が設定される
と共に、このカウンタ2は、ハングアンプ検出用回路1
のクロック動作に同期して一1作動を行い、この時間測
定によってデータ処理部4でノ・ングアツプが生じるか
否かを監視する。そして、データ処理部4が正常に作動
している間、カウンタ2は、処理4bが終了する度毎に
タイマリセット作動を受けて例えばオール1にリセット
される。このため、オール・ゼロ検出器3は作動せずハ
ングアップの検出は行われない。他方、データ処理部4
内において、何らかの理由でハングアップが起ったりす
ると、当該処理部4による処理4bが終了しないうちに
カウンタ2はカウントアンプし、オールゼロ検出器3が
作動してハングアンプ検出がされる。このハングアンプ
検出に基づいてハングアップ検出回路1からソフトモニ
タ部5にタイマ割込み指令が出され、ソフトモニタ部5
はデータ処理部4のソフトプログラムに割込んでハング
アップに対応した処理を行う。
(3) Prior Art and Problems FIG. 1 is a diagram showing an example of a hang-up detection circuit and monitoring software used in a conventional program-hang amplifier detection method. In this figure, reference numeral 1 denotes a hang-up detection circuit equipped with a counter 2 having a timer function and an all-zero detector 3 that detects the all-zero state of this counter 2, and 4 denotes a hang-up detection circuit of the data processing device. A data processing section, reference numeral 5, is a software monitor section that receives a command from the hang-up detection circuit 1 and interrupts program operation in the data processing section 4. In the data processing unit 4, a timer set operation 4a for setting the initial value of the counter 1 is performed.
, processing 4b to be performed by the data processing unit 4, and processing 4
At the end of step b, a timer reset operation 4c for resetting the counter 1'ft is sequentially performed in the program. In the hang-up detection circuit 1, the initial value of a counter 2 is set by a command from the data processing section 4, and this counter 2 is set in the hang-up detection circuit 1.
The 11 operation is performed in synchronization with the clock operation of the data processing section 4, and it is monitored whether or not no-up occurs in the data processing section 4 by measuring this time. While the data processing section 4 is operating normally, the counter 2 is reset to all 1s, for example, by receiving a timer reset operation every time the processing 4b is completed. Therefore, the all-zero detector 3 does not operate and no hang-up detection is performed. On the other hand, the data processing section 4
If a hang-up occurs for some reason, the counter 2 performs count amplification before the process 4b by the processing unit 4 is completed, and the all-zero detector 3 is activated to detect a hang-up. Based on this hang amplifier detection, a timer interrupt command is issued from the hang-up detection circuit 1 to the software monitor section 5.
interrupts the software program of the data processing section 4 and performs processing corresponding to the hang-up.

しかしながら、このような従来のプログラムハングアッ
プ検出方法にあっては、データ処理部4におけるハング
アップを検出するために専用の回路を設けなければなら
ない上、ソフトウェア上でもいわゆるモニタ手段を設け
なくてはならないため、コンピュータの容量の上でも、
また実働時間の効率化を図る上でも不利であるという問
題があった。
However, in such a conventional program hang-up detection method, a dedicated circuit must be provided to detect a hang-up in the data processing section 4, and a so-called monitor means must also be provided on the software. Therefore, even if the capacity of the computer is limited,
There is also the problem that it is disadvantageous in terms of increasing the efficiency of actual working hours.

(4)発明の目的 本発明は上記従来の問題点を解決するためになされたも
ので、その目的は、特に専用の回路′ 及びプログラム
を設けなくてもマイクロプログラムのハングアップ検出
を容易に行うことのできるハングアップ検出方法を提供
することにある。
(4) Purpose of the Invention The present invention has been made to solve the above-mentioned conventional problems, and its purpose is to easily detect hang-up of a microprogram without providing a special circuit or program. The object of the present invention is to provide a hang-up detection method that can be used to detect hang-ups.

(5)発明の構成 本発明は上記目的を達成するため、プログラムによって
制御されるデータ処理装置内に、当該プログラム制御に
よるデータ処理操作の終了でリセットされる第1のフラ
グと、第1のフラグにセットされた値が移送される一方
、データ処理操作の終了時に前記第1のフラグと共にリ
セットされる第2のフラグとを設け、データ処理操作の
開始後所定時間が経過したとき、割込み作動によって第
2の7ラグをチェックし、当該館2のフラグがオンの場
合はハングアップ表示を行う一方、オフの場合は第1の
フラグにセットされた値を第2の7ラグに移送してセッ
トすることにより、データ処理装置内での作動不良を検
出する様にしたことを要旨とするものである。
(5) Structure of the Invention In order to achieve the above object, the present invention includes a first flag that is reset at the end of a data processing operation under the control of the program, and a first flag that is reset in a data processing device controlled by a program. a second flag that is reset together with the first flag at the end of the data processing operation, and when a predetermined period of time has elapsed after the start of the data processing operation, the second flag is reset by an interrupt activation. The second 7-lag is checked, and if the flag of the relevant building 2 is on, a hang-up display is performed, while if it is off, the value set in the first flag is transferred to the second 7-lag and set. The gist of this invention is to detect malfunctions within the data processing device.

(6)発明の実施例 以下、本発明の実施例を添付の図面を参照して詳細に説
明する。
(6) Embodiments of the Invention Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第2図乃至第4図は、本発明に係るハングアンプ検出方
法を実行するだめのデータ処理装置の構成及び通常、又
は割込み(上記タイマによる割込みとは異なる)の各レ
ベル操作における作動状態を示す図である。このデータ
処理装置は、各種データ処理操作に必要なデータが書込
まれる制御記憶11(図中C8で表示しである)と、制
御記憶C8に書込捷れたデータを読出すための読出しレ
ジスタ12(図中C3DRで表示しである)と、これら
制御記憶11や読出しレジスタ12を含む各種装置構成
部品を管理するハードウェア・コントロール部13と、
制御記憶11に対してアドレス呼出しを行うアドレスコ
ントロール部15と、経過時間を測定するためのタイマ
14とを有する一方、さらに、プログラム制御によるデ
ータ処理操作の開始及び終了でセット及びリセットされ
、且つデータ処理装置内におけるハングアンプ検出に用
いられる一組のフラグ16又は17と、ハングアップ検
出操作に基づいて表示作動するハングアップ表示部18
とを備えて成る。
FIGS. 2 to 4 show the configuration of a data processing device for carrying out the hang amplifier detection method according to the present invention, and the operating state at each level of normal or interrupt (different from the timer interrupt described above). It is a diagram. This data processing device includes a control memory 11 (indicated by C8 in the figure) into which data necessary for various data processing operations are written, and a read register for reading out the data written in the control memory C8. 12 (indicated by C3DR in the figure), a hardware control unit 13 that manages various device components including the control memory 11 and the read register 12,
It has an address control unit 15 that calls an address to the control memory 11, and a timer 14 that measures elapsed time. A set of flags 16 or 17 used for detecting a hang amplifier in the processing device, and a hang-up display unit 18 that operates to display based on a hang-up detection operation.
It consists of:

フラグは、割込みプログラムレベル(以下プログラムレ
ベル0と称する)でのプログラム操作において用いられ
るフラグ16と、通常のプログラムレベル(以下プログ
ラムレベル↓と称する)でのプログラム操作において用
いられるフラグ17とが用いられ、それぞれのプログラ
ムレベルに対応する第1のフラグOA、IAと第2のフ
ラグOB、IB 、!xi有している。力lのフラグO
A又はIAは、それぞれのプログラムレベルによるデー
タ処理操作の開始時点でセントされ、またこのデータ処
理操作の終了時点でリセットされる。第2のフラグOB
 、 IBはそれぞれ対応する第1のフラグOA、LA
にセットされた値が移送される一方、それぞれのプログ
ラムレベルによるデータ処理操作の終了時点で上記対応
する第1のフラグOA、IAと共にリセットされる。
The flags used are a flag 16 used in program operations at the interrupt program level (hereinafter referred to as program level 0) and a flag 17 used in program operations at the normal program level (hereinafter referred to as program level ↓). , the first flags OA, IA and the second flags OB, IB, !, corresponding to the respective program levels. xi. Force l flag O
A or IA is sent at the beginning of a data processing operation by the respective program level and reset at the end of this data processing operation. 2nd flag OB
, IB are the corresponding first flags OA, LA, respectively.
The values set in are transferred, while being reset together with the corresponding first flags OA and IA at the end of data processing operations by the respective program level.

第1のフラグOAから第2のフラグOBへのセット値の
移送、及び第1のフラグIAから第2のフラグIBへの
セット値の移送は、各プログラムによるデータ処理操作
中におけるタイマ割込みによるハングアップ検出操作に
おいて、第2のフラグOB又はIBのセット値が0(即
ちオフ)のときに行われ、これら第2のフラグOB、I
Bのセット値が1(即ちオン)のときにはハングアップ
表示が行われる。
The transfer of the set value from the first flag OA to the second flag OB and the transfer of the set value from the first flag IA to the second flag IB are caused by hangs caused by timer interrupts during data processing operations by each program. The up detection operation is performed when the set value of the second flag OB or IB is 0 (that is, off);
When the set value of B is 1 (ie, on), a hang-up display is performed.

かかる構成を有するデータ処理装置におけるデータ処理
及びハングアップ検出操作の手順について説明する。第
3図はプログラムレベルエでのアイドルルーズにおける
作動手順を示すもので、この操作は、アイドル21から
開始されて、REQ 1 、 REQ 2・・・・・R
EQ n で表わされる各種処理要求22があるか否か
をサーチする。このサーチ操作は処理要求REQ 1 
、 REQ 2・・・・・REQnによって実行される
各種処理PI、P2・・・Pn 24のうち、処理の優
先順位の高い順に行われ、もし成る処理要求22があれ
ばそこでデータ処理操作を行う。例えば処理要求REQ
Iが1であると、第1のフラグIAを1にセット29シ
、処理P1を実行する。処理P1が終了すると第1のフ
ラグIA及び第2の7ラグIBをリセット20シ、アイ
ドル21に戻る。この処理操作中においてもタイマ14
によって時間測定が行われており、タイマ14がキャリ
アラトラ検出するとタイマ割込みが発生し、プログラム
レベルlの処理が中断されプログラムレベルOに制御が
移る。
A procedure for data processing and hang-up detection operations in a data processing apparatus having such a configuration will be described. FIG. 3 shows the operating procedure for idle loose at program level E. This operation starts from idle 21, and then REQ 1, REQ 2...
A search is made to see if there are various processing requests 22 represented by EQ n . This search operation is a processing request REQ 1
, REQ 2... Various processes executed by REQn PI, P2...Pn 24 are performed in descending order of processing priority, and if there is a processing request 22, the data processing operation is performed there. . For example, processing request REQ
If I is 1, the first flag IA is set to 1 and processing P1 is executed. When the process P1 is completed, the first flag IA and the second 7-lag IB are reset 20, and the process returns to the idle state 21. Even during this processing operation, the timer 14
When the timer 14 detects carrier rattle, a timer interrupt is generated, the processing of program level I is interrupted, and control is transferred to program level O.

第4図はプログラム0の割込処理における作動手順を示
すものである。この操作では、トラツブTR30信号に
よって、TR−A、TR−B、−・TR−Nで表わされ
る各種割込要求31のうちいずれが割込要求をしている
かがサーチされ、割込要求31があれば、そこで各割込
要求31に対応した処理PA、PB・・・PN 33を
行う。例えば割込要求TR−Aが1であると、第1の7
ラグOAを1にセット32シ、処理PAを実行する。処
理PAが終了すると、第1のフラグOA及び第2のフラ
グOBをリセットし34、その後プログラムレベルlに
戻る35゜ もし、この処理PAの開始後、終了前にタイマ14がキ
ャリアウドを検出すると、タイマ割込要求36が入って
第2のフラグOBのチェック37を行う。そして、この
第2のフラグORのセット値が1ならハングアップ表示
部18でハングアップ表示操作38が行われる。他方、
第2のフラグOBのセット値が0なら、第1のフラグO
Aのセット値を第2のフラグOBに移送してセットし3
9、次いで第1のフラグOAのチェック40を行う。そ
して、この第1のフラグOAのセット値が1なら処理P
Aが中断されていると認識され中断点に分岐41する。
FIG. 4 shows the operating procedure in the interrupt processing of program 0. In this operation, the TR30 signal is used to search which of the various interrupt requests 31 represented by TR-A, TR-B, - TR-N is making an interrupt request, and if the interrupt request 31 is If so, processing PA, PB, . . . , PN 33 corresponding to each interrupt request 31 is performed. For example, if the interrupt request TR-A is 1, the first 7
Set lag OA to 1 and execute processing PA. When the processing PA is completed, the first flag OA and the second flag OB are reset 34, and then the program returns to the program level 135.If the timer 14 detects a carrier load after the start of this processing PA but before the end. , a timer interrupt request 36 is received and a second flag OB is checked 37. If the set value of this second flag OR is 1, a hang-up display operation 38 is performed in the hang-up display section 18. On the other hand,
If the set value of the second flag OB is 0, the first flag O
Transfer the set value of A to the second flag OB and set it 3
9, then the first flag OA is checked 40. Then, if the set value of this first flag OA is 1, processing P
It is recognized that A is interrupted and a branch 41 is made to the interruption point.

第1のフラグOAのセット値がOなら、第2のフラグI
Bのチェック42を行う。この第2のフラグIBのセッ
ト値が0なら、第1のフラグIAのセット値を第2のフ
ラグIBへ移送してセット44シ、その後プログラムレ
ベル1に戻る。
If the set value of the first flag OA is O, the second flag I
Check 42 of B is performed. If the set value of this second flag IB is 0, the set value of the first flag IA is transferred to the second flag IB, set 44, and then the program returns to level 1.

前記第1の7ラグ」Aから第2のフラグIBへのセット
値の移送、セットがプログラムレベル1の処理Plの線
中に行われたとすると第2のフラグIBのセット値は1
となる。そI〜て、この処理P1が、プログラムの固定
障害等によシ実行が妨げられでいるとすれば、この時点
で第2の7ラグIBのセット値が1であることが検出さ
れる。
If the transfer of the set value from the first 7 lags A to the second flag IB is performed during the line of process Pl of program level 1, the set value of the second flag IB is 1.
becomes. If execution of this process P1 is prevented due to a fixed problem in the program, it is detected at this point that the set value of the second 7-lag IB is 1.

これに基づき、ハングアップ表示部18ではハングアッ
プ表示操作43が行われる。
Based on this, a hang-up display operation 43 is performed in the hang-up display section 18.

このため、プログラムレベル0用のプログラム、又ハブ
ログラムレベル1用のプログラムのうち、少なくともい
ずれか一方に固定障害があシ、そのプログラムレベルで
のデータ処理の実行が妨げられているとすれば、夕1マ
14のキャリアウドによシタイマ割込要求36が入シ、
第2のフラグOB又はIBのチェック37.42によっ
て未だリセットされていないセット値1が検出され、ハ
ングアップ検出が行われる。
Therefore, if there is a fixed failure in at least one of the programs for program level 0 and the program for hub program level 1, and execution of data processing at that program level is prevented, In the evening, a timer interrupt request 36 was received on the carrier board at 14.
By checking 37.42 of the second flag OB or IB, a set value 1 which has not yet been reset is detected, and hang-up detection is performed.

なお、タイマ14のキャリアウドによるタイマ割込みの
時間間隔は、プログラムレベルO或はプログラムレベル
lでの各処理24.33の実行時間よシ充分大きな値に
設定される。或はタイマ割込みの時間間隔を各処理24
 、33の実行時間よりも短く設定しておき、何回かの
タイマ割込みで1回だけフラグチェック(第2の7ラグ
OB又はIBのチェック)をするようにしてもよい。
Incidentally, the time interval of the timer interrupt due to the carrier signal of the timer 14 is set to a value sufficiently larger than the execution time of each process 24.33 at program level O or program level I. Or set the time interval of the timer interrupt to each process 24.
, 33, and the flag check (checking the second 7-lag OB or IB) may be performed only once every several timer interrupts.

(7)発明の詳細 な説明したように、本発明によれば、データ処理装置内
に第1及び第2のフラグを設けておき、データ処理時間
を監視するタイマの作動によって一方のフラグをチェッ
クし、このチェックの結果によってハングアップを検出
するようにしたため、従来における如くハングアップ検
出のための専用回路は不要となシ、データ処理装置の構
成を簡易化することができるようになった。また、ソフ
トウェア上でのモニタを設け、タイマ作動によってモニ
タプログラムを呼出しハングアップ検索をするといった
操作が不要であるため、ハングアップ検出に要する実行
時間の短縮化を図ることが出来る等種々の効果が得られ
る。
(7) As described in detail, according to the present invention, first and second flags are provided in the data processing device, and one flag is checked by the operation of a timer that monitors the data processing time. However, since a hang-up is detected based on the result of this check, there is no need for a dedicated circuit for detecting a hang-up as in the prior art, and the configuration of the data processing device can be simplified. In addition, since there is no need to install a monitor on software and call up a monitor program using a timer to search for hang-ups, various effects can be achieved, such as reducing the execution time required to detect hang-ups. can get.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のプログラムハングアップ検出方法に用い
られるハングアンプ検出回路を示す説明図、第2図は本
発明に係るハングアンプ検出方法を実行するためのデー
タ処理装置の一構成例を示す説明図、第3図は第2図に
示すデータ処理装置内での通常のプログラムレベルでの
作動状態を示すフローチャート図、第4図は第2図に示
すデータ処理装置内での割込みプログラムレベルでの作
動状態を示すフローチャート図である。 1・・・ハングアップ検出用回路 2・・・カウンタ(タイマ) 3・・・オール・ゼロ検出器 4・・・データ処理部 11・・・制御記憶(CS )
12・・・読出しレジスタ(C8DR)13・・・ハー
ドウェアコントロール 14・・・タイマ 15・・・アドレスコントロール 16・・・フラグ(割込みプログラムレベルo用)17
・・・フラグ(通常のプログラムレベル1用)18・・
・ハングアップ表示部 OA、IA・・・第1のフラグ OB、IB・・・第2のフラグ 特許出願人 富士通株式会社
FIG. 1 is an explanatory diagram showing a hang amplifier detection circuit used in a conventional program hang-up detection method, and FIG. 2 is an explanatory diagram showing a configuration example of a data processing device for executing the hang amplifier detection method according to the present invention. 3 is a flow chart showing the operating state at the normal program level in the data processing device shown in FIG. 2, and FIG. 4 is a flow chart showing the operating state at the interrupt program level in the data processing device shown in FIG. It is a flowchart figure which shows an operating state. 1... Hang-up detection circuit 2... Counter (timer) 3... All zero detector 4... Data processing section 11... Control memory (CS)
12...Read register (C8DR) 13...Hardware control 14...Timer 15...Address control 16...Flag (for interrupt program level o) 17
...Flag (for normal program level 1) 18...
・Hang-up display section OA, IA...First flag OB, IB...Second flag Patent applicant Fujitsu Limited

Claims (1)

【特許請求の範囲】 l)プログラムによって制御されるデータ処理装置内に
、当該プログラム制御によるデータ処理操作の開始でセ
ットされる一方、このデータ処理操作の終了でリセット
される第1のフラグと、第1のフラグにセットされた値
が移送される一方、データ処理操作の終了時に前記第1
のフラグと共にリセットされる第2のフラグとを設け、
データ処理操作の開始後所定時間が経過したとき、割込
み作動によって第2の7ラグをチェックし、当該筒2の
フラグがオンの場合はハングアンプ表示を行う一方、オ
フの場合は第1のフラグにセットされた値を第2のフラ
グに移送してセットすることによシ、データ処理装置内
での作動不良を検出する様にしたことを特徴とするコン
ピュータプログラムのハングアップ検出方法。 2)第1及び第2のフラグは、互いに異なったプログラ
ムレベル毎に1組設けられ、それぞれのプログラムレベ
ルでの作動ごとにセット、リセットを行うようになって
いることを特徴とする特許請求の範囲第1項記載のコン
ピュータプログラムのハングアンプ検出方法。
[Scope of Claims] l) A first flag in a data processing device controlled by a program that is set at the start of a data processing operation under the control of the program and reset at the end of the data processing operation; The value set in the first flag is transported while the value set in the first flag is
a second flag that is reset together with the flag;
When a predetermined period of time has elapsed after the start of the data processing operation, the second 7 lag is checked by interrupt activation, and if the flag of the cylinder 2 concerned is on, a hang amplifier display is performed, while if it is off, the first flag is 1. A hang-up detection method for a computer program, characterized in that a malfunction in a data processing device is detected by transferring and setting a value set in a second flag. 2) The first and second flags are provided as a set for each different program level, and are set and reset each time an operation is performed at each program level. A hang amplifier detection method using a computer program according to scope 1.
JP58117396A 1983-06-29 1983-06-29 Hang-up detecting method of computer program Granted JPS608954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58117396A JPS608954A (en) 1983-06-29 1983-06-29 Hang-up detecting method of computer program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58117396A JPS608954A (en) 1983-06-29 1983-06-29 Hang-up detecting method of computer program

Publications (2)

Publication Number Publication Date
JPS608954A true JPS608954A (en) 1985-01-17
JPH0149975B2 JPH0149975B2 (en) 1989-10-26

Family

ID=14710610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58117396A Granted JPS608954A (en) 1983-06-29 1983-06-29 Hang-up detecting method of computer program

Country Status (1)

Country Link
JP (1) JPS608954A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191382A (en) * 1991-04-22 1993-03-02 Canon Kabushiki Kaisha Image forming system
CN113808655A (en) * 2021-09-23 2021-12-17 长江存储科技有限责任公司 Method, device and system for power failure test

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191382A (en) * 1991-04-22 1993-03-02 Canon Kabushiki Kaisha Image forming system
CN113808655A (en) * 2021-09-23 2021-12-17 长江存储科技有限责任公司 Method, device and system for power failure test
CN113808655B (en) * 2021-09-23 2023-10-03 长江存储科技有限责任公司 Method, device and system for performing power down test

Also Published As

Publication number Publication date
JPH0149975B2 (en) 1989-10-26

Similar Documents

Publication Publication Date Title
US4852092A (en) Error recovery system of a multiprocessor system for recovering an error in a processor by making the processor into a checking condition after completion of microprogram restart from a checkpoint
JP2858140B2 (en) Pipeline processor device and method
JPH03175537A (en) Error controller for debugging microprocessor
JPS608954A (en) Hang-up detecting method of computer program
JPH02294739A (en) Fault detecting system
JPS6158054A (en) Run away detection of program
JPS6376028A (en) Method for controlling execution of instruction step in virtual computer system
JPS63191245A (en) Resetting control system for device being in runaway state
JP3185446B2 (en) Computer system
JP2002244885A (en) Computer system monitoring system
JPS59139462A (en) Error detecting device
JPS6118045A (en) Detecting system of program runaway
JPH03105529A (en) Psw type error control circuit
JPS62125437A (en) Control method for additional processor
JPS59148961A (en) Monitoring system of operation of processor
JP2002251299A (en) Program tracing device
JPH0664569B2 (en) Micro program loading method
JPS62140144A (en) Fault processing system
JPS63150732A (en) Program running supervisory equipment
JPH0469744A (en) Runaway detector for microcomputer
JPH05151021A (en) Debugging system using debugger with built-in resident area
JPH0588944A (en) Input/output control and monitor system for information processing system
JPH0734296B2 (en) Hard disk control circuit
JPS63138437A (en) Program control system
JPS63191246A (en) Processing progress control system