JPH0469744A - Runaway detector for microcomputer - Google Patents
Runaway detector for microcomputerInfo
- Publication number
- JPH0469744A JPH0469744A JP2181922A JP18192290A JPH0469744A JP H0469744 A JPH0469744 A JP H0469744A JP 2181922 A JP2181922 A JP 2181922A JP 18192290 A JP18192290 A JP 18192290A JP H0469744 A JPH0469744 A JP H0469744A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- runaway
- watchdog timer
- microcomputer
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 230000005856 abnormality Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 9
- 238000011084 recovery Methods 0.000 claims description 5
- 239000013256 coordination polymer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 108010017739 LAGA Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- YJAGIIHSFUDVBG-OOEBKATBSA-N laga peptide Chemical compound C([C@H](NC(=O)[C@H](CCC(O)=O)NC(=O)[C@H](C)NC(=O)[C@@H](NC(=O)[C@H](C)N)CC(C)C)C(=O)N[C@@H](CCC(=O)OC(=O)[C@H](CC(C)C)NC(=O)[C@H](C)NC(=O)[C@H](CCC(=O)OC(=O)[C@H](CC(C)C)NC(=O)[C@H](C)NC(=O)[C@H](C)NC(=O)[C@H](CCC(O)=O)NC(=O)[C@@H](N)CC=1C2=CC=CC=C2NC=1)NC(=O)[C@H](C)NC(=O)[C@H](CCC(O)=O)NC(=O)[C@H](C)N)C(=O)OC(=O)CC[C@H](NC(=O)[C@H](C)NC(=O)[C@H](CC(C)C)NC(=O)[C@H](C)NC(=O)[C@H](CC(C)C)NC(=O)[C@H](C)N)C(=O)N[C@@H](C)C(=O)OC(=O)[C@H](C)NC(=O)[C@H](C)NC(=O)[C@H](CC(C)C)NC(=O)[C@H](C)NC(=O)[C@H](CC(C)C)NC(=O)[C@@H](N)CCC(O)=O)C1C=NC=N1 YJAGIIHSFUDVBG-OOEBKATBSA-N 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロコンピュータ（以下、マイコンと記
載する）の暴走検出装置に係わり、特に、１つのチップ
上に２つのＣＰＵを内蔵したマイコンにおいて、ウォッ
チドッグタイマと、両ＣＰ Ｕが互いに監視し合うこと
により、暴走検出を確実に行なおうとするものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a runaway detection device for a microcomputer (hereinafter referred to as microcomputer). The dog timer and both CPUs monitor each other to ensure runaway detection.
従来の技術
従来のこの種のマイコン、即ち、１つのチップ上に２つ
のＣＰＵを内蔵したマイコンの暴走検出装置については
例がなかった。従って、１つのＣＰＵを持つマイコンの
暴走検出装置の構成を示すブロック図を第４図に示す。2. Description of the Related Art There has been no prior example of a runaway detection device for this type of microcomputer, that is, a microcomputer that incorporates two CPUs on one chip. Therefore, a block diagram showing the configuration of a runaway detection device for a microcomputer having one CPU is shown in FIG.
第４図において、９はウォッチドッグタイマ、７はウォ
ッチトングタイマ９のリセント部である。In FIG. 4, 9 is a watchdog timer, and 7 is a resent part of the watchtongue timer 9.
第５図はこの構成に基づいた暴走検出を行なうプログラ
ムのフローチャー１・である。通常はウォッチドッグタ
イマのリセット】１及び、本来の処理１２を繰り返し行
な・う。もしもＣＰＵが暴走すればプログラムを正常に
実行できないためウォッチドッグタイマのリセットもで
きなくなる。したがって、ウォッチドッグタイマがオー
バーフローしてＣＰＵにリセットがかかるのである。FIG. 5 is a flowchart 1 of a program for detecting runaway based on this configuration. Normally, watchdog timer reset] 1 and the original process 12 are repeated. If the CPU goes out of control, the program cannot be executed normally and the watchdog timer cannot be reset. Therefore, the watchdog timer overflows and the CPU is reset.
従って、この従来の構成を２つのＣＰ ［Ｊを持つマイ
コンに応用すれば、それぞれにウォッチドッグタイマを
用いることで、暴走検出を行なう方法が容易に考えられ
る。Therefore, if this conventional configuration is applied to a microcomputer having two CP[J, it is easy to think of a method of detecting runaway by using a watchdog timer for each.
発明が解決しようとする課題
しかしながら上記構成では、以下に示す課題を有してい
た。Problems to be Solved by the Invention However, the above configuration has the following problems.
ＣＰ ｔＪの暴走がウォッチトングタイマのりセン）・
を繰り返し行なう暴走であった場合に全（暴走を検出で
きないことになる。CP tJ's runaway caused the watch tong timer (Nori Sen)・
In the case of a runaway that repeatedly occurs, the complete (runaway) cannot be detected.
また、２つのＣＩ〕Ｕの共用のＲＡ、Ｍが、暴走を起こ
した方のＣＰＵにより破壊されて、他方の正常なＣＰＵ
０方がでたらめな制御を行なう可能性もあり、１つのＣ
ＰｔＪを持つマイコンより、より重大な不具合を起こす
場合が考えられる。In addition, the shared RA and M of two CI] U are destroyed by the CPU that caused the runaway, and the other normal CPU
There is a possibility that the 0 side performs haphazard control, and one C
A microcomputer with PtJ may cause more serious problems.
本発明は上記課題を解決し、２つのＣＰＵを持つマイコ
ンにおいて、より確実な暴走検出装置を提供するもので
ある。The present invention solves the above problems and provides a more reliable runaway detection device in a microcomputer having two CPUs.
課題を解決するための手段
上記課題を解決するため、本発明のマイクロコンピュー
タの暴走検出装置は、所定の第１のプログラムを実行す
る第１のＣＰ Ｕと、前記第１のＣＰＵと同一チップ上
にあり、所定の第２のプログラムを実行する第２のＣＰ
ＬＪと、第１のＣＰ Ｕと第２のＣＰＵが共有するＲ
ＡＭと、一定時間の間に、所定の処理が行なわなければ
、両ＣＰ ＬＪにリセットを掛ける、ウォッチトングタ
イマと第２のＣＰ Ｕにあって第１のＣＰ ｔＪのプロ
グラム実行状態を監視する第１の監視部と、第１のＣＰ
Ｕにあって第２のＣＰＵのプログラム実行状態を監視す
る第２の監視部と、第１の監視部で、第２のＣｌ）Ｕが
正常であると判断された場合に特定の処理を行ない前記
ウォッチドッグタイマをリセットするりセット部と、第
１の監視部で、第１のＣＰ Ｕが暴走と判断された場合
に復帰処理を行なう第１の異常処理部と、第２の監視部
で、第２のＣＰＵが暴走と判断された場合に復帰処理を
行なう第２の異常処理部とで構成したのである。Means for Solving the Problems In order to solve the above problems, a runaway detection device for a microcomputer according to the present invention includes a first CPU that executes a predetermined first program, and a device that is installed on the same chip as the first CPU. a second CP located in the computer and executing a predetermined second program;
LJ, R shared by the first CPU and the second CPU
AM, a watch tong timer that resets both CP LJs if a predetermined process is not performed within a certain period of time, and a watch tong timer that monitors the program execution status of the first CP tJ in the second CPU. 1 monitoring unit and 1st CP
A second monitoring unit that monitors the program execution state of the second CPU in the second CPU, and a first monitoring unit that performs specific processing when the second Cl)U is determined to be normal. The watchdog timer is reset or set by a first monitoring unit, a first abnormality processing unit performs a recovery process when the first CPU is determined to be out of control, and a second monitoring unit. , and a second abnormality processing section that performs recovery processing when it is determined that the second CPU is out of control.
作用
」１記構成により、もしも、第１のＣＰＵが暴走し、な
おかつその暴走がウオッチドソゲのリセ。Effect: With the configuration described in item 1, if the first CPU goes out of control, and that out of control occurs, it will cause a relapse of Watched Sogame.
トを繰り返し行なうような暴走であっても、第２の監視
部で第１のＣＰＵの暴走を検出できる。Even if the first CPU runs out of control repeatedly, the second monitoring unit can detect the runaway of the first CPU.
また、第２のＣＰＵの暴走が起きた場合には、第１の監
視部で第２のＣＰＵの暴走を検出できる。Furthermore, if the second CPU runs out of control, the first monitoring unit can detect the runaway of the second CPU.
さらに、第１と第２のＣＰＵが同時に暴走してもウォッ
チドッグタイマのリセットを含む暴走でなければ、ウォ
ッチトングタイマによる暴走検出が可能となり、従来に
ない信頼性の高い暴走検出が可能となるのである。Furthermore, even if the first and second CPUs run out of control at the same time, as long as the runaway does not involve resetting the watchdog timer, the runaway can be detected by the watchtongue timer, making it possible to detect runaway with unprecedented reliability. It is.
実施例
以下、本発明の１実施例を添（＝１図面に基づいて説明
する。Embodiment Hereinafter, one embodiment of the present invention will be described based on the attached drawings.
第１図は本発明の１実施例を示す暴走検出装置の構成を
示すブロック図である。FIG. 1 is a block diagram showing the configuration of a runaway detection device showing one embodiment of the present invention.
１は第１のＣＰＵ、２は第１の監視部、３は第１の異常
処理部、４は第２のＣＰＵ、５は第２の監視部、６は第
２の異常処理部、７はリセッ）一部、８は第１のＣＰＵ
Ｉと第２のＣＰ Ｕ ４の共有のＲＡＭ、９はウォッチ
トングタイマである。1 is the first CPU, 2 is the first monitoring section, 3 is the first abnormality processing section, 4 is the second CPU, 5 is the second monitoring section, 6 is the second abnormality processing section, and 7 is the second abnormality processing section. (reset) part, 8 is the first CPU
A RAM 9 shared by I and the second CPU 4 is a watchtongue timer.
次に、第２図（ａ）、 （ｔ））を用いて本発明の暴走
検出装置の構成に基づいた実際のプログラムを説明する
。第２図（ａ）、 （ｂ）は、それぞれ第１のＣＰＵ、
第２のＣＰＵのプログラムのフローチャートを示してい
る。Next, an actual program based on the configuration of the runaway detection device of the present invention will be explained using FIGS. 2(a) and 2(t)). FIGS. 2(a) and 2(b) show the first CPU,
10 shows a flowchart of a program of a second CPU.
第１のＣＰＵＩにおいて、第２のＣＰＵ４のプログラム
実行状態が正常かどうかを監視１０Ｌ、正常なら、ウォ
ッチドッグタイマをリセット１．Ｉして、本来の処理１
２をおこなう。正常でないなら第１の異常処理１３を行
なう。In the first CPUI, monitor 10L whether the program execution state of the second CPU 4 is normal, and if it is normal, reset the watchdog timer 1. I and original processing 1
Do step 2. If it is not normal, first abnormality processing 13 is performed.
一方、第２のＣＰＵ４において第１のＣＰＵＩのプログ
ラム実行状態が正常であるかどうかを監視１４シ、正常
なら、本来の処理１５を行い、正常でないなら第２の異
常処理１６を行なうのである。On the other hand, the second CPU 4 monitors 14 whether the program execution state of the first CPU is normal, and if normal, performs the original process 15, and if not, performs the second abnormal process 16.
従って、第１のＣＰ Ｕ １が暴走し、それがウォッチ
ドッグタイマのリセット１１を含む暴走であっても第２
のＣＰＵ４で第１のＣＰＵＩのプログラムの実行状態が
正常であるかを監視１４シているので第１のＣＰＵ ］
の暴走を検出できるのである。Therefore, even if the first CPU 1 goes out of control, including the reset 11 of the watchdog timer, the second
The CPU 4 of the first CPU monitors whether the execution status of the program of the first CPU is normal.
runaway can be detected.
また、第２のＣＰＵ４の暴走が起きた場合には、第１の
ＣＩ） Ｕ Ｉで第２のＣＰＵ４のプＩコグラムの実行
状態を監視１０シているので第２のＣＰ Ｕ ４の暴走
を検出できる。In addition, if the second CPU 4 goes out of control, the first CI monitors the execution state of the second CPU 4's program, so it can prevent the second CPU 4 from running out of control. Can be detected.
さらに、第１と第２のＣＰＵ１．４が同時に暴走しても
ウォッチドッグタイマのりセント１１を含む暴走でなげ
れば、ウォッチドッグタイマによる暴走検出が可能とな
るのである。Furthermore, even if the first and second CPUs 1.4 run out of control at the same time, if the runaway includes the watchdog timer charge 11, the runaway can be detected by the watchdog timer.
第１の異常処理１３としては、第２のＣＰＵ４のみを正
常に復帰させる処理を行なうことが可能であり、逆に第
２の異常処理１６としては第１のＣＰＵ１のみを正常復
帰させることも可能であり、いずれも被害を最小限にし
て復帰が可能となる。また、第１、第２の異常処理１３
．１６として、両ＣＰＵ１．４にリセットを掛けること
によりプログラムの再スタートを行なうことも可能であ
ることは明らかである。As the first abnormality processing 13, it is possible to perform processing to return only the second CPU 4 to normal, and conversely, as the second abnormality processing 16, it is also possible to perform processing to return only the first CPU 1 to normal. In both cases, recovery is possible with minimal damage. In addition, the first and second abnormality processing 13
．． 16, it is clear that the program can be restarted by resetting both CPUs 1.4.
次に、第３図（ａ）、 （ｂ）を用いて第１、第２の監
視部２．５の暴走検出方法として、第１、第２のＣＰＵ
１．４共通のＲＡＭ８を用いた例について説明する。第
３図（ａ）、 （ｂ）は、それぞれ第１のＣＰＵ、第２
のＣＰＵのプログラムのフローチャートを示している。Next, as a method for detecting runaway of the first and second monitoring units 2.5 using FIGS. 3(a) and 3(b), the first and second CPU
An example using the RAM 8 common to 1.4 will be explained. Figures 3(a) and 3(b) show the first and second CPUs, respectively.
2 shows a flowchart of the CPU program.
まず、ＲＡＭ８に２つのフラグＦＬＡＧＡ、ＦＬ Ａ
Ｇ Ｂを設けそれぞれのフラグが１の時、ＣＰＵが正常
であると定義する。第１のＣＰＵ ｌでは、Ｆ Ｌ Ａ
Ｇ Ａが１であるかをチエツク１７シ、１でなければ
、第１の異常処理１３を行なう。１であれば、正常であ
ると判断し、Ｆ Ｌ Ａ Ｇ ＡＯ値としてＯを書き込
み１８、ウォッチドッグタイマのリセット１１、本来の
処理１２を行なった後Ｆ Ｌ Ａ Ｇ Ｂに１を書き込
み１９、第１のＣＰＵが正常であることを示す。First, there are two flags FLAGA and FL A in RAM8.
GB is provided, and when each flag is 1, it is defined that the CPU is normal. In the first CPU l, F L A
A check 17 is made to see if GA is 1, and if it is not 1, the first abnormality process 13 is performed. If it is 1, it is judged to be normal, writes O as the FLAG AO value 18, resets the watchdog timer 11, performs the original processing 12, and then writes 1 to FLAG B 19. Indicates that the first CPU is normal.
一方、第２のＣＰＵ４では、ＦＬＡ、ＧＢが１であるか
をチエフチ２０シ、１でなりれば、第２の異常処理１６
を行なう。１であれば、正常であると判断し、Ｆ Ｌ
Ａ Ｇ Ｂの値としてＯを書き込み２］、本来の処理１
５を行なった後Ｆ Ｌ Ａ Ｇ Ａに１を書き込み２２
、第２のＣＰＩＪが正常であることを示す。以上のよう
な構成にすれば、２つのフラグを用いるだけで簡単にし
かも、実用上極めて有効な暴走検出が行なえるのである
。On the other hand, the second CPU 4 checks whether FLA and GB are 1 or not, and if they are 1, the second abnormality process 16
Do this. If it is 1, it is judged to be normal and F L
Write O as the value of A G B 2], original process 1
After performing step 5, write 1 to F L A G A and write 22
, indicating that the second CPIJ is normal. With the above configuration, runaway detection can be performed easily and practically extremely effectively by using only two flags.
なお、プログラム構成上、暴走が起きていない正常時に
おけるタイミングとして、ＦＬＡＧＡＦ Ｌ Ａ Ｇ
Ｂへの１の書き込み１９．２２は、Ｆ ＬＡＧＡ、ＦＬ
ＡＧＢへの０の書き込み１８．２１より後であること、
ＦＬＡＧＡ、ＦＬＡＧＢのチエツク１８２１はＦＬＡＧ
Ａ、ＦＬＡＧＢへの１の書き込み１９２２より後である
ことが必要条件となることは言うまでもない。In addition, due to the program configuration, the timing during normal operation when no runaway occurs is FLAGAF L A G.
Writing 1 to B 19.22 is F LAGA, FL
After writing 0 to AGB 18.21,
Check 1821 for FLAGA and FLAGB is FLAG
It goes without saying that it is a necessary condition that this occurs after the writing of 1 to A and FLAGB 1922.
発明の効果
以上の説明から明らかなように、本発明のマイコンの暴
走検出装置によれば２つのＣＰＵを持つマイクロコンピ
ュータにおいて、ＣＰＵ同士の相互監視と、ウォッチド
ッグタイマにより次に示す効果がある。Effects of the Invention As is clear from the above explanation, the microcomputer runaway detection device of the present invention provides the following effects in a microcomputer having two CPUs by mutual monitoring between the CPUs and the watchdog timer.
（１） もしも、第１のＣＰＵが暴走し、なおかつそ
の暴走がウォッチドッグのリセットを繰り返し行なうよ
うな暴走であっても、第２の監視部で第１のＣＰＵの暴
走を検出できる。(1) Even if the first CPU runs out of control and the runaway is such that the watchdog is repeatedly reset, the second monitoring unit can detect the runaway of the first CPU.
（２）第２のＣＰＵの暴走が起きた場合には、第１の監
視部で第２のＣＰＵの暴走を検出できる。(2) If runaway of the second CPU occurs, the first monitoring unit can detect the runaway of the second CPU.
（３）第１と第２のＣＰＵが同時に暴走してもウォッチ
ドッグタイマのりセントを含む暴走でなければ、ウォッ
チドッグタイマによる暴走検出が可能である。(3) Even if the first and second CPUs run out of control at the same time, the runaway can be detected by the watchdog timer as long as the runaway does not include a watchdog timer error.
以上のように従来にない信頼性の高い暴走検出が可能と
なり、暴走による被害を未然に防止することができるの
である。As described above, it is possible to detect runaway with a higher reliability than ever before, and damage caused by runaway can be prevented.
第１図は本発明のマイコンの暴走検出装置の構成を示す
ブロック図、第２図（ａ）、 （ｂ）は本発明の暴走検
出装置を用いた実施例のフローチャート、第３図（ａ）
、 （ｂ）は、本発明の他の実施例のフローチャフ
ート、第夛図は従来の暴走検出装置の構成を示ずブロン
ク図、第４図は従来の暴走検出装置を用いたプログラム
のフローチャートである。
Ｉ・・・・・・第１のＣＰＵ、２・・・・・・第１の監
視部、３・・・・・・第１の異常処理部、４・・・・・
・第２のＣＰＵ、５・・・・・・第２の監視部、６・・
・・・・第２の異常処理部、７・・・・・・リセット部
、８・・・・・・ＲＡＭ、９・・・・・・ウォッチドッ
グタイマ。
代理人の氏名 弁理士 粟野重孝 はか１名第
図
図
＝３５４FIG. 1 is a block diagram showing the configuration of the microcomputer runaway detection device of the present invention, FIGS. 2(a) and (b) are flowcharts of an embodiment using the runaway detection device of the present invention, and FIG. 3(a)
, (b) is a flowchart of another embodiment of the present invention, FIG. 4 is a bronch diagram showing the configuration of a conventional runaway detection device, and FIG. be. I...First CPU, 2...First monitoring unit, 3...First abnormality processing unit, 4...
・Second CPU, 5...Second monitoring unit, 6...
. . . Second abnormality processing section, 7 . . . Reset section, 8 . . . RAM, 9 . . . Watchdog timer. Name of agent: Patent attorney Shigetaka Awano Figure = 354
Claims (3)
と、 前記第１のＣＰＵと同一チップ上にあり所定の第２のプ
ログラムを実行する第２のＣＰＵと、第１のＣＰＵと第
２のＣＰＵが共有するＲＡＭと、 一定時間の間に、所定の処理が行わなければ、両ＣＰＵ
にリセットを掛ける、ウォッチドッグタイマと、 第２のＣＰＵにあって第１のＣＰＵのプログラム実行状
態を監視する第１の監視部と、 第１のＣＰＵにあって第２のＣＰＵのプログラム実行状
態を監視する第２の監視部と、 第１の監視部で、第２のＣＰＵが正常であると判断され
た場合に特定の処理を行い前記ウォッチドッグタイマを
リセットするリセット部と、第１の監視部で、第１のＣ
ＰＵが暴走と判断された場合に復帰処理を行なう第１の
異常処理部と、 第２の監視部で、第２のＣＰＵが暴走と判断された場合
に復帰処理を行なう第２の異常処理部と、 からなるマイクロコンピュータの暴走検出装置。(1) A first CPU that executes a predetermined first program
a second CPU that is on the same chip as the first CPU and executes a predetermined second program; and a RAM shared by the first CPU and the second CPU; If processing is not performed, both CPUs
a watchdog timer that resets the timer; a first monitoring unit in the second CPU that monitors the program execution state of the first CPU; and a first monitoring unit that monitors the program execution state of the second CPU in the first CPU. a second monitoring unit that monitors the second CPU; a reset unit that performs specific processing and resets the watchdog timer when the first monitoring unit determines that the second CPU is normal; In the monitoring department, the first C
A first abnormality processing unit that performs recovery processing when the PU is determined to be out of control; and a second abnormality processing unit that performs recovery processing when the second CPU is determined to be out of control in the second monitoring unit. A microcomputer runaway detection device consisting of and.
第１項記載のマイクロコンピュータの暴走検出装置。(2) A runaway detection device for a microcomputer according to claim 1, wherein the first and second monitoring units determine that a runaway has occurred if the contents of the RAM are not a specific value.
ＰＵにリセットを掛ける処理である特許請求の範囲第１
項記載のマイクロコンピュータの暴走検出装置。(3) The processing in the first and second abnormality processing units is
Claim 1, which is a process of resetting the PU
A runaway detection device for a microcomputer as described in 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181922A JPH0469744A (en) | 1990-07-10 | 1990-07-10 | Runaway detector for microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181922A JPH0469744A (en) | 1990-07-10 | 1990-07-10 | Runaway detector for microcomputer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0469744A true JPH0469744A (en) | 1992-03-04 |
Family
ID=16109253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2181922A Pending JPH0469744A (en) | 1990-07-10 | 1990-07-10 | Runaway detector for microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0469744A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012073748A (en) * | 2010-09-28 | 2012-04-12 | Denso Corp | Control device |
| JP2014102662A (en) * | 2012-11-19 | 2014-06-05 | Nikki Co Ltd | Microcomputer run-away monitoring device |
-
1990
- 1990-07-10 JP JP2181922A patent/JPH0469744A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012073748A (en) * | 2010-09-28 | 2012-04-12 | Denso Corp | Control device |
| JP2014102662A (en) * | 2012-11-19 | 2014-06-05 | Nikki Co Ltd | Microcomputer run-away monitoring device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5948112A (en) | Method and apparatus for recovering from software faults | |
| US20020116670A1 (en) | Failure supervising method and apparatus | |
| JPH02294739A (en) | Fault detecting system | |
| JPH0469744A (en) | Runaway detector for microcomputer | |
| JPS60205757A (en) | Detection for program runaway | |
| JPS6155748A (en) | Electronic computer system | |
| JPH02293939A (en) | Stack overflow detection time processing system | |
| JPH02207347A (en) | Method for detecting fault of software | |
| JPH0149975B2 (en) | ||
| JP2922981B2 (en) | Task execution continuation method | |
| JPS61224056A (en) | Processing system for detecting trouble of channel | |
| JP2746184B2 (en) | Fault logging system | |
| JPH01154258A (en) | Malfunction detecting device using watchdog timer | |
| JPS5827538B2 (en) | Mutual monitoring method | |
| JPS60171544A (en) | Self-diagnosis device for abnormality of computer system | |
| JPH04195437A (en) | Program runaway monitoring device | |
| JPH05224998A (en) | Fault detecting system for application task | |
| JPH06103467B2 (en) | Preventing malfunction of automobile computer | |
| JPH01243132A (en) | System for processing trouble | |
| JPS59148961A (en) | Monitoring system of operation of processor | |
| JPS62241036A (en) | Protecting system for program runway | |
| JPS6162942A (en) | Inspection system of information processor | |
| JPH01193945A (en) | System for detecting program error | |
| JPS6132701B2 (en) | ||
| JPS6162943A (en) | Method for inspecting information processor |