JPS6158054A - Run away detection of program - Google Patents

Run away detection of program

Info

Publication number
JPS6158054A
JPS6158054A JP59179103A JP17910384A JPS6158054A JP S6158054 A JPS6158054 A JP S6158054A JP 59179103 A JP59179103 A JP 59179103A JP 17910384 A JP17910384 A JP 17910384A JP S6158054 A JPS6158054 A JP S6158054A
Authority
JP
Japan
Prior art keywords
program
range
address
processor
executed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59179103A
Other languages
Japanese (ja)
Inventor
Hiroyuki Sakakibara
裕之 榊原
Tatsu Takahata
高畑 達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP59179103A priority Critical patent/JPS6158054A/en
Publication of JPS6158054A publication Critical patent/JPS6158054A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0763Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags

Abstract

PURPOSE:To minimize the run away of a program by setting an address range of a program in a memory part beforehand and detecting the abnormality when a processor accesses over said program range. CONSTITUTION:A processor 1 accesses a program range setting register 2, where first and final addresses in an address range are set at the top position of a program to be executed and stored in a memory 5. A comparator 4 reads the current address through an address bus 7 and compares it with the preset first and final addresses. When the processor 1 accesses over the range of the set addresss with the comparision, and abnormal interrupting signal is transmitted to the processor 1 from the comparator 4.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プログラムの暴走検出方式に関し、特に、
マイクロプロセッサを用いた清報処理システムにおいて
、簡単なハードウェアにより、プログラムの暴走を早期
に検出できるようなプログラムの暴走検出方式に関する
ものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a program runaway detection method, and in particular,
The present invention relates to a program runaway detection method that can detect program runaway at an early stage using simple hardware in a report processing system using a microprocessor.

〔従来の技術〕[Conventional technology]

マイクロプロセッサ等のプロセッサを用いた情報処理シ
ステムにあっては、そのハードウェアの故障とか、プロ
グラム等のソフトウェアのミス等により実行しているプ
ログラムが暴走して、あらかじめ考えられた制御が正し
く実行されないことが生じる。
In information processing systems that use processors such as microprocessors, the programs being executed may run out of control due to a hardware failure or a mistake in the software such as a program, resulting in pre-planned control not being executed correctly. Something happens.

従来、このようなプログラムの暴走を検知する方法とし
ては、パリティチェック方式とか、プログラムが格納さ
れていないアドレスから命令をフェッチしたことを検出
する方式とか、プログラムで常時リフレッシュし、その
間隔が一定時間以上空いたことを検出するウオッチドグ
タイマ方式などが一般的に用いられ、または併用されて
いる。
Conventionally, methods for detecting such program runaways include a parity check method, a method that detects when an instruction is fetched from an address where the program is not stored, and a method that constantly refreshes the program and the interval between refreshes is set for a fixed period of time. A watchdog timer method or the like that detects when the space is empty is generally used or used in combination.

しかしながら、プログラムが領域外をアクセスした場合
でも、そこがメモリのデータ領域等であれば、そのプロ
セッサは、その番地の内容をプログラムの命令として読
出し、実行してしまうため、実1際にプログラムの暴走
を検出したときには、プログラムの領域外をアクセスし
た時点から、かなりの時間が経過してしまうこともあっ
て、その間にメモリ上のデータを破壊したり、誤出力を
行ったりする恐れがあり、問題となる。
However, even if a program accesses an area outside the area, if it is a data area of memory, the processor will read the contents of that address as a program instruction and execute it, so the program will not actually access the area. By the time a runaway is detected, a considerable amount of time may have passed since the access outside the program area, and there is a risk that data in memory may be destroyed or incorrect output may occur during that time. It becomes a problem.

また、このようなときには、その時の退避情報も暴走の
原因究明には役立たないことになる場合も多いという欠
点がある。
Further, in such a case, there is a drawback that the evacuation information at that time is often not useful for investigating the cause of the runaway.

〔発明の目的〕[Purpose of the invention]

この発明は、このような問題又は欠点にかんがみてなさ
れたものであって、このような問題又は欠点を解決する
とともに、N単なハードウェアによって、プログラムの
暴走を最小限に食止めることができ、暴走原因を探し出
し易いようなプログラムの暴走検出方式を提供すること
を目的とする。
This invention was made in view of these problems and drawbacks, and it is possible to solve these problems and drawbacks, and to minimize program runaway with N simple hardware. The purpose of the present invention is to provide a program runaway detection method that makes it easy to find the cause of runaway.

〔問題点を解決する手段〕[Means to solve problems]

この発明は、プログラムの走行範囲及びデータ領域等の
実際のメモリ使用範囲を各プログラムごとにプログラム
範囲設定レジスタに設定して、その設定領域外をプロセ
ッサがアクセスした際に、マイクロプロセッサ又は外部
装置等に異常を、異常割込等の手段を使用して通知し、
プログラムの暴走を直ちに停止させ、必要に応じて、各
システムにおいてその対応処理を早期に行うというもの
である。
This invention sets the actual memory usage range such as the running range of the program and the data area in a program range setting register for each program, and when the processor accesses outside the set area, the microprocessor or external device etc. to notify the user of an abnormality using means such as an abnormality interrupt,
The idea is to immediately stop a runaway program and, if necessary, take appropriate action in each system at an early stage.

しかして、このような問題又は欠点を解決し、この目的
を達成するために採るこの発明のプログラムの暴走検出
方式における手段は、実行すべき所定のプログラムの使
用アドレス範囲の先頭アドレス位置と最終アドレス位置
とを記憶する記憶部と、プログラムが走行されたときに
、この記憶部に記憶されたアドレスの範囲を越えてアク
セスがなされたか否かを判定する判定部とを備えるとい
うものである。
Therefore, the means of the program runaway detection method of the present invention adopted to solve such problems or shortcomings and achieve this purpose is to detect the start address position and the end address of the address range used by a predetermined program to be executed. The program includes a storage section that stores the location, and a determination section that determines whether access has been made beyond the range of addresses stored in the storage section when the program is run.

〔作用〕[Effect]

このように構成することにより、各プログラムごとの先
頭等において、そのプログラムの実際のメモリ使用範囲
を設定するようにすれば、プロセッサがそのプログラム
の実行において、その設定範囲外をアクセスした時に、
プロセッサ又は外部装置に直ちに異常割込等の手段で異
常を知らせることができる。
With this configuration, if the actual memory usage range of each program is set at the beginning of each program, when the processor accesses outside the set range while executing the program,
The abnormality can be immediately notified to the processor or external device by means such as an abnormality interrupt.

その結果、プログラムの暴走を最小限に食止めるととも
に、暴走の原因を探し出し易くし、また、システムの信
頼性の向上とシステム異常時におけるその原因の追求及
びその対応をいっそう容易にすることが可能となる。
As a result, it is possible to minimize runaway programs, make it easier to find the cause of runaways, improve system reliability, and make it easier to find the cause and respond when a system abnormality occurs. becomes.

〔実施例〕〔Example〕

以下、この発明の一実施例について図面に基づいて詳細
に説明する。
Hereinafter, one embodiment of the present invention will be described in detail based on the drawings.

第1図は、この発明を適用して情報処理装置の要部のブ
ロック図である。
FIG. 1 is a block diagram of main parts of an information processing apparatus to which the present invention is applied.

1は、プロセッサであって、プロセッサ1は、アドレス
バス7、データバス8を介してプログラム範囲設定レジ
スタ2をアクセスする。そして、メモリ5に記憶された
実行されるべきあるプログラムの先頭位置において、プ
ログラムRF 設定レジスタ2に、そのプログラムが実
行された場合のアドレス範囲のうちの先頭位置のアドレ
スと最終位置のアドレスとをセットする。
1 is a processor, and the processor 1 accesses the program range setting register 2 via an address bus 7 and a data bus 8. Then, at the start position of a certain program to be executed stored in the memory 5, the program RF setting register 2 stores the address of the start position and the address of the end position of the address range when the program is executed. set.

プログラム範囲設定レジスタ2は、あるプログラムのア
ドレス範囲が設定されると、これに応・して制御回路3
に対して比較有効信号12を送出して制御回路3を起動
し、さらに比較器4に対して、セットされたこれとのア
ドレスj11 報を送出する。
When the address range of a certain program is set, the program range setting register 2 controls the control circuit 3 accordingly.
It sends a comparison valid signal 12 to start the control circuit 3, and also sends the set address j11 information to the comparator 4.

さて、プログラムが実行されると、プロセッサ1が、メ
モリ5上の命令をフェッチするタイミングで制御回路3
にプロセッサ1から制御信号が発生して、制御回路3か
ら比較器4に比較許可信号9が送出される。
Now, when the program is executed, the processor 1 causes the control circuit 3 to fetch an instruction from the memory 5.
A control signal is generated from the processor 1, and a comparison permission signal 9 is sent from the control circuit 3 to the comparator 4.

その結果、比較器4でアドレスバス7から現在のアドレ
スが読込まれて、現在のアドレスが、設定された先頭ア
ドレス及び最終アドレスと比較される。ここでの比較の
結果、プロセンサlが設定されたアドレスの範囲外をア
クセスした場合には、比較器4からプロセッサ1に対し
て異常割込み信号10が送出される。
As a result, the comparator 4 reads the current address from the address bus 7 and compares the current address with the set start address and end address. As a result of this comparison, if the processor 1 accesses an address outside the set address range, the comparator 4 sends an abnormal interrupt signal 10 to the processor 1.

この異常割込み信号10を受けたプロセッサ1は、その
異常割込処理内で、各レジスタの値を退避させる等の処
理を行う。そしてそのプログラムの実行を停止する。
The processor 1 that receives this abnormal interrupt signal 10 performs processing such as saving the values of each register in the abnormal interrupt processing. Then stop execution of the program.

次に、以上のアドレス範囲の設定をタスク処理にて行な
う場合の一例について第2図に従って説明する。
Next, an example of setting the above address range by task processing will be described with reference to FIG.

さて、システムのプログラムがモニタプログラム等によ
りタスク管理(プロセス処理単位で管理)されていると
すると、ステップ■で、このモニタプログラムMにより
、プログラム範囲設定レジスタ2をクリアし、比較有効
信号12を停止して、アドレス比較を無効とする。次に
、ステップ■で、各タスクの起動処理を行う。
Now, assuming that the system program is task-managed (managed in units of process processing) by a monitor program, etc., in step 2, the monitor program M clears the program range setting register 2 and stops the comparison valid signal 12. to disable address comparison. Next, in step (2), each task is activated.

起動されたタスクプログラムでは、例えば、タスクAで
は、ステップ■aで、タスクプログラムのプログラム範
囲をプログラム範囲設定レジスタ2に設定して、比較有
効信号12を発生し、アドレス比較を有効として、ステ
ップ■bで、対応するタスク対応の処理を実行して、ス
テップ■Cで、プログラム範囲設定レジスタ2の内容を
クリアし、比較有効信号12を停止して、アドレス比較
を無効にする。
In the activated task program, for example, in task A, in step ■a, the program range of the task program is set in the program range setting register 2, the comparison valid signal 12 is generated, address comparison is enabled, and step ■a is executed. At step b, the process corresponding to the corresponding task is executed, and at step 3C, the contents of the program range setting register 2 are cleared, the comparison enable signal 12 is stopped, and address comparison is disabled.

同様な処理で所定のタスクとしてのタスクB。Task B is a predetermined task with similar processing.

タスクCが順次起動されて、タスク対応の処理が実行さ
れ、これらが終了するとモニタプログラムMのステップ
■へと移行して、モニタプログラムMのプログラム範囲
をプログラム範囲設定レジスタ2に設定し、比較を有効
として、モニタプログラムMの内容を実行する。
Tasks C are started one after another and tasks corresponding to tasks are executed, and when these tasks are completed, the process moves to step ■ of the monitor program M, where the program range of the monitor program M is set in the program range setting register 2, and a comparison is made. The contents of the monitor program M are executed as valid.

このように、そのタスクごとに、そのタスクの先頭で、
プログラムの走行範囲を設定してやることで、第1図の
比較有効信号12が出力され、各タスクの最終で、プロ
グラム範囲設定レジスタ2をクリアしてやることで、比
較有効信号12を落ちるようにすれば、異常を検出した
際には、異常が発生したタスクが明確に検知できること
になる。
Like this, for each task, at the beginning of that task,
By setting the running range of the program, the comparison valid signal 12 shown in FIG. When an abnormality is detected, the task in which the abnormality occurred can be clearly detected.

また、モニタのプログラムにおいても、タスク起動前に
プログラム範囲設定レジスタ2をクリアし、タスク処理
終了後にモニタのプログラムに戻ってきた時点で、モニ
タのプログラム範囲を設定することで、システムにおけ
るプログラム全体の異常検出が可能となる。
Also, in the monitor program, by clearing the program range setting register 2 before starting a task and setting the monitor program range when returning to the monitor program after task processing, the entire program in the system can be set. It becomes possible to detect abnormalities.

ここで、異常が発生したときに、プログラム範囲設定レ
ジスタ2の値を読込みできるようにすれば、その設定値
によって、異常発生のプログラム範囲が発見できること
になる。
Here, if the value of the program range setting register 2 can be read when an abnormality occurs, the program range in which the abnormality has occurred can be found based on the set value.

さて、第3図は、入出力制御装置とか、通信制御装置の
ようにインタフェース(又はチャネル)を介して他の計
算機等との間でデータ転送を行う装置にこの発明を適用
した場合の他の実施例である。なお、第1図と同一のも
のは、同一の符号で示す。
Now, FIG. 3 shows another example of the case where the present invention is applied to a device such as an input/output control device or a communication control device that transfers data between other computers etc. via an interface (or channel). This is an example. Components that are the same as those in FIG. 1 are designated by the same reference numerals.

制御装置15は、入出力制御装置とか、通信制御装置の
ようにインタフェース(又はチャネル)を介して他の計
X113との間でデータ転送、データ交換を行う装置で
あって、制御装置15と、第1図に見るものとの構成上
の主な相違点は、インクフェース(又はチャネル)6を
介して外部バス11に接続されていて、これを介して、
計算機13との間でデータ交換等を行うことにある。な
お、14は、異常割込信号を外部バス11を介して計算
機13に通知するためのドライバーである。
The control device 15 is a device such as an input/output control device or a communication control device that transfers and exchanges data with other total X113 via an interface (or channel), and the control device 15 and The main difference in configuration from that seen in FIG. 1 is that the ink face (or channel) 6 is connected to an external bus 11 via which
The purpose is to exchange data with the computer 13. Note that 14 is a driver for notifying the computer 13 of an abnormal interrupt signal via the external bus 11.

ここで、プロセッサ1を内蔵する制御装置15は、計算
機13からメモリ5へのプログラムローディングによっ
て処理動作を規定されるものである。
Here, the processing operation of the control device 15 incorporating the processor 1 is defined by loading a program from the computer 13 to the memory 5.

そして、計算機13は、メモリ5ヘプログラムをローデ
ィングし、その後、プログラム範囲設定レジスタ2にロ
ーディングしたプログラムの先頭及び最終アドレスをセ
ットし、プロセッサ1に起動指令を与えて、プログラム
の実行を開始させる制御をする。
Then, the computer 13 loads the program into the memory 5, sets the start and end addresses of the loaded program in the program range setting register 2, and gives a start command to the processor 1 to control the execution of the program. do.

さて、この制御装置15において、プログラムが暴走し
、プログラム範囲設定レジスタ2に設定されたアドレス
範囲外でプロセッサ1が命令をチェックした場合、比較
器4より異常割込信号10が送出される。この異常割込
信号10は、プロセッサ1に異常を知らせるとともに、
外部バス11を通して、計算機13に対しても対CP[
J異常割込み信号16を上げる。
Now, in this control device 15, when the program runs out of control and the processor 1 checks an instruction outside the address range set in the program range setting register 2, the comparator 4 sends an abnormal interrupt signal 10. This abnormality interrupt signal 10 notifies the processor 1 of the abnormality, and also
Through the external bus 11, the computer 13 is also connected to the CP [
Raise the J abnormal interrupt signal 16.

一方、制御装置15の異常を通知された計算機13は、
プログラムの再ローディング等の処理によって、制御装
置15を再起動して対応処理を再び実行させるものであ
る。
On the other hand, the computer 13 that has been notified of the abnormality in the control device 15,
By processing such as reloading the program, the control device 15 is restarted and the corresponding processing is executed again.

以上説明してきたが、実施例におけるプログラム範囲設
定レジスタは、アドレス情報を記憶する記憶部であれば
よい。また、比較器、制御回路等は、アドレスが所定の
範囲にあるか否かを判定する判定部であればよく、実施
例に限定されるものではない。
As described above, the program range setting register in the embodiment may be any storage unit that stores address information. Further, the comparator, control circuit, etc. may be any determining unit that determines whether an address is within a predetermined range, and are not limited to the embodiments.

〔発明の効果〕〔Effect of the invention〕

この発明によれば、あらかじめプログラムのアドレス範
囲を記憶部に設定して、プログラム範囲外をプロセッサ
がアクセスした場合に異常を検出するようにしているの
で、たとえプログラムが実行されてアクセスした箇所が
メモリ上であっても、そこがプログラム範囲外であれば
、直ちに異常を検出できる。その結果、プログラムの暴
走を最小限に食上めることができる。
According to this invention, the address range of the program is set in advance in the storage unit, and an abnormality is detected when the processor accesses outside the program range, so even if the program is executed and the accessed location is Even if it is above, if it is outside the program range, an abnormality can be detected immediately. As a result, runaway programs can be minimized.

また、プログラム範囲を設定する場合に、記・Lキ部と
してレジスタを利用すれば、プログラムの先頭等で自由
に自己プログラム範囲を設定でき、システムごとに入れ
るプログラム範囲の設定を指定し直すことも可能となる
。さらに、システムにおいて、現在走行しているプログ
ラム単位で8走検出の設定をすることができ、暴走原因
探索上より有効なものとなる。
Also, when setting the program range, if you use registers as the writing/L key part, you can freely set the self-program range at the beginning of the program, etc., and you can also respecify the program range settings to be entered for each system. It becomes possible. Furthermore, in the system, eight-run detection can be set for each program currently running, which is more effective in searching for the cause of a runaway.

したがって、システムの信頼性の向上とシステム異常時
におけるその原因の追求及びその対応をいっそう容易に
することが可能となる。
Therefore, it becomes possible to improve the reliability of the system and to further facilitate the pursuit of the cause and countermeasures when a system abnormality occurs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明を適用した情報処理装置の要部のブ
ロック図、第2図は、タスク処理においてアドレス範囲
を設定する場合の処理の流れ図、第3図は、他の計算機
等との間でデータ転送を行う制御装置に適用した場合の
実施例のブロック図である。 1・−・プロセッサ、 2・・−プログラム範囲設定レ
ジスタ、 3−制御回路、 4−・−比較器、  5−
・メモリ、  6−インタフェース(チャネル)、7−
・アドレスバス、  8−・・データバス、  9−比
較許可信号、 10−・−異常割込み信号、11−・・
外部バス、 12−比較有効信号、13−計算機、  
14・−ドライバ、  15−制tftl装置、  1
6−・一対CPU異常割込み信号。 特許出願人 富士電機製造株式会社 冨士ファコム制御株式会社
Figure 1 is a block diagram of the main parts of an information processing device to which the present invention is applied, Figure 2 is a flowchart of processing when setting an address range in task processing, and Figure 3 is a block diagram of the main parts of an information processing device to which the present invention is applied. FIG. 2 is a block diagram of an embodiment when applied to a control device that transfers data between devices. 1--Processor, 2--Program range setting register, 3--Control circuit, 4--Comparator, 5-
・Memory, 6-interface (channel), 7-
・Address bus, 8--data bus, 9--comparison enable signal, 10--abnormal interrupt signal, 11--...
external bus, 12-comparison valid signal, 13-computer;
14-driver, 15-control TFTL device, 1
6-・Paired CPU abnormality interrupt signal. Patent applicant Fuji Electric Manufacturing Co., Ltd. Fuji Facom Control Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] (1)プロセッサを有する情報処理システムにおいて、
実行すべき所定のプログラムの使用アドレス範囲の先頭
アドレス位置と最終アドレス位置とを記憶する記憶部と
、前記プログラムが走行されたときに、この記憶部に記
憶されたアドレスの範囲を越えてアクセスがなされたか
否かを判定する判定部とを備えることを特徴とするプロ
グラムの暴走検出方式。
(1) In an information processing system having a processor,
A storage unit that stores the first address position and the final address position of the address range used by a predetermined program to be executed; and when the program is run, access beyond the range of addresses stored in this storage unit is provided. A program runaway detection method, comprising: a determination unit that determines whether or not the program has been executed.
(2)使用アドレス範囲は、命令語の記憶されたメモリ
の範囲であって、記憶部はレジスタであり、判定部は、
命令がファッチされたときのアドレスを比較することに
よりなされることを特徴とする特許請求の範囲第1項記
載のプログラムの暴走検出方式。
(2) The address range to be used is the range of memory in which instruction words are stored, the storage part is a register, and the determination part is
2. The program runaway detection method according to claim 1, wherein the program runaway detection method is performed by comparing addresses at which instructions are fetched.
JP59179103A 1984-08-28 1984-08-28 Run away detection of program Pending JPS6158054A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59179103A JPS6158054A (en) 1984-08-28 1984-08-28 Run away detection of program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59179103A JPS6158054A (en) 1984-08-28 1984-08-28 Run away detection of program

Publications (1)

Publication Number Publication Date
JPS6158054A true JPS6158054A (en) 1986-03-25

Family

ID=16060076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59179103A Pending JPS6158054A (en) 1984-08-28 1984-08-28 Run away detection of program

Country Status (1)

Country Link
JP (1) JPS6158054A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441033A (en) * 1987-08-06 1989-02-13 Mitsubishi Electric Corp Data processor
JPS6441034A (en) * 1987-08-06 1989-02-13 Mitsubishi Electric Corp Data processor
JPH01263854A (en) * 1988-04-15 1989-10-20 Nec Corp Deciding system for memory parity error
JPH02148343A (en) * 1988-11-30 1990-06-07 Nec Corp Memory parity error discriminating system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441033A (en) * 1987-08-06 1989-02-13 Mitsubishi Electric Corp Data processor
JPS6441034A (en) * 1987-08-06 1989-02-13 Mitsubishi Electric Corp Data processor
JPH01263854A (en) * 1988-04-15 1989-10-20 Nec Corp Deciding system for memory parity error
JPH02148343A (en) * 1988-11-30 1990-06-07 Nec Corp Memory parity error discriminating system

Similar Documents

Publication Publication Date Title
US6112320A (en) Computer watchdog timer
JPH05257712A (en) Microprocessor device and method for restarting automated stop state
US6321289B1 (en) Apparatus for automatically notifying operating system level applications of the occurrence of system management events
JPS6158054A (en) Run away detection of program
JPH03175537A (en) Error controller for debugging microprocessor
CN115576734A (en) Multi-core heterogeneous log storage method and system
JP3317361B2 (en) Battery backup control method for memory
WO1995034905A1 (en) Computer system with peripheral control functions integrated into host cpu
JPH0646380B2 (en) Information processing equipment
JPH0149975B2 (en)
JPH0430245A (en) Multiprocessor control system
JPS6118045A (en) Detecting system of program runaway
KR100238175B1 (en) Bus control logic apparatus
JPS6111867A (en) Processing method of abnormality in interface control
JPS63138437A (en) Program control system
JPH0251742A (en) Preventing system for program runaway
JPS62209627A (en) Data processor
JP2504515B2 (en) Test channel instruction execution control method
JPH0555905B2 (en)
JPS58129525A (en) Data input and output controlling method of data processing system
JPH0395634A (en) Restart control system for computer system
JPS61267137A (en) System for controlling interrupting action
JPS60205633A (en) Computer system
JPH03171332A (en) Abnormal access detecting system
JPH02297629A (en) Microcomputer