JPS608659B2 - デイジタル時計用時間カウンター - Google Patents
デイジタル時計用時間カウンターInfo
- Publication number
- JPS608659B2 JPS608659B2 JP51022537A JP2253776A JPS608659B2 JP S608659 B2 JPS608659 B2 JP S608659B2 JP 51022537 A JP51022537 A JP 51022537A JP 2253776 A JP2253776 A JP 2253776A JP S608659 B2 JPS608659 B2 JP S608659B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- adder
- clock pulse
- input
- time information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K27/00—Pulse counters in which pulses are continuously circulated in a closed loop; Analogous frequency dividers
Landscapes
- Electric Clocks (AREA)
- Shift Register Type Memory (AREA)
Description
【発明の詳細な説明】
本発明はC−MOS、ICで構成するディジタル時計用
時間カウンターに関するものである。
時間カウンターに関するものである。
一般に用いられている方式は次の二種類である。1 レ
ジスター方式 ダイナミック回路方式を用い、常時クロ
ックを印加してレジスタを回している。
ジスター方式 ダイナミック回路方式を用い、常時クロ
ックを印加してレジスタを回している。
従って、素子数が少ないとい・う利点があるが、消費電
力が大きくなるという欠点がある。2 フリップフロッ
プによるIG隼等のカウンター方式 スタッティッ回路
のフリップフロップを用いIQ隼、6進等所望のカウン
ターを構成。
力が大きくなるという欠点がある。2 フリップフロッ
プによるIG隼等のカウンター方式 スタッティッ回路
のフリップフロップを用いIQ隼、6進等所望のカウン
ターを構成。
これはフィードバック等の回路が必要であって素子数が
多くなるが、消費電力を小さくできる利点がある。本発
明はしジスタをスタテックD型フリップフロップで構成
することを特徴とするもので、上述の2方式と比較する
と、消費電力に関して、レジスタを動作させるすなわち
クロックを供給する時間は、クロック周波数が3松HZ
の場合、約lmS程度でよく、消費電流の平均値は上記
1の常時クロックを印加する場合の1/100山屋度と
なり、上記2のカウンター方式と比べても消費電力の増
加率をごくわずかにできるとともに、素子数に関しては
、スタテツクD型フリツプフロツプを用いるので上記1
のレジスタ方式より多くはなるが、上記2のカウンター
方式に比べて1G隻、6進等を構成するためのフィード
バック回路が不要となり、回路構成を単純にしてLSI
化におけるチップサイズを小さくできる利点がある。
多くなるが、消費電力を小さくできる利点がある。本発
明はしジスタをスタテックD型フリップフロップで構成
することを特徴とするもので、上述の2方式と比較する
と、消費電力に関して、レジスタを動作させるすなわち
クロックを供給する時間は、クロック周波数が3松HZ
の場合、約lmS程度でよく、消費電流の平均値は上記
1の常時クロックを印加する場合の1/100山屋度と
なり、上記2のカウンター方式と比べても消費電力の増
加率をごくわずかにできるとともに、素子数に関しては
、スタテツクD型フリツプフロツプを用いるので上記1
のレジスタ方式より多くはなるが、上記2のカウンター
方式に比べて1G隻、6進等を構成するためのフィード
バック回路が不要となり、回路構成を単純にしてLSI
化におけるチップサイズを小さくできる利点がある。
以下図面に従って本発明の一実施例を説明する。
第1図は本発明の一実施例を示すブロックダイアグラム
で、1は例えば32.76級HZで発振する発振器、2
は1碇段のフリップフロップ回路より構成される分周器
、3はスタテツクD型フリップフロップより構成され秒
、分、時等の時間情報をメモリーするレジスター、4は
加算器、5は補正用回路、6はバッファ回路である。
で、1は例えば32.76級HZで発振する発振器、2
は1碇段のフリップフロップ回路より構成される分周器
、3はスタテツクD型フリップフロップより構成され秒
、分、時等の時間情報をメモリーするレジスター、4は
加算器、5は補正用回路、6はバッファ回路である。
32.7脚KHZの発振器1出力は分周器2より分周さ
れIHZ信号sを出力する。
れIHZ信号sを出力する。
そして、第2図のタイムチャートに示すように、IHZ
信号sの波形が立下がつたとき、レジスタ3にわずかな
時間クロック?,,?2を加えレジスタ3を1回転する
。クロック?・,◇2 は32.768KHZの信号で
、パルス数はそれぞれレジスタ3のビット数に等しい、
レジスタ3の内容処理はIHZ信号sの波形が立下がっ
たとき加算器4によりレジスタ3の内容に「十1」が加
算され、補正回路5により桁上げ処理を行なう。例えば
、IHZ信号sの波形が立下がると、クロック◇,,◇
2が印加され、秒桁4ビット3−1の最下位ビットに加
算器4により「十1」が加算され、以後4ビット目まで
加算器4によりビットキャリーを行う。4ビット目にお
いて、この秒桁の内容が10以上かどうか補正回路5で
判定を行ない、10より大であれば1現砂桁へのディジ
ットキャリーを発生し、同時に砂桁を0にする。
信号sの波形が立下がつたとき、レジスタ3にわずかな
時間クロック?,,?2を加えレジスタ3を1回転する
。クロック?・,◇2 は32.768KHZの信号で
、パルス数はそれぞれレジスタ3のビット数に等しい、
レジスタ3の内容処理はIHZ信号sの波形が立下がっ
たとき加算器4によりレジスタ3の内容に「十1」が加
算され、補正回路5により桁上げ処理を行なう。例えば
、IHZ信号sの波形が立下がると、クロック◇,,◇
2が印加され、秒桁4ビット3−1の最下位ビットに加
算器4により「十1」が加算され、以後4ビット目まで
加算器4によりビットキャリーを行う。4ビット目にお
いて、この秒桁の内容が10以上かどうか補正回路5で
判定を行ない、10より大であれば1現砂桁へのディジ
ットキャリーを発生し、同時に砂桁を0にする。
以下、同様にして月等の最上位桁まで処理する。こうし
て全桁終了すなわちレジスタ3が1回転するとクロック
0,,ぐ2の供給が停止され、処理されたレジスタ3の
内容は次のIHZに立下りが起るまで保持される。表示
はしジスタ3の内容をデコードすることにより行うこと
ができる。
て全桁終了すなわちレジスタ3が1回転するとクロック
0,,ぐ2の供給が停止され、処理されたレジスタ3の
内容は次のIHZに立下りが起るまで保持される。表示
はしジスタ3の内容をデコードすることにより行うこと
ができる。
以上のように本発明によれば
1 レジスター方式を用いているが、クロックを必要な
ときのみ用いるため、消費電力が少ない。
ときのみ用いるため、消費電力が少ない。
スタテツク方式とほぼ同等である。2 LSI化を考え
た場合、レジスタを作ることは同一回路を順序よく配置
することになりチップサイズが小さくなる。
た場合、レジスタを作ることは同一回路を順序よく配置
することになりチップサイズが小さくなる。
3 腕時計用は1に採用することが可能。
等の利点があり有用なディジタル時計用時間カウンター
を提供できる。
を提供できる。
第1図は本発明の一実施例を示すブロックダイアグラム
、第2図は第1図の要部信号波形を示すタイムチャート
である。 3…レジスタ、4…加算器、5…補正用回路、6・・・
バッファレジスタ、s・・・IHZ信号、?,,ぐ2…
クロツク。 才/図 をZ図
、第2図は第1図の要部信号波形を示すタイムチャート
である。 3…レジスタ、4…加算器、5…補正用回路、6・・・
バッファレジスタ、s・・・IHZ信号、?,,ぐ2…
クロツク。 才/図 をZ図
Claims (1)
- 1 複数のD型フリツプフロツプが直列接続されてなる
レジスターと、該レジスターの出力と時間情報とが入力
される加算器と、該加算器の出力を一時的に記憶し上記
D型フリツプフロツプに伝達するバツフア回路とが閉ル
ープを形成し、 上記バツフア回路の内容の評価に基づ
き上記加算器において桁上げ処理等を実行せしめる補正
用回路と、上記時間情報の入力に応じて上記レジスター
の著積データを1循環せしめるだけのクロツクパルスを
上記レジスターに付与し、その1循環後は次の時間情報
の入力があるまで上記クロツクパルスを上記レジスター
に付与しないクロツクパルス制御手段を具備したことを
特徴とするデイジタル時計用時間カウンター。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51022537A JPS608659B2 (ja) | 1976-03-01 | 1976-03-01 | デイジタル時計用時間カウンター |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51022537A JPS608659B2 (ja) | 1976-03-01 | 1976-03-01 | デイジタル時計用時間カウンター |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS52105761A JPS52105761A (en) | 1977-09-05 |
JPS608659B2 true JPS608659B2 (ja) | 1985-03-05 |
Family
ID=12085544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51022537A Expired JPS608659B2 (ja) | 1976-03-01 | 1976-03-01 | デイジタル時計用時間カウンター |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS608659B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6292738U (ja) * | 1985-11-29 | 1987-06-13 |
-
1976
- 1976-03-01 JP JP51022537A patent/JPS608659B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6292738U (ja) * | 1985-11-29 | 1987-06-13 |
Also Published As
Publication number | Publication date |
---|---|
JPS52105761A (en) | 1977-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4022014A (en) | Combination wristwatch/chronograph/wrist calculator/measuring device | |
US4330840A (en) | Multi-function electronic digital watch | |
JPS6059553B2 (ja) | 計時装置 | |
US4114363A (en) | Electronic timepiece | |
US4068462A (en) | Frequency adjustment circuit | |
JPS608659B2 (ja) | デイジタル時計用時間カウンター | |
US4165605A (en) | Electronic timepiece | |
US3939641A (en) | Electronic circuit for individually correcting each digit of time displayed | |
US4217654A (en) | Portable electronic device equipped with timekeeping and calculation functions | |
GB1595258A (en) | Electronic timepiece | |
US4250571A (en) | Portable electronic device | |
US4173758A (en) | Driving circuit for electrochromic display devices | |
US3934400A (en) | Electronic timepiece | |
US4250523A (en) | Electronic timepiece | |
JPS6219992Y2 (ja) | ||
KR830001450B1 (ko) | 전자식 디지틀 다기능 시계 | |
JPH0723758Y2 (ja) | 帰零スイッチ機構 | |
JPS5684585A (en) | Time-setting method | |
JPS5926311Y2 (ja) | 電子式時計 | |
JPS6239952B2 (ja) | ||
JPS6026990B2 (ja) | 電子時計 | |
SU1224790A1 (ru) | Электронные часы | |
JPH034947Y2 (ja) | ||
JPS5944649B2 (ja) | タイマ回路 | |
JPH0235956B2 (ja) |