JPS6080320A - ジヨセフソン論理回路 - Google Patents
ジヨセフソン論理回路Info
- Publication number
- JPS6080320A JPS6080320A JP18824783A JP18824783A JPS6080320A JP S6080320 A JPS6080320 A JP S6080320A JP 18824783 A JP18824783 A JP 18824783A JP 18824783 A JP18824783 A JP 18824783A JP S6080320 A JPS6080320 A JP S6080320A
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- circuit
- junction
- bias current
- probability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は、ジョセフソン接合を有するジョセフソン論理
回路、特にジョセフソンゲート回路網にバイアス電流を
供給するバイアス電流供給回路に関する。
回路、特にジョセフソンゲート回路網にバイアス電流を
供給するバイアス電流供給回路に関する。
（ｂ）従来技術と問題点
従来のジョセフソン論理回路としては、第１図のように
波形整形回路１と供給抵抗２から構成されるバイアス電
流供給回路と一ジョセフノンゲート回路網４を有するも
の、及び波形整形回路１とジョセフソン接合５から構成
されるバイアス電流供給回路を有する第２図に示すもの
が知られている。
波形整形回路１と供給抵抗２から構成されるバイアス電
流供給回路と一ジョセフノンゲート回路網４を有するも
の、及び波形整形回路１とジョセフソン接合５から構成
されるバイアス電流供給回路を有する第２図に示すもの
が知られている。
３は正弦波形で発振する電流源である。しかしこれらの
従来回路は、ジョセフソン論理回路に適切なバイアス電
流を供給するためのものであって、ジョセフソン素子に
特有なパンチスルー現象（スイッチしたジョセフソン論
理ゲートを流れるバイアス電流がその極性を変えた時に
、そのゲートがスイッチしたままになってしまう現象）
を低減させるという機能は有していない。
従来回路は、ジョセフソン論理回路に適切なバイアス電
流を供給するためのものであって、ジョセフソン素子に
特有なパンチスルー現象（スイッチしたジョセフソン論
理ゲートを流れるバイアス電流がその極性を変えた時に
、そのゲートがスイッチしたままになってしまう現象）
を低減させるという機能は有していない。
ジ目セフソン回路へのバイアス電流は、外部から供給さ
れる高周波をトランスで各チップに分配し、チップ上の
波形整形回路で台形波に変換することによって得られる
。
れる高周波をトランスで各チップに分配し、チップ上の
波形整形回路で台形波に変換することによって得られる
。
波形整形回路は、第１図、第２図の１の様々ジョセフソ
ン接合を４個ないし２個直列に接続した回路である。第
３図に、波形整形回路を通った後の、ジョセフソンゲー
ト回路に供給される電流Ｉｇの波形を示す。図中の波形
の平担な部分子の間にゲート回路が動作する。そして、
波形が極性を反転して再び平担な波形が得られるまでの
時間τ内に、それ以前でスイッチしていた論理素子がリ
セットして零電圧状態になり、再びゲート回路が動作し
始める。上で説明した台形波はジョセフソンゲート回路
に対するマスター・クロックとして使われ、クロックタ
イムはＴ十τで与えられる。
ン接合を４個ないし２個直列に接続した回路である。第
３図に、波形整形回路を通った後の、ジョセフソンゲー
ト回路に供給される電流Ｉｇの波形を示す。図中の波形
の平担な部分子の間にゲート回路が動作する。そして、
波形が極性を反転して再び平担な波形が得られるまでの
時間τ内に、それ以前でスイッチしていた論理素子がリ
セットして零電圧状態になり、再びゲート回路が動作し
始める。上で説明した台形波はジョセフソンゲート回路
に対するマスター・クロックとして使われ、クロックタ
イムはＴ十τで与えられる。
このような、ジョセフソンゲート回路への電流供給方式
は、例えばＰ、Ｃ，Ａｒｎｅｔｔ 、Ｄ、Ｊ、Ｈｅｒｒ
ｅｌ 。
は、例えばＰ、Ｃ，Ａｒｎｅｔｔ 、Ｄ、Ｊ、Ｈｅｒｒ
ｅｌ 。
ＩＥ”Ｔｒａｎｓ 、ＶｏＬＭＴＴ−２８、ＰＰ５００
で詳しく説明されている。
で詳しく説明されている。
このような方式でジョセフソンゲート回路を駆動した時
に問題となるのは、いわゆるバンチスルー現象である。
に問題となるのは、いわゆるバンチスルー現象である。
バンチ・スルーとは、第３図で、クロックＡ内に非零電
圧状態にスイッチした論理素子が、時間τ内に零電圧状
態にリセットせずに次のクロックＢにおいてもスイッチ
したままになってしまう現象であって、パンチスルーが
生シると誤動作と々ってし１う。パンチスルーは確率事
象であり、それの生じる確率は、例えば１ｏ−１０とい
う非常に小さなものにしなければならない。
圧状態にスイッチした論理素子が、時間τ内に零電圧状
態にリセットせずに次のクロックＢにおいてもスイッチ
したままになってしまう現象であって、パンチスルーが
生シると誤動作と々ってし１う。パンチスルーは確率事
象であり、それの生じる確率は、例えば１ｏ−１０とい
う非常に小さなものにしなければならない。
パンチスルーの生じる確率は、素子の時定数とバイアス
供給電流波形（特にτとΔ）Ｋ大きく依存することが例
えばＥ、ｐＪ（ａｒｒｉｓ Ｗ、Ｈ，Ｃｈａｎｇ。
供給電流波形（特にτとΔ）Ｋ大きく依存することが例
えばＥ、ｐＪ（ａｒｒｉｓ Ｗ、Ｈ，Ｃｈａｎｇ。
ＩＥ” ’ｌ’ｒａｎｓ、ＶｏＬ、ＭＡＧ−１７，ＰＰ
６０３で知られている。
６０３で知られている。
この文献によれば、パンチスルーの生じる確率Ｐは、
一α・工
Ｐｏｃｅ 、ｒ、ｅ−ｗｐΔ
と表わされる。ここでαは２程度の定数、τｒは素子の
時定数２ｗｐは１０＋１２ｓｅｃ−１程度の定数である
。
時定数２ｗｐは１０＋１２ｓｅｃ−１程度の定数である
。
１／Ｔｒとｗｐを比較すると後者の方が１０倍以上大き
いことが簡単な計算から分る。
いことが簡単な計算から分る。
従って、理想的には、τ：Δであることが望ましい。
しかしながら、第１図、第２図に示した従来回路におい
ては、波形整形回路１のジョセフソン接合が大きなキャ
パシタンスを持っているのテ、ソれ自身がパンチスルー
を起こす確率が大きくなっているために、バイアス電流
波形は、第３図の実線で示したよりなΔ＝０の波形に々
ってしまっている。このようが波形は例えば文献り、Ｊ
、ＨｅｒｒｅｌＰ、Ｃ，Ａｒｎｅｔｔ Ｍ、ＫＡ！ｅｉ
ｎ ＡＩＰ Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃ−ｅｅｄ
ｉｎｇｓ、ＮＯ，４４ＰＰ４７０に見られる。
ては、波形整形回路１のジョセフソン接合が大きなキャ
パシタンスを持っているのテ、ソれ自身がパンチスルー
を起こす確率が大きくなっているために、バイアス電流
波形は、第３図の実線で示したよりなΔ＝０の波形に々
ってしまっている。このようが波形は例えば文献り、Ｊ
、ＨｅｒｒｅｌＰ、Ｃ，Ａｒｎｅｔｔ Ｍ、ＫＡ！ｅｉ
ｎ ＡＩＰ Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃ−ｅｅｄ
ｉｎｇｓ、ＮＯ，４４ＰＰ４７０に見られる。
従って従来回路においてパンチスルー確率ヲ下げるには
波形整形回路１の素子パラメータとそこに供給される電
流■ｓを適当に調節して、τを大きくするしか手段が々
い（素子の時定数τｒＢ、設計ルールを決定した段階で
ほぼ必然的に決まってしまう）。文献Ａ、Ｍｕｋｋｅｒ
ｊｅｅ Ｔ、Ｇｈｅｅｗａｅａ ＩＥ”ＩＥＤＭ８１
ＰＰ１２２によれば、パンチスルー確率を１ （）−２
０程度にするには、τ’；７００ Ｔ）ｇが必要トいう
実験結果が得られており、ジョセフソンコンピュータに
おいてクロンク時間ｉｎｓ以下を実現するのは従来技術
では不可能である。
波形整形回路１の素子パラメータとそこに供給される電
流■ｓを適当に調節して、τを大きくするしか手段が々
い（素子の時定数τｒＢ、設計ルールを決定した段階で
ほぼ必然的に決まってしまう）。文献Ａ、Ｍｕｋｋｅｒ
ｊｅｅ Ｔ、Ｇｈｅｅｗａｅａ ＩＥ”ＩＥＤＭ８１
ＰＰ１２２によれば、パンチスルー確率を１ （）−２
０程度にするには、τ’；７００ Ｔ）ｇが必要トいう
実験結果が得られており、ジョセフソンコンピュータに
おいてクロンク時間ｉｎｓ以下を実現するのは従来技術
では不可能である。
（Ｃ） 発明の目的
本発明は従来のこのような欠点を解消し、十分小さなパ
ンチスルー確率を得るようにしたものである。
ンチスルー確率を得るようにしたものである。
（ｄ） 発明の構成
上記目的を達成するための本発明はジョセフソン論理回
路において、ジョセフソンゲート回路と該ジョセフソン
ゲート回路にバイアス電流を供給するバイアス電流供給
回路とを備え、該バイアス電流供給回路は核ジョセフソ
ンゲート回路七電源との間に接続され、かつ骸ジョセフ
ソンゲート回路内のジョセフソン接合より臨界電流値が
小さく抑圧されたジョセフソン接合を有することを特徴
とする。
路において、ジョセフソンゲート回路と該ジョセフソン
ゲート回路にバイアス電流を供給するバイアス電流供給
回路とを備え、該バイアス電流供給回路は核ジョセフソ
ンゲート回路七電源との間に接続され、かつ骸ジョセフ
ソンゲート回路内のジョセフソン接合より臨界電流値が
小さく抑圧されたジョセフソン接合を有することを特徴
とする。
（ｅ）発明の実施例
以下、本発明を図面を用いて説明する。
第４図に本発明の一実施例を示す。回路構成は第２図と
ほとんど同じであるが、ジョセフソン接合５に並列にキ
ャパシタンス６が接続されている。
ほとんど同じであるが、ジョセフソン接合５に並列にキ
ャパシタンス６が接続されている。
このキャパシタンス６は、ジョセフソン接合５が高い確
率でパンチスルーを起こすためのものである。高周波で
第４図の回路を駆動した時、ジョセフソン接合５の電流
−電圧特性は第５図（ａ）のようになる（その特性は原
点に対して対称である）。
率でパンチスルーを起こすためのものである。高周波で
第４図の回路を駆動した時、ジョセフソン接合５の電流
−電圧特性は第５図（ａ）のようになる（その特性は原
点に対して対称である）。
７はジョセフソンゲート回路網の１つの論理素子で、図
においてこの素子は、非零電圧状態にスイ１．チしてお
り電流Ｉｇはほとんど負荷抵抗８を通って流れているも
のとする。波形整形回路１の電圧をＶＯとし、ジョセフ
ソン接合５の電圧をＶＪとすると、 Ｖｏ ＝ＶＪ（Ｉｇ ）＋ＲＬ 、 Ｉｇであるので、
素子を流れる電流Ｉｇは第５図（ａ）に示した作図によ
ってめられる。
においてこの素子は、非零電圧状態にスイ１．チしてお
り電流Ｉｇはほとんど負荷抵抗８を通って流れているも
のとする。波形整形回路１の電圧をＶＯとし、ジョセフ
ソン接合５の電圧をＶＪとすると、 Ｖｏ ＝ＶＪ（Ｉｇ ）＋ＲＬ 、 Ｉｇであるので、
素子を流れる電流Ｉｇは第５図（ａ）に示した作図によ
ってめられる。
この時のＩｇを時間軸上にプロットすると第５１！１２
Ｉ（１））の破線で示したような、接合５の電流−電圧
特性を反映した波形が得られる。接合５がギヤツブ電圧
Ｖｇ以下で大きな抵抗Ｒｓｇを持つことに対応して、平
担な領域Δが生じる。
Ｉ（１））の破線で示したような、接合５の電流−電圧
特性を反映した波形が得られる。接合５がギヤツブ電圧
Ｖｇ以下で大きな抵抗Ｒｓｇを持つことに対応して、平
担な領域Δが生じる。
従って、上で説明したように、論理素子７け小さなパン
チスルー確率を持つことに々る。６のキャパシタンスは
比誘電率の大きいＮｂの酸化膜を利用して作るのが望ま
しく、例えば３０μｍ口程度０大きさになる。
チスルー確率を持つことに々る。６のキャパシタンスは
比誘電率の大きいＮｂの酸化膜を利用して作るのが望ま
しく、例えば３０μｍ口程度０大きさになる。
第６図に本発明の他の実施例を示す。第４図の実施例で
は、ジョセフソン接合５け、キャノくシタンスが接続さ
れることによっていわば交流的に臨界電流が抑圧さねて
いたが、本実施例ではコントロール純９にコントロール
電流Ｉ ＣＯＮ を流すことによって直流的に臨界電流
が抑圧されている。
は、ジョセフソン接合５け、キャノくシタンスが接続さ
れることによっていわば交流的に臨界電流が抑圧さねて
いたが、本実施例ではコントロール純９にコントロール
電流Ｉ ＣＯＮ を流すことによって直流的に臨界電流
が抑圧されている。
第７図は、本発明の他の実施例で、接合５の具体的な構
造を示している。１６は強磁性体薄膜、１０ｕＮｂのグ
ランドブレーン、１１はＰ縁瞑、１２け下部電極 １３
は対向電極、１４は接合を形成する酸化膜、１５はグラ
ンドブレーンにおけられた穴である。この構成において
は、ジョセフソン接合５の臨界電流の抑圧は、グランド
ブレーンの穴１５に保持される磁束を接合１４につらぬ
かせることＫよって生ずる。強磁性体薄膜１６は字潟中
で一定方向に磁化させておけば良く、第６図のコントロ
ール電流のようん余分な直流電流を渡す必要が々い。ま
た本実施例において磁性体薄膜を使わすにコントロール
電流を流せる構造にしておいて、グランドブレーンの穴
１５に磁束を保持させても良い。この時にはコントロー
ル電流は初期動作時にのみ流せば良く、余計な直流電源
はいら々くなる。第７図のグランドブレーンの穴１５は
、不純物の打ち込み等でＮｂの超伝導性の弱められた領
域でおきかえても良い。
造を示している。１６は強磁性体薄膜、１０ｕＮｂのグ
ランドブレーン、１１はＰ縁瞑、１２け下部電極 １３
は対向電極、１４は接合を形成する酸化膜、１５はグラ
ンドブレーンにおけられた穴である。この構成において
は、ジョセフソン接合５の臨界電流の抑圧は、グランド
ブレーンの穴１５に保持される磁束を接合１４につらぬ
かせることＫよって生ずる。強磁性体薄膜１６は字潟中
で一定方向に磁化させておけば良く、第６図のコントロ
ール電流のようん余分な直流電流を渡す必要が々い。ま
た本実施例において磁性体薄膜を使わすにコントロール
電流を流せる構造にしておいて、グランドブレーンの穴
１５に磁束を保持させても良い。この時にはコントロー
ル電流は初期動作時にのみ流せば良く、余計な直流電源
はいら々くなる。第７図のグランドブレーンの穴１５は
、不純物の打ち込み等でＮｂの超伝導性の弱められた領
域でおきかえても良い。
尚、これ寸での実施例ではジョセフソン接合は１個のみ
であったが、直列あるいは並列にジョセフソン接合ｆ接
続しても良い。特に直列に接続した時には、上記Δの値
が変化する。またジョセフソン接合のみでなく、ジョセ
フソン接合に直列に抵抗が接続されても良い。
であったが、直列あるいは並列にジョセフソン接合ｆ接
続しても良い。特に直列に接続した時には、上記Δの値
が変化する。またジョセフソン接合のみでなく、ジョセ
フソン接合に直列に抵抗が接続されても良い。
（ｆ） 発明の詳細
な説明した通り、本発明によればジョセフソン素子のパ
ンチスルー覗、象を抑えることができるので、ゲート回
路網の誤動作を防止することができる。
ンチスルー覗、象を抑えることができるので、ゲート回
路網の誤動作を防止することができる。
第１図および第２図はそれぞれ従来のジョセフソン論理
回路を示す図、第３図はバイアス電流波形を示す図、第
４図は本発明の第１の実施例を示す図、第５図（ａ）、
■）は本発明の詳細な説明する図、第６図および第７図
はそれぞれ本発明の第２．第３の実施例を示す図である
。 Ｍにおいて、１は波形整形回路、４けジョセフソンゲー
ト回路網、５はジョセフソン接合、６はキャパシタンス
、７はジョセフソン素子、９はコントロール電流を示す
。
回路を示す図、第３図はバイアス電流波形を示す図、第
４図は本発明の第１の実施例を示す図、第５図（ａ）、
■）は本発明の詳細な説明する図、第６図および第７図
はそれぞれ本発明の第２．第３の実施例を示す図である
。 Ｍにおいて、１は波形整形回路、４けジョセフソンゲー
ト回路網、５はジョセフソン接合、６はキャパシタンス
、７はジョセフソン素子、９はコントロール電流を示す
。
Claims (1)
- ジョセフソンゲート回路網と、該ジョセフソン論理回路
にバイアス電流を供給するバイアス電流供給回路とを備
え、該バイアス電流供給回路は該ジョセフソンゲート回
路網と電源との間に接続され、かつ該ジョセフソンゲー
ト回路網内のジョセフソン接合より臨界電流値が小さく
抑圧されたジョセフソン接合を有することを特徴とする
ジョセフソン論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188247A JPH0656951B2 (ja) | 1983-10-07 | 1983-10-07 | ジョセフソン論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188247A JPH0656951B2 (ja) | 1983-10-07 | 1983-10-07 | ジョセフソン論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6080320A true JPS6080320A (ja) | 1985-05-08 |
| JPH0656951B2 JPH0656951B2 (ja) | 1994-07-27 |
Family
ID=16220355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58188247A Expired - Lifetime JPH0656951B2 (ja) | 1983-10-07 | 1983-10-07 | ジョセフソン論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656951B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5716752A (en) * | 1980-07-03 | 1982-01-28 | Matsushita Electric Ind Co Ltd | Water heater |
| JPS587926A (ja) * | 1981-06-30 | 1983-01-17 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | ジヨセフソン電源回路 |
| JPS6020636A (ja) * | 1983-07-14 | 1985-02-01 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導論理回路 |
-
1983
- 1983-10-07 JP JP58188247A patent/JPH0656951B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5716752A (en) * | 1980-07-03 | 1982-01-28 | Matsushita Electric Ind Co Ltd | Water heater |
| JPS587926A (ja) * | 1981-06-30 | 1983-01-17 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | ジヨセフソン電源回路 |
| JPS6020636A (ja) * | 1983-07-14 | 1985-02-01 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導論理回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0656951B2 (ja) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69511172T2 (de) | Versorgungsschaltung für eine Elektrolumineszenzlage | |
| DE69400222T2 (de) | Im Nulldurchgang schaltender Schaltwandler fester Frequenz | |
| US6697955B1 (en) | Method and apparatus for using an energy reserve to provide voltage to a power factor correction circuit in the event of a power interuption | |
| DE4234725A1 (de) | Gleichspannungswandler | |
| JPH03235517A (ja) | スイッチ回路 | |
| DE60222650T2 (de) | Resonante logiktreiberschaltung | |
| DE102014019718A1 (de) | Leistungswandlerschaltung | |
| JPH0358514A (ja) | ゲート制御回路 | |
| DE102014103026A1 (de) | Gleichrichterschaltung | |
| KR100199543B1 (ko) | 라인 전력 위상 제어회로 | |
| DE60318724T2 (de) | Taktgenerator für eine intergrierte schaltung | |
| DE69606899T2 (de) | Verlustarmer Leistungssteller | |
| JPS6080320A (ja) | ジヨセフソン論理回路 | |
| DE2825443C2 (de) | Logische Schaltung mit Feldeffekt- Transistoren | |
| US7002366B2 (en) | Superconducting constant current source | |
| JPS62261217A (ja) | Ｍｏｓトランジスタ回路 | |
| WO1995026077A1 (de) | Verlustarme integrierte schaltung mit reduziertem takthub | |
| JPH0832163B2 (ja) | 共振スイッチ回路 | |
| EP0905972A2 (en) | Flyback transformer | |
| DE4243907C2 (de) | Substratspannungserzeugungsschaltung | |
| DE69625349T2 (de) | Wechselrichter zum Speisen von Entladungslampen mit Vorrichtung zur Verbesserung des Leistungsfaktors | |
| JPS5816291Y2 (ja) | デンゲンカイロ | |
| JPH0234530B2 (ja) | ||
| JPH0965653A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2000165214A (ja) | クロックドコンパレータ |