JPS6079771A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は予備メモリセル列（または予備メモリセル行
）を有する半導体記憶装置に関し、特に予備列（ｔたは
予備行）選択プログラム回路に関するものである。

〔従来技術〕

第１図は従来の半導体記憶装置を示すブロック図であシ
、詳しくは予備列（または予備行）選択プルグラム回路
を示す。同図において、１紘アドレス入力信号線、２は
予備列（ｔたは予備行）選択プログラム回路、３は例え
ば第２図に示すように、最初紘導通状態に形成されるス
イッチ、４は予備列（または予備行）選択信号線である
。

なお、第２図に示すスイッチ３において、５は抵抗、６
はノードである。したがって、スイッチ３は最初、閉成
状態（導通状態）にあるので、ノード６は高レベルにな
る。次に、レーザブロウ。

レーザアニール、電気ヒユーズなどの方法によシスイツ
テ３を開放状態（非導通状態）に切シ替えると、ノード
６は低レベルになる。

次Ｋ、上記構成による半導体記憶装置、特に予備メモリ
セル列（ｉたは予備メモリセル行）と正規メモリセル列
（または正規メそリセル行）とを置換する場合のスイッ
チ３の切替え方法にりいて説明する。まず、スイッチ３
は予め全て閉成状態（または開放状態）である。次に、
置換したい正規メモリセル列（ｔたは正規メモリセル行
）に対応するアドレスがアドレス入力信号線１に入力さ
れたとき、予備列（または予備行）選択信号線に、。

選択信号が発生するように、スイッチ３のいくつかを、
何んらかの方法を用いて、閉成状態から開放状態（また
は開放状態から閉成状態）に切ル替える。したがって、
予備列（ｔたは予備行）選択プログラム回路２がこれら
のスイッチ３の切シ替えに・よシブログラムされたのち
は予備列（または予備行）が選択されたときに、置換さ
れた正規メモリセル列（または正規メモリセル行）が選
択されないような機能を予備列（または予備行）選択プ
ログラム回路などで実現するものである。

しかしながら、従来の半導体記憶装置はその予備列（ま
たは予備行）選択プログラム回路において、少なくとも
１個のスイッチの切ル替えに失敗した場合でも、正規メ
モリセル列（または正規メモリセル行）と予備メモリセ
ル列（ｉたは予備メモリセル行）との置換は行なえなく
なる。したがって、１個のメモリチップ中での置換した
い予備メモリセル列（または予備メモリセル行）の数が
増加するに従って、切シ替えるべきスイッチの数も増加
するので、予備メモリセル列（または予備メモリセル行
）で置換し、救済し得るＫもかかわらず、スイッチの切
シ替え失敗によシ、救済に失敗するメモリチップの数が
歩留において無視できなくなる欠点があった。

〔発明の概要〕

したがって、この発明の目的は予備列（または予備行）
選択プログラム回路において、複数個のスイッチのうち
、いくつかのスイッチの切ル替えに失敗しても、正規メ
モリセル列（または正規メモリセル行）と予備メモリセ
ル列（または予備メモリセル行）とを正しく置換できる
ようＫした半導体記憶装置を提供するものである。

このような目的を達成するため、この発明は正規メモリ
セルアレイと、この正規メモリセルアレイ中に不良メモ
リセル（または不良メモリセル群）があるとき、この不
良メモリセル（または不良メモリ七ル群）と置換される
少なくとも１つ以上の予備メモリセル列（または予備メ
モリセル行）と、この不良メモリセル（ｔたは不良メモ
リセル群）と予備メモリセル列（または予備メモリセル
行）との置換を実現するための予備列（または予備行）
選択プログラム回路とを備えた半導体記憶装置において
、前記予備列（または予備行）選択プログラム回路は複
数個のスイッチを有するスイッチ群回路を少なくとも１
組備え、各スイッチ群回路中の複数個のスイッチのうち
、少なくとも１個のスイッチを切ル替えることによシブ
ログラムが可能となるように冗長性を持たせるものであ
シ、以下実施例を用い【詳細に説明する。

〔発明の実施例〕

第３図はこの発明に係る半導体記憶装置の一実施例を示
すブロック図であり、詳しくは予備列（または予備行）
選択プログラム回路を示す。同図におい【、７ａ〜７ｎ
はそれぞれ第４図に示すように。

複数個のスイッチ８ａ〜８ｃを備えたスイッチ群回路で
ある。

なお、第４図に示すスイッチ群回路７ａ−７ｎは１例と
してそれぞれ３個のスイッチ８ａ〜８Ｃを備えた場合を
７示し、９３〜９Ｃは抵抗、１０はアンド回路、１１は
ノードである。

次に、上記構成による半導体記憶装置、特に予備メモリ
セル列（または予備メモリセル行）と正規メモリセル列
（または正規メモリセル行）とを置換する場合のスイッ
チ群回路７ａ〜Ｉｎの切シ替え動作について説明する。

まず、スイッチ群回路７１１１〜７ｎのそれぞれのスイ
ッチ８ＩＬ〜８Ｃの切シ替えがレーザプロウによる方式
に応用した場合。

各スイッチ８ａ〜８Ｃがアルミまたはポリシリコンなど
の材料からなるヒユーズであ夛、このヒユーズをレーザ
ブロウし℃断線させ、開放状態（非導通状態）にする。

この場合、レーザビームはヒユーズの中心に正確に照射
されれば、ヒユーズは断線するが、ヒユーズの中心から
ある程度以上ずれた位置に照射されると断線しない場合
がある。そこで、レーザビームの照射の目標を、例えば
ヒユーズ（スイッチ）８ｍに対してはあらかじめ、ある
程度左方向にずらせておき、ヒユーズ（スイッチ）８ｃ
に対してはあらかじめ、ある程度右方向にずらせておき
、ヒユーズ（スイッチ）８ｂに対してはヒユーズの中心
を目標におく。このように設定したのち、レーザビーム
を照射すると、レーザビームが目標の位置よシずれた場
合、ヒユーズ（スイッチ）８ｂは断線できなくとも、ヒ
ユーズ（スイッチ）８ａまたはヒユーズ（スイッチ）８
Ｃを断線することが可能である。このため、ノード１１
は低レベルになる。すなわち、スイッチ群回路１ａが１
開放状態（非導通状態）になる。このため、予備メモリ
セル列（または予備メモリセル行）と正規メモリセル列
（または正規メそリセル行）との置換を正しく行なうこ
とができる。このように、スイッチ群回路中の複数個の
スイッチのうち、少なくとも１個のスイッチが開放状態
（非導通状態）Ｋなればノード１３を低レベルにするこ
とができる。

なお、上述の実施例ではスイッチ群回路中のスイッチの
個数が３個の場合について説明したが。

スイッチの個数は２個以上であれば何個であってもよい
ことはもちろんである。また、上述の実施例ではアンド
回路を用いたスイッチ群回路を用いたが、オア回路を用
いて構成してもよいことはもちろんである。また、上述
の実施例ではスイッチがレーザビームによるヒユーズの
断線を利用した場合にりいて説明したが、電気ヒユーズ
やレーザアニールを利用したスイッチであっても同様に
できることはもちろんである。また、上述の実施例では
予備列（ｔたは予備行）選択プログラム回路について説
明したが、他のスイッチ回路についても同様にできるこ
とはもちろんである。

〔発明の効果〕

以上詳細に説明したようＫ、この発明に係る半導体記憶
装置によれば、複数個のスイッチのうち。

少なくとも１個以上のスイッチの切シ替えに成功すれば
よいため、スイッチの切シ替え成功率が低くとも、不良
メモリセルを含むチップの救済率を高めることができる
効果がある。

【図面の簡単な説明】

第１図は従来の半導体記憶装置を示すブロック図、第２
図は第１図のスイッチの詳細を示す回路図、第３図はこ
の発明に係る半導体記憶装置の一実施例を示すブロック
図、第４図は第３図のスイッチ群回路の詳細を示す回路
図である。 １・・・・アドレス入力信号線、２・・・・予備列（ま
たは予備行）選択プログラム回路、３・・・・スイッチ
、４・・・・予備列（または予備行）選択信号線、５・
・・・抵抗、６・・・・ノード、７ａ〜１ｎ・・・・ス
イッチ群回路、　８ａ〜８ｃ　・・・・スイッチ、９ａ
〜９ｃ・・・・抵抗、１０・・・・アンド回路、１１・
・・・ノード。 なお、図中、同一符号は同一または相尚部分を示す。

Claims (1)

【特許請求の範囲】
1. 正規メモリセルアレイと、この正規メモリセルアレイ中
   に不良メモリセル（または不良メモリセル群）があると
   き、この不良メモリセル（または不良メモリセル群）と
   置換される少なくとも１つ以上の予備メモリセル列（ま
   たは予備メモリセル行）と、この不良メモリセル（ｔた
   け不良メモリセル群）と予備メモリセル列（または予備
   メモリセル行）との置換を実現するだめの予備列（また
   は予備行）選択プルグラム回路とを備えた半導体記憶装
   置において、前記予備列（または予備行）選択プルグラ
   ム回路は複数個のスイッチを有するスイッチ群回路を少
   なくとも１組備え、各スイッチ群回路中の複数個のスイ
   ッチのうち↓少なくとも１個のスイッチが切シ替えられ
   ることにより、プログラムが可能となるように冗長性を
   持たせたことを特徴とする半導体記憶装置。