JPS6079433A - Program processor - Google Patents
Program processorInfo
- Publication number
- JPS6079433A JPS6079433A JP18820883A JP18820883A JPS6079433A JP S6079433 A JPS6079433 A JP S6079433A JP 18820883 A JP18820883 A JP 18820883A JP 18820883 A JP18820883 A JP 18820883A JP S6079433 A JPS6079433 A JP S6079433A
- Authority
- JP
- Japan
- Prior art keywords
- area
- circuit
- program
- instructions
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、データ処理装置における特殊命令のシミュレ
ーション動作の処理を行なうプログラム処理装置に関す
る−
従来技術
従来、この種のデータ処理装置における、プログラム処
理方式では、特殊命令奮シミュレーションする場合、特
殊命令を認識した時点で一般の割込み機構を弁して例え
は、システム・プログラムの制御下で、特殊命令全シュ
ミレートした後、特殊命令の次のステップへ戻すという
方式がとられている。従って、上記のように相殊命令の
シミュレーションに割込機構を用いるために、実行時間
が多くかかるという欠点がある。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a program processing apparatus for processing simulation operations of special instructions in a data processing apparatus. When simulating a special command, the general interrupt mechanism is activated as soon as the special command is recognized, and after simulating all the special commands under the control of the system program, the process returns to the next step of the special command. A method is being adopted. Therefore, since an interrupt mechanism is used for simulating a unique instruction as described above, there is a drawback that a large amount of execution time is required.
発明の目的
本発明の目的は上記欠点全解決し、高速に命令のシミュ
レーションをできるようにしたプログラム処理装置を提
供することにある。OBJECTS OF THE INVENTION It is an object of the present invention to provide a program processing device which solves all of the above-mentioned drawbacks and enables high-speed instruction simulation.
発明の構成
不発明の装置は、命令を記憶領域から順次とり出して実
行するプログラム処理装置において。Structure of the Invention The inventive device is a program processing device that sequentially retrieves instructions from a storage area and executes them.
記憶領域をプログラム領域とハードウェア領域に分割し
プログラム領域に存在するシミュレーション命令を検出
する検出手段と、
この検出手段によるシミュレーション命令検出に応答し
てそのシミュレーション命令に対応したハードウェア領
域の命令群のアドレスを与える手段と、
前記ハードウェア領域の命令群を実行中であることを示
す状態を保持する保持手段と、この保持手段の状態に従
って記憶領域に対するアクセスをハードウェア領域とプ
ログラム領域とに切換える手段と、
前記ハードウェア領域の命令群実行中に割込み機構？抑
止する抑止手段とを含む・
発明の実施例
次に不発明について図面を参照して詳細に説明する。A detection means for dividing a storage area into a program area and a hardware area and detecting a simulation instruction existing in the program area; and a detection means for detecting a simulation instruction existing in the program area; means for giving an address; holding means for holding a state indicating that a group of instructions in the hardware area is being executed; and means for switching access to the storage area between the hardware area and the program area according to the state of the holding means. And, is there an interrupt mechanism during the execution of instructions in the hardware area? Embodiments of the Invention Next, the non-invention will be described in detail with reference to the drawings.
８Ｆ！１図ヲ参照すると、メモリ領域は、ハードウェア
領域とプログラム領域とに区分されている。8F! Referring to FIG. 1, the memory area is divided into a hardware area and a program area.
不実施例においては、一般のプログラムはプログラム領
域のなかで実行されている。In non-embodiments, general programs are executed within the program area.
しかし、プログラム実行中にシミュレーション全必要と
する特殊命令全検出した場合には、第２図に示す機構に
より、ハードウェア領域に存在する命令群を実行するこ
と盆可能にし、割込機構を′ＪＰ″ｊることなく、プロ
グラム全実行することができる。この様子を、第２図を
参照しながら説明する・第２図を参照すると、不発明の
一天癲例であるプログラム処理装＃ｌは記憶装置２と１
Ｈ号線１０００゜１００１．１００９．１０１０ で接
続されている。また、プログラム処理装置ｌは、命令と
り出し回路１００゜アドレス変換回路１ｏ３．実行回路
１ｏ４．モード制御回路１ｏ１．および割込制御回路１
’０２’に備えている。However, if all special instructions required for simulation are detected during program execution, the mechanism shown in Figure 2 enables the execution of instructions existing in the hardware area, and the interrupt mechanism is The entire program can be executed without any ``j''.This situation will be explained with reference to Fig. 2.Referring to Fig. 2, the program processing device #l, which is an example of an uninvented development, has no memory. Devices 2 and 1
It is connected by Line H 1000°1001.1009.1010. The program processing device 1 also includes an instruction fetch circuit 100, an address conversion circuit 1o3. Execution circuit 1o4. Mode control circuit 1o1. and interrupt control circuit 1
We are preparing for '02'.
今、プログラム領域２０２の一般プログラムが走行して
いたとする。命令と９出し回路１００は、命令アドレス
をアドレス変換回路１０３に送り、順次命令をとフ出し
ていく、この命令のなかに特殊命令が存在した時、第３
図に示す、命令のデコード回路３０５が、その命令全検
出しモード制御回路１０１に信号線１００４’を介して
通知する１通知を受けたモード制御回路１０１は、特殊
命令をシミュレートするハードウェア領域のプログラム
のアドレスを作成し第３図に示す信号線３００１に送出
するとともに、モードフリップ・フロップ３０２をセッ
トして、アドレス変換回路に、先の１Ｈ号線３０ｏｔｉ
弁して送出したアドレスから命令金とり出すようｉＣ１
＝号線３００２を介して指示を与える。Assume that a general program in the program area 202 is currently running. The instruction and 9 output circuit 100 sends the instruction address to the address conversion circuit 103 and sequentially outputs the instructions. When there is a special instruction among these instructions, the third
As shown in the figure, the instruction decoding circuit 305 detects all the instructions and notifies the mode control circuit 101 via the signal line 1004'. Create an address for the program and send it to the signal line 3001 shown in FIG.
iC1 commanded to take out the command money from the address sent.
= Give instructions via line 3002.
第２図では、信号線３００１．および３００２は、まと
めて、信号線１００５により示している。ハードウェア
領域の命令ＫＪ：るシミュレーションの終了は、実行回
路１０４によη検出され１１号線１００６を介してモー
ド制御回路１０１に通知される。この通知によりモード
・クリップフロップ３０２をリセットして、特殊命令の
シミュレーション全終了する。また、特殊命令全検出の
ハードウェア領域の命令の実行は、あたかも特殊命令１
つが実行されているように見える必要がある（つまり）
〜−ドウエア領域の命令の切れ目が見えてはいけない）
。In FIG. 2, signal lines 3001. and 3002 are collectively indicated by a signal line 1005. The end of the simulation of the instruction KJ in the hardware area is detected by the execution circuit 104 and is notified to the mode control circuit 101 via line 11 1006. This notification resets the mode clip-flop 302 and completes the special instruction simulation. In addition, the execution of instructions in the hardware area of special instruction all detection is as if special instruction 1
should appear to be running (i.e.)
~-The break between instructions in the domain area must not be visible)
.
従って、信号線１００７ｆｆｉ介してモードフリップ７
０ツブ３０２が１オン”の間は１割込を発生しないよう
割込制御回路１０２に通知し、割込機４Ａ全抑止してい
る。この様子は第３図においてモードフリップ７０ツブ
３０２の出力で要込要因をケート３０６で抑止すること
Ｋより実現し得る。不実施例ではモードフリップ７０ツ
ブ’ｆｉｌ−Ｊえているが、他の手段により切り換える
ことも可能である。Therefore, the mode flip 7
While the 0 knob 302 is "1 ON", the interrupt control circuit 102 is notified not to generate 1 interrupt, and the interrupt machine 4A is completely inhibited.This situation can be seen in the output of the mode flip 70 knob 302 in This can be realized by suppressing the factors that require the mode by using the gate 306. In the non-embodiment, the mode flip 70 is used, but it is also possible to switch by other means.
不発明には、シミュレーション命令金検出しその処理全
プログラム領域のプログラムから７１−ドウエア領域の
命令群に移すことを可能なように構成することにより、
プログラムのオーバヘッドを軽減できるという効果があ
る。According to the present invention, by configuring the system so that it is possible to detect simulation instructions and transfer the processing from the program in the entire program area to the instruction group in the 71-ware area,
This has the effect of reducing program overhead.
第１図は、メモリ領域の分割を示す図、第２図は１本発
明の一実施例を示す図、および第３図は。
本発明の一実施例全部分的に示す図である。
第１図から第３図において、１・・・・・・データ処理
装置、２・・・・・・記憶装置、ｉｏｏ・・・・・・命
令とり出し回路、１０１・・・・・モード制御回路、１
ｏ２・・・・・・割込制御回路、１０３・・・・・・ア
ドレス変換回路、 １０４・・・・・実行回路、３０２
，３０３・山・・フリップ・７０ツブ。
第 ／ 図
第 ２ 図
メ℃り
栴 ３ 閉FIG. 1 is a diagram showing division of a memory area, FIG. 2 is a diagram showing an embodiment of the present invention, and FIG. 3 is a diagram showing an embodiment of the present invention. 1 is a diagram partially showing an embodiment of the present invention; FIG. In FIGS. 1 to 3, 1...data processing device, 2...storage device, ioo...instruction retrieval circuit, 101...mode control circuit, 1
o2...Interrupt control circuit, 103...Address conversion circuit, 104...Execution circuit, 302
,303・mountain・・flip・70 whelk. Figure 2 Figure 3 Closed
Claims (1)
処理装置において、 記憶領域をプログラム領域とハードウェア領域とに分割
しｌプログラム領域に存在するシミュレーション命令全
検出する検出手段と、 この検出手段によるシミュレーション命令検出に応答し
てｌそのシミュレーション命令に対応したハードウェア
領域の命令群のアドレスを与える手段と、 前記ハードウェア領域の命令群を実行中であることを示
す状態を保持する保持手段と、この保持手段の状態に従
って記憶領域に対するアクセスｑハードウェア領域とプ
ログラム領域とに切り換える手段と。 前記ハードウェア領域の命令群笑行中に割込み機構を抑
止する抑止手段と金含むこと全特徴とするプログラム処
Ｊ８！装置。[Scope of Claim] In a program processing device that sequentially extracts and executes instructions from all storage areas, the storage area is divided into a program area and a hardware area, and detection means detects all simulation instructions existing in the program area; In response to the detection of a simulation instruction by the detection means, means for providing an address of a group of instructions in a hardware area corresponding to the simulation instruction, and maintaining a state indicating that the group of instructions in the hardware area is being executed. holding means; and means for switching access to the storage area between the hardware area and the program area according to the state of the holding means. A program program J8 all characterized by including a suppressing means for suppressing an interrupt mechanism during execution of a group of instructions in the hardware area. Device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18820883A JPS6079433A (en) | 1983-10-07 | 1983-10-07 | Program processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18820883A JPS6079433A (en) | 1983-10-07 | 1983-10-07 | Program processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6079433A true JPS6079433A (en) | 1985-05-07 |
Family
ID=16219655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18820883A Pending JPS6079433A (en) | 1983-10-07 | 1983-10-07 | Program processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6079433A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63111152U (en) * | 1986-08-12 | 1988-07-16 | ||
| JPS6452469A (en) * | 1987-08-21 | 1989-02-28 | Ijiri Seiji | Method for sterilizing, asceptic and antifungal treatment of material or processed product composed of synthetic resin, rubber, synthetic fiber, metal or ceramics |
| US4906464A (en) * | 1987-12-26 | 1990-03-06 | Shinagawa Fuel Co., Ltd. | Method for preparing dispersions containing antibiotic power |
| US4938955A (en) * | 1987-04-22 | 1990-07-03 | Shingawa Fuel Co., Ltd | Antibiotic resin composition |
| US4938958A (en) * | 1986-12-05 | 1990-07-03 | Shinagawa Fuel Co., Ltd. | Antibiotic zeolite |
| US5556699A (en) * | 1987-06-30 | 1996-09-17 | Shingawa Fuel Co. Ltd. | Antibiotic zeolite-containing film |
| US6929705B2 (en) | 2001-04-30 | 2005-08-16 | Ak Steel Corporation | Antimicrobial coated metal sheet |
-
1983
- 1983-10-07 JP JP18820883A patent/JPS6079433A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63111152U (en) * | 1986-08-12 | 1988-07-16 | ||
| US4938958A (en) * | 1986-12-05 | 1990-07-03 | Shinagawa Fuel Co., Ltd. | Antibiotic zeolite |
| US4938955A (en) * | 1987-04-22 | 1990-07-03 | Shingawa Fuel Co., Ltd | Antibiotic resin composition |
| US5556699A (en) * | 1987-06-30 | 1996-09-17 | Shingawa Fuel Co. Ltd. | Antibiotic zeolite-containing film |
| JPS6452469A (en) * | 1987-08-21 | 1989-02-28 | Ijiri Seiji | Method for sterilizing, asceptic and antifungal treatment of material or processed product composed of synthetic resin, rubber, synthetic fiber, metal or ceramics |
| JPH0416179B2 (en) * | 1987-08-21 | 1992-03-23 | Ijiri Seiji | |
| US4906464A (en) * | 1987-12-26 | 1990-03-06 | Shinagawa Fuel Co., Ltd. | Method for preparing dispersions containing antibiotic power |
| US6929705B2 (en) | 2001-04-30 | 2005-08-16 | Ak Steel Corporation | Antimicrobial coated metal sheet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6079433A (en) | Program processor | |
| GB1121968A (en) | Improvements in data processing apparatus | |
| JPS5580158A (en) | False fault generation control system | |
| JP2808757B2 (en) | Microprocessor for debugging | |
| JPS60142744A (en) | Multiple language processing system | |
| JPS60124746A (en) | Data processing unit | |
| JPS59100959A (en) | Composite processor system | |
| JPS57199052A (en) | Data processing device | |
| JPS59202547A (en) | Debugging device | |
| JPH0229833A (en) | Maintenance diagnostic system | |
| JPS59116857A (en) | Processor for microprogram control data | |
| JPS59163653A (en) | Debug device | |
| JPS6319040A (en) | Information processor | |
| JPH04149716A (en) | Information processor | |
| JPS60142425A (en) | Scanning control system | |
| JPS61220035A (en) | Interruption generating circuit | |
| JPS63197249A (en) | Stall detecting circuit | |
| JPS63177232A (en) | Information processor | |
| JPS63118849A (en) | Tracer control system | |
| JPS6398033A (en) | Microprogram controller | |
| JPH04273356A (en) | Input/output controller | |
| JPS60230258A (en) | Memory controlling system of multi-processor | |
| JPH0418655A (en) | Data processor | |
| JPS60160462A (en) | Communicating device between processors | |
| JPH0281142A (en) | Information processor |