JPS607778A - Photoelectric conversion semiconductor device - Google Patents

Photoelectric conversion semiconductor device

Info

Publication number
JPS607778A
JPS607778A JP58115640A JP11564083A JPS607778A JP S607778 A JPS607778 A JP S607778A JP 58115640 A JP58115640 A JP 58115640A JP 11564083 A JP11564083 A JP 11564083A JP S607778 A JPS607778 A JP S607778A
Authority
JP
Japan
Prior art keywords
electrode
photoelectric conversion
semiconductor
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58115640A
Other languages
Japanese (ja)
Inventor
Shunpei Yamazaki
山崎 「しゆん」平
Kenji Ito
健二 伊藤
Satsuki Watabe
渡部 五月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP58115640A priority Critical patent/JPS607778A/en
Priority to DE8383307192T priority patent/DE3382695T2/en
Priority to GB08331398A priority patent/GB2133617B/en
Priority to AU21658/83A priority patent/AU553135B2/en
Priority to EP83307192A priority patent/EP0113959B1/en
Priority to KR1019830005552A priority patent/KR900004824B1/en
Publication of JPS607778A publication Critical patent/JPS607778A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

PURPOSE:To improve the manufacturing yield of the title device by employing the laser scribe method and the laser oxidation method for opening holes for serial connection and dividing into the individual elements in the laminate of a transparent conductive film consisting of ITO and a polycrystalline Si layer having a P-I-N junction formed on the transparent substrate such as of glass or the like. CONSTITUTION:A glass substrate 1 is coated by a transparent conductive film 2 consisting of ITO and etc. followed by irradiation with a laser beam to open a first hole 13 which divides the film into a first element 31, a second element 11 and other electrodes. Next, a non-single crystal Si layer 3 comprising a P-I-N junction is deposited over the whole surface with surrounding those elements. A second hole 18 adjacent to the hole 13 previously opened is opened by the similar method to expose the surface of the substrate 1. After that, an ITO film 45 and the reflection metal 46 are deposited with lamination and an oxidation region 20 which will become the third hole adjacent to the hole 18 is formed by the laser oxidation method after which these elements are connected in series.

Description

【発明の詳細な説明】 この発明は、光照射により光起電力を発生しうる接合を
少なくとも1つ有するアモルファス半導体を含む非単結
晶半導体を絶縁表面を有する基板上に設けられた光電変
換素子(単に素子ともいう)を複数個電気的に直列接続
して、高い電圧の発生を可能にさせた光電変換装置(以
下、単に装置という)に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a photoelectric conversion element ( The present invention relates to a photoelectric conversion device (hereinafter simply referred to as a device) that is capable of generating high voltage by electrically connecting a plurality of elements (also simply referred to as elements) in series.

この発明は、マスクレス、プロセスであってレーザ・ス
クライブ方式(以下LSという)およびレーザ酸化(し
〜ザ・オキシディジョン、以下LOという)を用いた。
This invention is a maskless process that uses a laser scribing method (hereinafter referred to as LS) and a laser oxidation method (hereinafter referred to as LO).

かかる装置における上側の第2の電極をLOまたはLO
とLSとを併用して、分離溝を設置する部分の電極材料
下の半導体を絶縁物に変成し、埋置して隣同志の素子の
第2の電極間の電気的分離を行うことを目的としている
The upper second electrode in such a device is called LO or LO
The purpose is to transform the semiconductor under the electrode material in the part where the separation groove is installed into an insulator by using both and LS in combination, and bury it to electrically isolate the second electrodes of adjacent elements. It is said that

本発明の装置における素子の配置、大きさ、形状は設計
仕様によって決められる。しかし本発明の内容を簡単に
するため、以下の詳細な説明においては、第1の素子の
下側(基板側)の第1の電極と、その右隣りに配置した
第2の素子の第2の電極(半導体上即ち基板から離れた
側)とを電気的に直列接続させた場合のパターンを基と
して記す。
The arrangement, size, and shape of elements in the device of the present invention are determined by design specifications. However, in order to simplify the content of the present invention, in the following detailed description, the first electrode on the lower side (substrate side) of the first element and the second electrode of the second element disposed on the right side thereof will be described. The pattern is based on the case where the electrodes (on the semiconductor, that is, on the side away from the substrate) are electrically connected in series.

かかるパターンにおいて、第1の素子および第2の素子
のそれぞれの第2の電極を互いに電気的に分離する分離
溝に、非単結晶半導体の酸化物絶縁物またはその上面の
電極の酸化物絶縁物を主成分とし、かかる絶縁物を埋置
充填して設けたことを特長としている。さらに本発明は
この分離溝を第1の素子の半導体上にわたって設け、そ
の深さく以下わたり深さという)を10〜150 μと
することにより、製造上の歩留り向上の冗長度を設けた
ことを特長としている。− この発明は、第2の電極材料を分離して複数の第2の電
極を構成させる分離溝を酸化物絶縁物で充填し、その下
側の非単結晶半導体の表面をこの絶縁物によりパッシベ
イション(劣化防止用保護)物として設けることにより
、高信頼性を有する光電変換装置を設けることを特徴と
している。
In such a pattern, an oxide insulator of a non-single-crystal semiconductor or an oxide insulator of an electrode on the upper surface of the isolation trench electrically isolates the second electrodes of the first element and the second element from each other. The main component is that the insulating material is buried and filled. Furthermore, the present invention provides redundancy for improving manufacturing yield by providing this separation trench over the semiconductor of the first element and setting the depth (hereinafter referred to as "cross depth") to 10 to 150 μm. It is a feature. - This invention fills a separation groove that separates the second electrode material to form a plurality of second electrodes with an oxide insulator, and then uses this insulator to passivate the surface of the non-single crystal semiconductor underneath. It is characterized by providing a highly reliable photoelectric conversion device by providing it as a protection device (protection for preventing deterioration).

この発明は半導体が非単結晶半導体であって、電気的導
電性が6p =104(ocm)−’、σd =10 
〜10−’(Ωc m >−’ときわめて低いことを利
用し、この半導体の厚さの0.3〜0.7μに比べて5
倍以上のわたり深さとすることにより、十分絶縁するこ
とが可能となることを応用して、この第1および第2の
素子のそれぞれの第2の電極同志を互いにアイソレイシ
ョン(電気約分%it)を行うことにある。
In this invention, the semiconductor is a non-single crystal semiconductor, and the electrical conductivity is 6p = 104 (ocm)-', σd = 10
~10-'(Ωc m >-', which is extremely low, compared to the thickness of this semiconductor of 0.3 to 0.7μ,
Applying the fact that sufficient insulation can be achieved by making the crossing depth more than double, the second electrodes of each of the first and second elements are isolated from each other (electrical approximately %it ).

即ち電気的絶縁性は分離溝のIJを厚さに比べて5倍以
上(2,5μ以上好ましくは20〜60μ)有すると、
101倍もその絶縁性が指数関数的に増大し電極間を1
04Ω/ctn以上も有せしめることができるという非
単結晶半導体の特性を応用したものである。
That is, the electrical insulation property is determined by having the IJ of the separation groove 5 times or more (more than 2.5μ or more preferably 20 to 60μ) than the thickness.
The insulation property increases exponentially by 101 times, and the distance between the electrodes increases by 101 times.
This is an application of the characteristic of non-single crystal semiconductors that they can have a resistance of 0.4 Ω/ctn or more.

従来、集積化ハイブリッド構造の光電変換装置において
、マスク合わせ方式を用いていた。そのため、連結部は
5〜1mmの巾を必要としていた。
Conventionally, a mask alignment method has been used in a photoelectric conversion device having an integrated hybrid structure. Therefore, the connecting portion required a width of 5 to 1 mm.

しかし、他方本発明はその必要面積を1/10〜1 /
100としたものである。即ち連結部の11を350〜
10μ好ましくは200〜50μにすることにより、こ
の連結部を5〜50段を必要とする光電変換装置のパネ
ルの光起電力発生用面積(有効面積または実効面積とい
う)を、従来の75〜50%より97〜90%にまで高
め、実効変換効率を10〜20%も実質的に向上せしめ
たことを特徴としている。
However, on the other hand, the present invention reduces the required area by 1/10 to 1/1/
100. In other words, the connecting part 11 is 350 ~
By setting the coupling portion to 10μ, preferably 200 to 50μ, the area for photovoltaic generation (referred to as effective area or effective area) of a panel of a photoelectric conversion device that requires 5 to 50 stages of connection parts can be reduced from the conventional 75 to 50μ. % to 97-90%, and the effective conversion efficiency is substantially improved by 10-20%.

この発明はLS方式(第1および第2の開溝の作製にL
Sを用い、第3の分離溝はLOまたはLOとLSとの併
用を用いる)によるマスクレス工程であって、この製造
工程においては前工程で形成された開溝ヲ50〜300
倍に拡大してテレビジョン等に映し、このモニターされ
た開溝をコンピュータ(マイクロコンピュータ)内にア
ドレスさせる。さらにこのインプットされた情報を基準
として、そこよりのシフト量とメモリに記憶させた情報
とを合わせて、次工程で作られる開溝の位置を規定する
This invention uses the LS method (L
This is a maskless process in which the third separation groove uses LO or a combination of LO and LS), and in this manufacturing process, the opening grooves formed in the previous process are separated by 50 to 300 mm.
The image is enlarged twice and displayed on a television or the like, and the monitored open groove is addressed in a computer (microcomputer). Furthermore, using this input information as a reference, the position of the open groove to be created in the next process is defined by combining the amount of shift from there with the information stored in the memory.

そしてこの規定された位置にLS用のレーザ光例えば波
長1.06μのYAGレーザ(焦点距離40mm、レー
ザ光径40μ)または計レーザ(波長0.48μ、光径
15μ)を照射させる。さらにレーザ光を例えば1m/
分の速さで移動せしめ、前工程と従属関係の開溝または
分離溝を作製せしめる。
Then, a laser beam for LS, for example, a YAG laser (focal length: 40 mm, laser beam diameter: 40 μm) with a wavelength of 1.06 μm or a meter laser (wavelength: 0.48 μm, optical diameter: 15 μm) is irradiated onto this defined position. Furthermore, the laser beam is e.g.
It moves at a speed of 1 minute, and creates an open groove or separation groove that is subordinate to the previous process.

本発明のLSおよびLOは、実質的にコンピュータ制御
されたセルファラインカ法を行うことができる超高精度
方式であるという他の特長を有する。
The LS and LO of the present invention have the additional advantage of being ultra-high precision systems capable of performing essentially computer-controlled self-aligner methods.

このため従来より知られたマスク合わせ方式で必要なマ
スクのずれ、そり、合わせ精度に対する製造歩留りの低
下等の全ての製造での、価格増、歩留り減の原因を一気
に排除せしめたことを特長とする。
Therefore, the feature is that all causes of price increases and yield decreases in manufacturing, such as mask misalignment, warping, and decreases in manufacturing yield due to alignment accuracy, which are required in conventional mask alignment methods, are eliminated at once. do.

従来、光電変換装置即ち同一基板上に複数の素子を配置
し、それを集積化、アレー化または複合化した装置はそ
の実施例が多く知られている。
Conventionally, many examples of photoelectric conversion devices, that is, devices in which a plurality of elements are arranged on the same substrate and are integrated, arrayed, or composited, are known.

例えば特開昭55−4994 、特開昭55−1242
74さらに不発門人の出願になる特願昭54−9009
7/90098/90099 (昭和54.7.16出
願)が知られている。
For example, JP-A-55-4994, JP-A-55-1242
74 In addition, a patent application filed by a dud student in 1984-9009
7/90098/90099 (filed on July 16, 1972) is known.

本発明の光電変換装置、特に薄膜型光電変換装置にあっ
ては、それぞれの薄膜層である電極用導電性層、また半
導体層はともにそれぞれ500〜3000人、0.2〜
0.8μの薄さであり、LS、LO方式を用いることに
より、コンピュータ・コントロール方式の自動マスク合
わせが可能なことが」′す明した。
In the photoelectric conversion device of the present invention, particularly in the thin film type photoelectric conversion device, each of the thin film layers, the conductive layer for electrodes and the semiconductor layer, each has a capacity of 500 to 3000 people and 0.2 to 3000 people, respectively.
It is 0.8μ thin, and by using the LS and LO methods, it is possible to perform automatic mask alignment using a computer control method.

さらに、第3の分離溝は第2の@極とLSにより分離切
断するのではなく、電極材料またはその下の半導体材料
を酸化物に変成して絶縁物化する。
Further, the third isolation groove is not separated and cut by the second @ electrode and LS, but the electrode material or the semiconductor material thereunder is transformed into an oxide and made into an insulator.

このため従来、レーザ光処理においては深さ制御がきわ
めて困難であったが、本発明においては、第3の電気的
分離を開溝を作るのではなく、酸化物に変成することに
より成就したものである。
For this reason, it has been extremely difficult to control the depth in conventional laser light processing, but in the present invention, this was achieved by converting the third electrical isolation into an oxide instead of creating an open groove. It is.

このため、第2の電極材料の分割がLSと異なり高い製
造歩留りで高精度に成就することが可能となった。
Therefore, unlike LS, division of the second electrode material can be achieved with high precision and high manufacturing yield.

その結果、製造コストの低下をもたらし、500円/W
の製造も可能となり、その製造規模の拡大により100
〜200円/Wも可能に成ったというきわめて画期的な
光電変換装置を提供することにある。
As a result, the manufacturing cost was reduced to 500 yen/W.
It is now possible to manufacture 100
The objective is to provide an extremely innovative photoelectric conversion device that can be sold for up to 200 yen/W.

以下に図面に従って従来例および本発明の構造を記す。A conventional example and the structure of the present invention will be described below according to the drawings.

第1図は従来より知られたマスク合わせ方式の光電変換
装置の縦断面図である。
FIG. 1 is a longitudinal sectional view of a conventionally known photoelectric conversion device using a mask alignment method.

図面において透光性基板(例えばガラス坂)(1)上に
第1の電極を構成する透光性導電膜(CTFと略記する
)を第1の、マスク合わせ工程により選択的に形成する
In the drawings, a transparent conductive film (abbreviated as CTF) constituting a first electrode is selectively formed on a transparent substrate (for example, a glass slope) (1) by a first mask alignment step.

さらに半導体層(3)を第2のマスク合わせ工程により
同様に選択的に形成させる。
Further, a semiconductor layer (3) is similarly selectively formed by a second mask alignment step.

さらに第3のマスク合わせ工程によ・り第2の電極(4
)が設けられている。
Furthermore, the second electrode (4
) is provided.

第1図において、素子(11)、(31)との間に連結
部(12)を有し、第1の電極(37)と第2の電極(
38)は(14)の上表面で電気的に連結する。この部
分を(39)の第2の電極がマスクのはけで発生ずる拡
がりをも含めてショートシてはいけないため、1〜5m
m例えば3mmの広い間隙(6)を必要とする。
In FIG. 1, there is a connecting part (12) between the elements (11) and (31), and the first electrode (37) and the second electrode (
38) is electrically connected to the upper surface of (14). This part should not be short-circuited, including the spread caused by the brushing of the mask, so the second electrode (39) should not be short-circuited by 1 to 5 m.
A wide gap (6) of, for example, 3 mm is required.

さらに連結部(12)における第2の電極を分νill
する領域(6)においては、半導体の表面(28)が外
部に露呈し、さらに第1の電極の一部すらも露呈してし
まっている。このためこの領域(6)にて第1の電極(
39)と第2の電極(37)とが電気的にショー1〜し
ないようにするため、半導体表面(28)での合わせ精
度は製造歩留りにきわめて重要であり、結果として連結
部(12)が広くなってしまった。加えて第1の電極(
37)と第2の電極(39)は半導体表面(28)を経
てリークしやすく、信頼性の低下をもたらしてしまって
いた。
Furthermore, the second electrode in the connecting part (12) is
In the region (6), the semiconductor surface (28) is exposed to the outside, and even a part of the first electrode is exposed. Therefore, the first electrode (
39) and the second electrode (37), alignment accuracy on the semiconductor surface (28) is extremely important for manufacturing yield, and as a result, the connection part (12) It has become wider. In addition, the first electrode (
37) and the second electrode (39) tend to leak through the semiconductor surface (28), resulting in a decrease in reliability.

これらの欠点より、製造プロセス上において何等の余分
の工程を加えることなしに、第1の電極(37)と第2
の電極(39)との間の半導体の表面をパンシヘイショ
ン膜て覆い、かつそのわたり深さを10〜150μとす
ることにより、(39)、(38)間の、または(39
)、<37)間の電極間リークを除去した構造とするこ
とば、製造歩留りの向」二に特に強くめられていた。
Due to these drawbacks, it is possible to connect the first electrode (37) and the second electrode without adding any extra steps in the manufacturing process.
By covering the surface of the semiconductor between the electrode (39) with a panshylation film and setting the depth to 10 to 150μ, the surface of the semiconductor between (39) and (38) or (39
), <37), and the need for a structure that eliminates interelectrode leakage was particularly strongly emphasized in terms of improving manufacturing yield.

本発明ばかかる目的を成就する光電変換装置に関するも
のである。
The present invention relates to a photoelectric conversion device that achieves the above object.

又従来方法において、この連結部の間隙を3mmとして
、例えば20cm X 60cmに中18mm (19
,2cm X 18闘)の素子端部1] 4. nun
を作製セんとすると、32段接続となり、連結部では全
部で延べ9.6 cm (3mmX32)<185 c
dの面積)の損失となり、その結果自効面積は周辺部を
考慮すると75%にとどまってしまった。
In addition, in the conventional method, the gap between the connecting parts is 3 mm, for example, 20 cm x 60 cm with a middle of 18 mm (19
, 2cm x 18cm) element end 1] 4. nun
When fabricated, there will be a 32-stage connection, with a total of 9.6 cm (3 mm x 32) < 185 cm at the connecting part.
d area), and as a result, the self-effective area remained at 75% considering the peripheral area.

本発明ばかがる製造工程の複雑さを排除し、有効面積が
86〜97%例えば92%にまで10Jめることができ
、加えて光電変換装置の最上面に設けられた第2の導電
層を分離して第2の電極と・する分F31を溝を酸化物
絶縁物で充填し、実質的に第2の電極下の半導体をその
半導体材料のパンシベイション物で覆い、結果として高
信頼性を有せしめたものである。さらに製造歩留りを従
来の約60%より87%にまで高めることができるとい
う画期的な光電変換装置を提供することにある。
The present invention eliminates the complexity of the manufacturing process, reduces the effective area by 10J to 86-97%, e.g. The groove F31 to be separated into a second electrode is filled with an oxide insulator, and the semiconductor under the second electrode is substantially covered with a pansivation of the semiconductor material, resulting in high reliability. It is something that has a certain sexuality. Furthermore, it is an object of the present invention to provide an innovative photoelectric conversion device that can increase the manufacturing yield from about 60% to 87%.

以下に図面に従って本発明の詳細を示す。The details of the invention are shown below in accordance with the drawings.

第2図は本発明の製造工程を示す縦断面図である。FIG. 2 is a longitudinal sectional view showing the manufacturing process of the present invention.

図面において絶縁性表面を有する基板(1)例えばガラ
ス板(例えば厚さ0.3〜2.2mm例えば1.1mm
、長さ〔図面では左右方向) 60cm、 1] (図
面では前後方向) 20cm)を用いた。
In the drawings, a substrate (1) with an insulating surface, for example a glass plate (for example, a thickness of 0.3 to 2.2 mm, for example 1.1 mm)
, length [in the left-right direction in the drawings] 60 cm, 1] (in the front-rear direction in the drawings) 20 cm).

さらにこの上面に全面にわたって透光性導電膜例えばI
TO(酸化インジューム酸化スズ混合物、またはハロゲ
ン元素が添加された酸化スズを主成分とする透光性導電
膜(500〜2000人)を真空蒸着法LPCV D法
またはプラズマCVD法またはスプレー法により形成さ
せた。
Furthermore, a transparent conductive film such as I
TO (indium oxide/tin oxide mixture, or a translucent conductive film (500 to 2000) whose main component is tin oxide added with a halogen element is formed by vacuum evaporation method LPCVD method, plasma CVD method, or spray method. I let it happen.

この後この基板の下側より、YAGレーザ加工機(日本
レーザ製)またはアルゴン・レーザにより出力0.3〜
2W(焦点距離40mm)を加え、スポット径20〜6
0μφ代表的には40μφをマイクロコンピュータによ
り制御してレーザ光を照射して、その走査によりスクラ
イブライン用の第1の開溝(13)を形成させ、各素子
間領域(31)、(11)に第1の電極(2)を作製し
た。LSにより形成された開溝(13)は、1J約40
μ長さ20cm深さは第1の電極材料をそれぞれの電極
を構成するように完全に切断分離した。
After that, a YAG laser processing machine (manufactured by Nippon Laser) or an argon laser is used to produce an output of 0.3~
Add 2W (focal length 40mm), spot diameter 20-6
0μφ typically 40μφ is irradiated with a laser beam under the control of a microcomputer, and the first groove (13) for the scribe line is formed by scanning, and each inter-element region (31), (11) is formed. A first electrode (2) was prepared. The open groove (13) formed by LS is 1J approximately 40
The first electrode material was completely cut and separated to form each electrode with a length of μ and a depth of 20 cm.

このLSの際、雰囲気をフレオン糸気体または液ライブ
)を用いることが有効である。またLSO後残存物を肝
等により溶去することも電気的生産歩留りを向上するた
め有効である。
During this LS, it is effective to use Freon thread gas or liquid live) as the atmosphere. Furthermore, it is also effective to dissolve the residue after LSO using the liver or the like to improve the electrical production yield.

かくして第1の素子(31)および第2の素子(11)
を構成する領域の11]は5〜30mm例えば1tmと
した。
Thus the first element (31) and the second element (11)
11] of the area constituting the area is 5 to 30 mm, for example, 1 tm.

以上LS方式により、第1の電極を構成するCTF(2
)を切断分離して第1の開溝を形成した。
As described above, using the LS method, the CTF (2
) was cut and separated to form a first open groove.

この後この上面にプラズマCVD法またはLPGV D
法によりPNまたはPIN接合を有する非単結晶半導体
層(3)を0.2〜0.8μ代表的には0.5μの厚さ
に形成させた。
After this, plasma CVD or LPGV D is applied to this upper surface.
A non-single crystal semiconductor layer (3) having a PN or PIN junction was formed to a thickness of 0.2 to 0.8μ, typically 0.5μ, by the method.

その代表例はP型半導体(SixC,、、x =0.8
約10OA)−1型アモルファスまたはセミアモルファ
スのシリコン半導体(約0.5μ−)−N型の微結晶(
約200人)を有する珪素半導体または5ixC,−え
に−0,9よりなる一つのPIN接合を有する珪素また
は窒化珪素の非単結晶半導体、またはP型半導体(Si
xC1−J−T型、N型、P型St半導体−I型5fx
Ge、−J導体−N型珪素またはN型炭化珪素半導体よ
りなる2つのPIN接合と1つのPN接合を有するクン
デム型のPINPIN、、、、、PIN接合の半導体(
3)である。
A typical example is a P-type semiconductor (SixC, , x = 0.8
10OA) - Type 1 amorphous or semi-amorphous silicon semiconductor (about 0.5μ) - N type microcrystal (
a silicon semiconductor with one PIN junction consisting of 5ixC,-en-0,9, or a P-type semiconductor (Si
xC1-J-T type, N type, P type St semiconductor-I type 5fx
Ge, -J conductor - Kundem-type PINPIN having two PIN junctions and one PN junction made of N-type silicon or N-type silicon carbide semiconductor, ...
3).

かかる非単結晶半導体(3)を全面にわたって均一の膜
厚で形成させた。
Such a non-single crystal semiconductor (3) was formed to have a uniform thickness over the entire surface.

さらに第2図(B)に示されるごとく、第1の開溝(1
3)の左方向側(第1の素子側)にわたって第2の開溝
(18)を第2のLSI程により形成させた。
Further, as shown in FIG. 2(B), the first open groove (1
A second open groove (18) was formed over the left side (first element side) of 3) by the second LSI process.

この図面では第1および第2の開溝(13)、(1B)
の中心間を50μずらしている。
In this drawing, the first and second open grooves (13), (1B)
The centers of the two are shifted by 50μ.

かくして第2の開溝(18)は第1の電極の側面(8)
、(9)を露出させた。
The second open groove (18) thus forms a side surface (8) of the first electrode.
, (9) were exposed.

この第2の開溝の側面(9)は第1の素子の第1の電極
の側面(16)より左側であればよく、10〜100μ
第1の電極側にシフトさせた。即ぢ第1の素子の第1の
電極位置」二にわたって設けられていることが特徴であ
る。
The side surface (9) of this second groove may be on the left side of the side surface (16) of the first electrode of the first element, and has a diameter of 10 to 100 μm.
It was shifted to the first electrode side. In other words, it is characterized in that it is provided over two first electrode positions of the first element.

そしてこの代表的な例として、第2図(B)に示される
ごとく、第1の電極(37)の内部(9)に入ってしま
ってもよい。
As a typical example of this, it may enter the inside (9) of the first electrode (37) as shown in FIG. 2(B).

さらに本発明は従来例に示されるごとく、第1の電極の
表面(14X第1図参照)を露呈させることは必ずしも
必要ではなく、レーザ光が0.5〜5W例えば2Wで多
少強すぎて、このcrF(37)の深さ方向のすべてを
除去してしまい、その結果、側面(8)に第2図(C)
で第2の電極(38)とのコネクタを密接させても実用
上前等問題はない。
Furthermore, in the present invention, as shown in the conventional example, it is not necessarily necessary to expose the surface of the first electrode (see 14X Fig. 1); All of this crF (37) in the depth direction was removed, and as a result, the side surface (8) was shown in Figure 2 (C).
There is no practical problem even if the connector with the second electrode (38) is brought into close contact with the second electrode (38).

即ちレーザ光の出力パルスの強さ、または開溝の深さの
バラツキに対し、製造上の余裕を与えることができるこ
とが本発明の工業的応用の際きわめて重要である。
That is, it is extremely important in industrial application of the present invention to be able to provide manufacturing margin for variations in the intensity of the output pulse of the laser beam or the depth of the groove.

第2図において、さらにこの上面に第2図(C)に示さ
れるごとく、裏面の第2の電極材$4(4)およびコネ
クタ(30)を形成し、さらに第3のLOまたはLOと
LSの併用での電気的分離用の第3の分離溝(20)を
形成し、各素子の第1の電極上刃に第2の電極を作製し
た。
In FIG. 2, as shown in FIG. 2(C), a second electrode material $4 (4) and a connector (30) on the back surface are further formed on this top surface, and a third LO or LO and LS are further formed on the top surface. A third separation groove (20) for electrical isolation was formed in combination with the above, and a second electrode was fabricated on the upper blade of the first electrode of each element.

この第3の分離溝の作製はこのパワー−を0.2〜1剖
列えば0.6Wと第1、第2の開溝作製条件よりも微少
出力とし、同時にこのレーザ光の照射される領域は酸素
雰囲気または加熱(60〜400℃、例えば200℃)
された酸素を吹きつけることによりLOを実施した。
The production of the third separation groove requires a power of 0.2 to 0.6W for one line, which is a very small output compared to the first and second groove production conditions.At the same time, the area to be irradiated with this laser beam is oxygen atmosphere or heating (60-400℃, e.g. 200℃)
LO was performed by blowing with oxygen.

この分離溝は第2の電極の構成物を除去または酸化し、
さらにその下の珪素半導体の少なくともN型またはP型
半導体を酸化して酸化珪素にすることが好ましい。
The isolation trench removes or oxidizes the second electrode composition;
Furthermore, it is preferable to oxidize at least the N-type or P-type semiconductor of the silicon semiconductor underneath to form silicon oxide.

さらに第2の電極がアルミニューム等の金属にあっては
、その酸化物絶縁物として変成することも有効である。
Furthermore, when the second electrode is made of a metal such as aluminum, it is also effective to transform it into an oxide insulator.

即ち本発明は第3のレーザ光走査により開溝を作り、そ
の電極材料およびその下の半導体材料を除去するのでは
なく、レーザ光の照射された領域の電極材料、半導体材
料を酸化物絶縁物に変成して分離溝に充填して埋め込み
、絶縁物とすることにある。さらにこの絶縁物によりそ
の下側の半導体表面のパッシベイション物とすることに
より、半導体が結果的にのられるごとく大気に露呈する
ことを防止したことを特長としている。
That is, the present invention does not create an open groove by scanning the third laser beam and remove the electrode material and the semiconductor material thereunder, but replaces the electrode material and semiconductor material in the area irradiated with the laser beam with an oxide insulator. The purpose is to metamorphose it into an insulator and fill it into the isolation trench. Furthermore, by using this insulator as a passivation material for the surface of the semiconductor underneath, it is characterized in that it prevents the semiconductor from being exposed to the atmosphere as if it were mounted on it.

もちろんこの絶縁物を一度化学的に除去し、さらに再び
他の絶縁物を充填または裏面全面を含めてコーティング
をしてパッシベイションをすることは有効である。
Of course, it is effective to chemically remove this insulator and then fill it with another insulator or coat the entire back surface with it for passivation.

さらに第2図(C)においては、第2の電極(4)とし
て半導体(2)に密接して導電性酸化物(以下COとい
う><458100〜1500人)を用いた。
Furthermore, in FIG. 2(C), a conductive oxide (hereinafter referred to as CO) was used as the second electrode (4) in close contact with the semiconductor (2).

このCOとして、ここではITO(酸化インジューム酸
化スズを主成分とする混合物><45)を形成した。こ
のCOとして酸化インジュームを主成分として形成させ
ることも可能である。この結果、半導体上部のN型半導
体に密接してITO(45)を有しさらにその上面に反
射用金属(46)の銀またはアルミニュームを100〜
3000人の厚さに形成した。
As this CO, ITO (a mixture containing indium oxide and tin oxide as main components><45) was formed here. It is also possible to form this CO with indium oxide as the main component. As a result, there is ITO (45) in close contact with the N-type semiconductor on the upper part of the semiconductor, and a reflective metal (46) of silver or aluminum is placed on the upper surface of the ITO (45).
It was formed to a thickness of 3,000 people.

これら裏面電極は実用可能の範囲で薄い方がLOの実施
による分離溝の作製には有効であった。そのため、第2
の電極の厚さを3000Å以下とすることは有効であっ
た。
The thinner the back electrode is within the practical range, the more effective it is for creating separation grooves by performing LO. Therefore, the second
It was effective to set the thickness of the electrode to 3000 Å or less.

1列えばCOとしてのJTOを1050人、&Mまたは
アルミニュームを1000人の二層構造とした。
In one row, we had a two-tier structure with 1,050 JTOs as COs and 1,000 &Ms or Aluminum employees.

このITOと反射用金属は裏面側での長波長光の反射を
促し、600〜800nmの長波長光を有効に光電変換
させ、高効率化にも有効である。
This ITO and reflective metal promote reflection of long wavelength light on the back side, effectively photoelectrically convert long wavelength light of 600 to 800 nm, and are also effective in increasing efficiency.

コレらは電子ビーム蒸着法またはCVD法またはPCV
D法を用いて半導体層を劣化させないため、300℃以
下の温度で形成させた。
These are electron beam evaporation method, CVD method or PCV method.
In order not to deteriorate the semiconductor layer using the D method, it was formed at a temperature of 300° C. or lower.

本発明は、第3の分離溝を第1の素子領域(31)にわ
たって設け、第1の素子の開放電圧が発生する2つの電
極(39)、<38)間の距離をレーザ光の直径の20
〜60μ代表的には40μとし、加えてそのわたり深さ
を10μ以上と大きく取ったことを特長としている。
In the present invention, a third separation groove is provided across the first element region (31), and the distance between the two electrodes (39) where the open circuit voltage of the first element is generated (<38) is equal to the diameter of the laser beam. 20
~60μ Typically, it is 40μ, and in addition, it is characterized by having a large crossing depth of 10μ or more.

即ち第3の開溝(20)の中心は第2の開# (30)
の中心に比べて10〜150μ好ましくは20〜100
μ代表的には50μの深さに第1の素子側にわたって設
けている。
That is, the center of the third open groove (20) is the second open groove (30).
10 to 150 μ, preferably 20 to 100 μ compared to the center of
μ is typically provided at a depth of 50 μ over the first element side.

このため40μφのレーザ光により走査させた場合、第
1の素子の第2の電極(39)のCo (45)の端と
、コネクタ(30)の端との最適接触はスキャンの揺ら
ぎ±5μであるため、60μと究めて長(とることがで
きる。このためこの間のリークは他部に比べて10分の
1以下となり、装造バラツキにおいては全く問題になら
なかったという大きな特長を有していた。
Therefore, when scanning with a laser beam of 40 μφ, the optimum contact between the end of the Co (45) of the second electrode (39) of the first element and the end of the connector (30) is within ±5 μ of scan fluctuation. Because of this, it can be as long as 60μ.As a result, the leakage during this period is less than one-tenth of that of other parts, and it has the great feature of not being a problem at all when it comes to assembly variations. Ta.

かくのごと(にして、この図面では第2の電極をレーザ
光を図面における上方より照射して電気的に分離する埋
置した酸化物絶縁物が充填された分離溝(20)を形成
した場合を示している。
In this way, in this drawing, the second electrode is irradiated with a laser beam from above in the drawing to form a separation groove (20) filled with a buried oxide insulator for electrical isolation. It shows.

このレーザ光は半導体特に上面に密着する100〜30
0人のNまたはP型の薄い半導体層を少しえぐり出しく
40)隣合った第1の素子(31)第2の素子(11)
間の開溝部での残存導体または導電性半導体によるクロ
ストーク(リーク電流)の発生を防止した。
This laser beam has a 100 to 30
40) Adjacent first element (31) second element (11)
This prevents the occurrence of crosstalk (leakage current) due to residual conductors or conductive semiconductors in the open grooves between the two.

特にこの半導体(3)がP型半導体層、■型半導体層、
N型半導体層と例えば1つのPIN接合を有せしめ、こ
の第2の電極に密接するN型半導体j碕が微結晶または
多結晶構造を有する場合、そのN型半導体は電気伝導度
が1〜20o(Ωc m )”’と高い伝導度を持つ場
合、本発明のN型半導体層を十分酸化物絶縁物とするこ
とば重要である。そしてこの分離溝(20)の底部の凹
部(40)を真性半導体に密接せしめ、この半導体の酸
化物絶縁物例えはリンガラスに変成して、パンシベイシ
ョン物とすることは、高信頼性のためにきわめて有効で
あった。このえぐりだしはI型半導体層を越え、第1の
電極用のCTF (37)にまでは到達しないことが好
ましかった。
In particular, this semiconductor (3) is a P-type semiconductor layer, a ■-type semiconductor layer,
If the N-type semiconductor layer has, for example, one PIN junction with the N-type semiconductor layer and the N-type semiconductor layer in close contact with the second electrode has a microcrystalline or polycrystalline structure, the N-type semiconductor has an electrical conductivity of 1 to 20°. (Ωc m )''', it is important to make the N-type semiconductor layer of the present invention a sufficient oxide insulator. It has been extremely effective to bring the oxide insulator of the semiconductor into close contact with the semiconductor and transform it into a phosphorus glass to form a pansivation product for high reliability. It was preferable not to exceed CTF (37) for the first electrode.

かくして第2図(C)に示されるごと(、複数の素子(
31>、< 11 ’)を連結部(12)で直列接続す
る光電変換装置を作ることができた。
Thus, as shown in FIG. 2(C), a plurality of elements (
31>, <11') were connected in series at the connecting part (12).

かくして基板(1)を通しての照射光(10)に対し、
この実施例のごとき基板(60cm X 20cm)に
おいて各素子を中18mm、連結部の113150μ、
外部引出し電極部の中10mm、周辺部4mmにより、
実質的に580mm X 192mm内に32段を有し
、有効面積(192mm X18mmX32段、110
6cJ、即ち92.8%)を得ることができた。
Thus, for the irradiated light (10) through the substrate (1),
On a substrate like this example (60 cm x 20 cm), each element has a diameter of 18 mm, a connecting part of 113,150 μm,
10mm in the middle of the external extraction electrode part and 4mm in the peripheral part,
It has 32 steps within 580 mm x 192 mm, and the effective area (192 mm x 18 mm x 32 steps, 110
6 cJ, or 92.8%).

その結果、セグメントが10.3%(1,05cJ)の
変換効率を有する場合、パネルにて6.2%(理論的に
は9.5%になるが、32段連結の直列抵抗により実効
変換効率が低下した)(八Ml (100mW /CI
IT〕)にて、68.6Wの出力電力を有せしめること
ができた。
As a result, if the segment has a conversion efficiency of 10.3% (1.05 cJ), the panel has an effective conversion efficiency of 6.2% (theoretically 9.5%, but due to the 32 stages of series resistance). efficiency decreased) (8Ml (100mW/CI
IT) was able to provide an output power of 68.6W.

さらにこのパネルを150°Cの高温放置テストを行う
と、1000時間を経て10%以下例えばパネル数20
枚にて最悪2%、X=1.3%の低下しかみられなかっ
た。
Furthermore, when this panel was subjected to a high temperature storage test at 150°C, it was found that after 1,000 hours, the percentage was below 10%.
At worst, a decrease of only 2% (X=1.3%) was observed in the case of sheets.

これは従来のマスク方式を用いて信頼性テストを同一条
件にて行う時、10時間で動作不能パネル数が18枚も
発生してしまうことを考えると、驚異的な値であった。
This was an astonishing value considering that when a reliability test was conducted under the same conditions using a conventional mask method, as many as 18 panels were rendered inoperable in 10 hours.

第3図は3回のLSI程での開溝を作る他の連結部にお
ける開溝および分離溝の位置関係を示した縦断面図であ
る。
FIG. 3 is a longitudinal cross-sectional view showing the positional relationship between the open groove and the separation groove in another connecting portion where open grooves are formed during three LSI cycles.

番号およびその工程は第2図と同様である。The numbers and steps are the same as in FIG.

第3図(A)は第1の開溝(13) 、第1の素子(3
1) 、第2の素子(11) 、連結部(12)を有し
ている。
FIG. 3(A) shows the first open groove (13) and the first element (3).
1), a second element (11), and a connecting portion (12).

さらに第2の開溝でのコネクタ(30)は、第1の素子
(31)を構成すべき第1の電極(37)側にわたって
設けられている。
Further, the connector (30) in the second open groove is provided over the first electrode (37) side that constitutes the first element (31).

さらに第3の分離溝(20)は第1および第2の素子(
31)、<11)を電気的に分離するため、半導体(3
)の一部に凹部(40)を有し、その酸化物絶縁物(5
2)が埋置して設けられている。同時に第2の電極(4
)を構成する構成物の一部は飛散され除去されていて、
凹部(51)を有し、他の一部は半導体の酸化物絶縁物
と混合(酸化珪素、酸化7/L/ミニユーム、酸化イン
ジュームの混合物を主成分とする)している。即ち一部
はLOであり、他の一部はLSである。かかる状態はレ
ーザ光(0,6W)の照射される部分に室温の酸素を吹
きつけることによりすることができた。かくして連結部
(12)において、絶縁物によりパッジヘイジョンされ
ているため、半導体は全く外部に露呈されない構成であ
る。
Further, the third separation groove (20) is formed between the first and second elements (
31), <11), the semiconductor (3
) has a recess (40) in a part of the oxide insulator (5).
2) is installed buried. At the same time, the second electrode (4
) have been scattered and removed,
It has a recess (51), and the other part is mixed with a semiconductor oxide insulator (mainly composed of a mixture of silicon oxide, 7/L/min oxide, and indium oxide). That is, a part is LO and the other part is LS. Such a state could be achieved by blowing room temperature oxygen onto the portion irradiated with laser light (0.6 W). In this way, in the connecting portion (12), the semiconductor is not exposed to the outside because it is padded with an insulator.

半導体は珪素を主成分とすると(52)は酸化珪素を主
成分とする。また第2の電極は半導体上部のリンが添加
されたN型半導体であるため、ITO(45X100〜
3000人、(列えば1050人)およびアルミニュー
ム(300〜1500人、1列えば800 人)である
If the semiconductor has silicon as its main component, the semiconductor (52) has silicon oxide as its main component. In addition, since the second electrode is an N-type semiconductor with phosphorus added to the upper part of the semiconductor, it is made of ITO (45X100~
3,000 people (1,050 people in a row) and aluminum (300 to 1,500 people, 800 people in a row).

このN型のリンは酸化珪素(52)中に同時に混入して
、リンガラスを半導体近傍に構成させるため、ナトリュ
ーム等のイオンに対するパッジヘイジョンの点からみて
も・有効である。
This N-type phosphorus is mixed into the silicon oxide (52) at the same time to form phosphorus glass near the semiconductor, which is effective from the viewpoint of pudge hazing against ions such as sodium.

第3図(B’)は連結部にて第1の開溝(13入第2の
開溝のコネクタ(30)が互いに隣接しあい、そこでの
不要面積を節約したものである。
In FIG. 3(B'), the connectors (30) of the first open groove (13 pieces and the second open groove) are adjacent to each other at the connecting portion, thereby saving unnecessary area there.

また第3の分!i1i溝(20)はLOのみとしたもの
である。レーザ法のスポットに吹きつける酸素を100
〜400℃例えば250℃として概略平坦な上面を有す
る分離溝を作ることができた。その他は(A>と同様で
ある。
Also the third minute! The i1i groove (20) is for LO only. 100% oxygen sprayed onto the laser spot
At a temperature of 400° C., for example, 250° C., it was possible to create a separation groove having a substantially flat upper surface. Others are the same as (A>).

これら第3図(A>、(B)は基板側より第2図と同様
に照射光が供給されている。
In these FIGS. 3A and 3B, irradiation light is supplied from the substrate side as in FIG. 2.

第3図(C)は基板が可曲性を有し、例えばステンレス
、アルミニュームまた、はその他の金属の金属箔(48
)よりなり、その表面に絶縁膜(49)(49)が1〜
10μの厚さに設けられている。この複合基板(1)上
に素子(30,(11)を集積化したものである。
In FIG. 3(C), the substrate has flexibility, for example, metal foil (48cm) made of stainless steel, aluminum or other metal.
), and an insulating film (49) (49) is formed on its surface.
It is provided with a thickness of 10μ. Elements (30, (11)) are integrated on this composite substrate (1).

下側の電極(2)は反射性金属電極、その上面は酸化ス
ズを表面に有した透光性導電膜を有している。さらにこ
の酸化スズに密接してP型半導体層を有する半導体(3
)を第2図と同様に設け、その上部のN型半導体に密接
して透光性導電膜のITOを400〜1100人例えば
700人の厚さに形成している。第1の開溝(13入第
2の開溝によるコネクタ(30)を第3図(B)と同様
に隣接して設けている。第3の分離#(20)はITO
のみを除去(5]、) L、その下の半導体の酸化物(
52><実際には酸化珪素を主成分とし、酸化インジュ
ームまたは酸化ススを副成分とする)により設けている
The lower electrode (2) is a reflective metal electrode, and its upper surface has a transparent conductive film having tin oxide on the surface. Furthermore, a semiconductor (3
) is provided in the same manner as in FIG. 2, and a transparent conductive film of ITO is formed to a thickness of 400 to 1100, for example 700, in close contact with the N-type semiconductor above it. The first open groove (13) and the second open groove connector (30) are provided adjacently as in FIG. 3(B).The third separation #(20) is made of ITO
Remove only (5], ) L, the semiconductor oxide underneath (
52><Actually, silicon oxide is the main component, and indium oxide or soot oxide is the subcomponent).

即ぢ一部LSを行い、他の一部にLOを行っている。Immediately, LS is performed on some parts and LO is performed on the other parts.

かかる分離溝はレーザ光を半導体(3)の吸収係数が大
きい波長である500nm代表的にはアルゴン・レーザ
による488nmを用いて実施した。その他は第2図と
同様である。
The separation grooves were formed using a laser beam of 500 nm, which is a wavelength at which the absorption coefficient of the semiconductor (3) is large, typically 488 nm using an argon laser. Other details are the same as in FIG. 2.

この第3の分離溝(20)が、約70μ(A入約50μ
(B >、< C)の深さに第1の素子り31)側に渡
って(シフト)シている。
This third separation groove (20) is about 70μ (about 50μ with A).
The first element 31) is shifted to a depth of (B >, < C).

このため、第3の開溝(20)の右端部は、コネクタ部
(30)よりも内側(左側)に設4ノ゛られている。
Therefore, the right end portion of the third open groove (20) is provided on the inside (left side) of the connector portion (30).

かくして第1および第2の素子(31)、< 11 )
のそれぞれの第2の電極(4)を電気的に切断分離し、
かつこの電極間のリークをも10404cm(lCid
]あたり104人のオーダーの意)以下に小さくするこ
とができた。
Thus the first and second elements (31), < 11 )
electrically cutting and separating each of the second electrodes (4);
And the leakage between these electrodes is also 10404cm (lCid
) (meaning the order of 104 people per person).

本発明において、20cm X 60c+nのパネルに
て5cmX1.0cmの光電変換装置(電卓用)を作ら
んとすると、一度に240個の電卓用太陽電池を作るこ
とができることがわかった。
In the present invention, it has been found that if a 5 cm x 1.0 cm photoelectric conversion device (for a calculator) is made using a 20 cm x 60c+n panel, 240 calculator solar cells can be made at one time.

またさらにこのパネル例えば40cm X 40cmま
たは60cm X 20cmを3ケまたは4ヶ直列にア
ルミナ・ノシまたは炭素繊維樹脂枠内に組み合わせるこ
とによりパッケージされ、120cm X 40cmサ
イズのNEDO規格の大電力用のパネルを設けることが
可能である。
Furthermore, these panels, for example, 40cm x 40cm or 60cm x 20cm, can be packaged by combining 3 or 4 panels in series within an alumina or carbon fiber resin frame to create a 120cm x 40cm sized NEDO standard high power panel. It is possible to provide

またこのNEDO規格のパネルはシーフレ・ノクスによ
り弗素系保護膜を本発明の光電変換装置の反対面側(図
面では上側)にはりあわせて合わせ、風圧、雨等に対し
機械強度の増加を図ることも有効である。
In addition, this NEDO standard panel has a fluorine-based protective film made by Schiffle Nox attached to the opposite side (upper side in the drawing) of the photoelectric conversion device of the present invention to increase mechanical strength against wind pressure, rain, etc. is also valid.

本発明において、基板ば透光性絶縁基板のうち特にガラ
スを用いている。
In the present invention, glass is particularly used as the substrate among light-transmitting insulating substrates.

しかしこの基板として可曲性絶縁膜がコートされた金属
箔の複合基板を第3図(C)に示す如くに用いることは
有効である。
However, it is effective to use a metal foil composite substrate coated with a flexible insulating film as shown in FIG. 3(C) as this substrate.

さらに本発明を以下に実施例を記してその詳細を補完す
る。
Further, the details of the present invention will be supplemented by describing examples below.

実施例1 第2図の図面に従ってこの実施例を示す。Example 1 This embodiment is illustrated according to the drawing in FIG.

即ち透光性基板(1)として化学強化ガラス厚さ1.1
mm 、長さ60cm、 1]20cn+を用いた。
That is, chemically strengthened glass with a thickness of 1.1 as the transparent substrate (1)
mm, length 60 cm, 1]20cn+ was used.

この上面に窒化珪素膜を0.1 μの厚さに塗4=Jし
ブロッキング層とした。
A silicon nitride film was coated on the top surface to a thickness of 0.1 μm to form a blocking layer.

さらにその上にCTFをテクスチャー構造の17050
0人(平均厚さ)およびこの110表面をコートするS
nO*約300人の2層膜を電子ヒーム蒸着法により作
製した。
Furthermore, on top of that, add CTF to the texture structure of 17050
0 (average thickness) and this 110 S to coat the surface
A two-layer film of approximately 300 nO* layers was fabricated by electron beam evaporation.

さらにこの後、第1の開溝をスボソ1へ径40μ、出力
11すのYAGレーザーをマイクロコンピュータにより
制御して1m/分の走査速度にて作製した。
Thereafter, a first groove was formed in the groove 1 using a YAG laser having a diameter of 40 μm and an output of 11 μm, controlled by a microcomputer at a scanning speed of 1 m/min.

素子領域(31)、(11)は1.8mm1iJとした
The element regions (31) and (11) were set to 1.8 mm1iJ.

この後公知のPCVD法、フォトCVD法またはフォト
・プラズマCVD法により第2図に示したPIN接合を
1つ有する非単結晶半導体を作製した。その全厚さは約
0.5μであった。
Thereafter, a non-single crystal semiconductor having one PIN junction as shown in FIG. 2 was manufactured by a known PCVD method, photo CVD method or photo plasma CVD method. Its total thickness was approximately 0.5μ.

てスボノll¥40μにて出力IWにてCF311雰囲
気中化学反応を伴ったLSにより第2の開溝(18)を
第2図(B)に示すごとく作製した。
A second open groove (18) was produced as shown in FIG. 2(B) by LS with a chemical reaction in a CF311 atmosphere at an output of IW at a speed of 40 μm.

さらにこの全体を第2の電極用導体としてITOを電子
ビーム蒸着法により平均膜厚1050人にさらにその上
面にAIを800人の厚さに電子ビーム蒸着法により作
製して、第2の電極(45)コネクタ(30)を構成せ
しめた。
Further, this whole was used as a conductor for the second electrode, and ITO was made by electron beam evaporation to an average thickness of 1050 mm, and AI was made on the top surface by electron beam evaporation to an average thickness of 800 mm. 45) The connector (30) was configured.

さらに第3の分離+1¥! (20)を酸素雰囲気中に
てLSを一部に伴ったLOにより第2の開溝(18)よ
り50μのわたり深さに第1の素子(31)側にシフト
して形成させ第2図(C)を得た。
Furthermore, the third separation + 1 yen! (20) is formed in an oxygen atmosphere by LO partially accompanied by LS from the second open groove (18) to a depth of 50μ shifted toward the first element (31) side. (C) was obtained.

レーザー光は出力0.’7Wとし、アルミニュームを低
級酸化アルミニュームとして活性化した。もちろんこの
電極化の半導体は酸化して、酸化珪素絶縁物に変成され
て埋置した絶縁物により分離溝を作製した。
Laser light has an output of 0. '7W and activated aluminum as lower grade aluminum oxide. Of course, this electroded semiconductor was oxidized and transformed into a silicon oxide insulator, and an isolation trench was created using the buried insulator.

かくして第2図(C)を作製した。In this way, FIG. 2(C) was produced.

この後、バンシベイション膜(21)をPCVD法によ
り窒化珪素膜を1000人のj¥さに200℃の温度に
て作製した。
Thereafter, a bancivation film (21) was formed using a silicon nitride film using the PCVD method at a temperature of 200° C. in 1,000 people.

すると20cm X 60cmのパネルに18mmrl
Jの素子を32段作ることができた。
Then 18mmrl on a 20cm x 60cm panel
We were able to create 32 stages of J elements.

パネルの実効効率としてAMI (100m W / 
cnt ) ニて6.2%、出力68.6Wを得ること
ができた。
The effective efficiency of the panel is AMI (100mW/
cnt) 6.2% and an output of 68.6W could be obtained.

有効面積ば1102cI!lであり、パネル全体の92
.8%を有効に利用することができた。
Effective area is 1102 cI! l, and 92 of the entire panel
.. 8% could be used effectively.

実施例2 基板ガラスとして厚さ0.5mm大きさ20cm X 
60cmを用いた。さらに一つの電卓用光電変換装置を
5cmX1.0cmとして複数個同一基板上に作製した
。ここでは素子形状を9mm x9 mm5段連続アレ
ーとした。連結部は100μとし、第3図(B)の構造
として設けた。
Example 2 As a substrate glass, thickness 0.5 mm and size 20 cm
60 cm was used. Furthermore, a plurality of photoelectric conversion devices for calculators each measuring 5 cm x 1.0 cm were fabricated on the same substrate. Here, the element shape was a 5-stage continuous array of 9 mm x 9 mm. The connecting portion had a thickness of 100μ and was provided as the structure shown in FIG. 3(B).

すると240ケの電卓用装置を一度に作ることができた
As a result, he was able to make 240 calculator devices at once.

4.5%の実効変換効率として螢光灯下2001’xで
テストをした。
Tested at 2001'x under fluorescent light for an effective conversion efficiency of 4.5%.

その結果83%の最終製造歩留りを得ることができた。As a result, a final manufacturing yield of 83% could be obtained.

これは従来方法においては40〜50%しか得られず、
かつ連結部の必要面積が大きく、3.2%までしかその
実効変換効率が得られなかったことを考えると、きわめ
て有効なものであった。
This can only be achieved by 40-50% using conventional methods,
Moreover, considering that the required area of the connecting portion was large and the effective conversion efficiency could only be obtained up to 3.2%, it was extremely effective.

その他は実施例1と同様である。The rest is the same as in Example 1.

実施例3 この実施例は第3図(C)であって、基板を150μの
厚さのアルミニュームを主成分とする金属(ジュラルミ
ン)を用いた。
Example 3 This example is shown in FIG. 3(C), and the substrate was made of a metal (duralumin) whose main component was aluminum and had a thickness of 150 μm.

さらにその上にブロッキング層としてアルミニュームの
陽極酸化による酸化アルミニュームを5μの厚さに作製
(アルマイト処理等による)して、この金属箔がLSに
より損傷を受けないようにするだめのブロッキング層と
した。
Furthermore, as a blocking layer, aluminum oxide is made by anodizing aluminum to a thickness of 5 μm (by alumite treatment, etc.) to prevent this metal foil from being damaged by LS. did.

その他は実施例1と同様である。The rest is the same as in Example 1.

かかる方法においては、基板の価格が実施例2において
は160円/円卓電車子かかっていたが、これを2円/
電車用素子にまですることができた。
In this method, the price of the board was 160 yen/round table electric train in Example 2, but this was reduced to 2 yen/
It was even possible to use it as an element for trains.

加えてシートより各電卓用素子を分離するのに裁断また
は鋏を用いて行うことができるため、きわめて加工性に
冨み、安価であった。
In addition, each calculator element can be separated from the sheet by cutting or using scissors, so it is extremely easy to process and is inexpensive.

さらにこのシー1〜より切断する場合、10〜15 w
の強いパルス光を用いたLSにより自動切1折が可能と
なった。
Furthermore, when cutting from this sea 1~, 10~15w
Automatic cutting and folding has become possible using LS using strong pulsed light.

この実施例においては、第2図(C)とは逆に上側より
の光の入射を行うため、上側の保護用透光性有機樹脂(
22)を透光性導電膜のITOの第2の電極上に重合わ
せることにより、光電変換装置の機械強度を大きくする
ことができ、可曲性を有し、きわめて安価で多量生産が
可能になった。
In this example, contrary to FIG. 2(C), the light is incident from the upper side, so the upper protective transparent organic resin (
By superimposing 22) on the second electrode of ITO, which is a transparent conductive film, the mechanical strength of the photoelectric conversion device can be increased, it has flexibility, and mass production is possible at extremely low cost. became.

この実施例での歩留りは240ケ作ったうらの81%を
4.5%の実効変換効率を下限として得ることができた
In this example, a yield of 81% could be obtained from the 240 units produced, with an effective conversion efficiency of 4.5% as the lower limit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の光電変換装置の縦wi面図である。 第2図は本発明の光電変換装置の製造工程を示す縦断面
図である。 第3図は本発明の他の光電変換装置の部分拡大をした縦
断面図である。 特許出願人 株式会社半導体エネルギー研究所 代表者 山 崎 舜 平 31reノ! 第1■ 」 −3へq−一 茗51fl
FIG. 1 is a vertical view of a conventional photoelectric conversion device. FIG. 2 is a longitudinal sectional view showing the manufacturing process of the photoelectric conversion device of the present invention. FIG. 3 is a partially enlarged vertical sectional view of another photoelectric conversion device of the present invention. Patent applicant: Semiconductor Energy Research Institute, Inc. Representative: Shun Yamazaki Hei 31reno! 1st ■ ” -3 to q-Ichimei 51fl

Claims (1)

【特許請求の範囲】 1、基板の絶縁表面上の第1の電極と、該電極上に密接
して光照射により光起電力を発生させつる非単結晶半導
体と、該半導体上に密接して第2の電極とを有する光電
変換素子を複数個互いに電気的に直列接続せしめて前記
基板上に配設した光電変換装置において、第1の電極は
前記第1の光電変換素子の隣の第2の素子の第2の電極
と電気的に連結されて設けられ、かつ第Iおよび第2の
光電変換素子の第2の電極を電気的に分離する分離溝に
は、前記非単結晶半導体の酸化物絶縁物または第2の電
極の酸化物絶縁物が主成分として充填されたことを特徴
とする光電変換半導体装置。 2、特許請求の範囲第1項において、分離溝は10〜1
50μの深さにて第1の光電変換素子の側にわたってい
るとともに、第2の電極に密接して設けられたPまたは
N型半導体層をも電気的に分離して設けられたことを特
徴とする光電変換半導体装置。 3、特許請求の範囲第1項において、分離溝に充填され
た酸化物は、珪素、アルミニューム、インジュームまた
はその混合物の絶縁物を主成分とすることを特徴とする
光電変換半導体装置。
[Claims] 1. A first electrode on an insulating surface of a substrate, a non-single-crystal semiconductor that is in close contact with the electrode and generates a photovoltaic force upon irradiation with light, and In a photoelectric conversion device in which a plurality of photoelectric conversion elements each having a second electrode are electrically connected in series and arranged on the substrate, the first electrode is connected to a second photoelectric conversion element adjacent to the first photoelectric conversion element. The separation groove that is provided to be electrically connected to the second electrode of the element and that electrically separates the second electrode of the first and second photoelectric conversion elements includes an oxidized layer of the non-single crystal semiconductor. 1. A photoelectric conversion semiconductor device, characterized in that it is filled with a material insulator or an oxide insulator of the second electrode as a main component. 2. In claim 1, the number of separation grooves is 10 to 1.
It is characterized by being provided at a depth of 50 μm, extending over the side of the first photoelectric conversion element and electrically separating the P- or N-type semiconductor layer provided in close proximity to the second electrode. photoelectric conversion semiconductor device. 3. The photoelectric conversion semiconductor device according to claim 1, wherein the oxide filled in the isolation trench is mainly composed of an insulator of silicon, aluminum, indium, or a mixture thereof.
JP58115640A 1982-11-24 1983-06-27 Photoelectric conversion semiconductor device Pending JPS607778A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP58115640A JPS607778A (en) 1983-06-27 1983-06-27 Photoelectric conversion semiconductor device
DE8383307192T DE3382695T2 (en) 1982-11-24 1983-11-24 PHOTOVOLTAIC CONVERTER.
GB08331398A GB2133617B (en) 1982-11-24 1983-11-24 Photoelectric conversion device and method of manufacture
AU21658/83A AU553135B2 (en) 1982-11-24 1983-11-24 Photoelectric conversion device
EP83307192A EP0113959B1 (en) 1982-11-24 1983-11-24 Photoelectric conversion device
KR1019830005552A KR900004824B1 (en) 1982-11-24 1983-11-24 Photo-electronic conversion device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58115640A JPS607778A (en) 1983-06-27 1983-06-27 Photoelectric conversion semiconductor device

Publications (1)

Publication Number Publication Date
JPS607778A true JPS607778A (en) 1985-01-16

Family

ID=14667643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58115640A Pending JPS607778A (en) 1982-11-24 1983-06-27 Photoelectric conversion semiconductor device

Country Status (1)

Country Link
JP (1) JPS607778A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55108780A (en) * 1979-02-14 1980-08-21 Sharp Corp Thin film solar cell
JPS55121686A (en) * 1979-03-12 1980-09-18 Sanyo Electric Co Ltd Photovoltaic device
JPS5712568A (en) * 1980-06-02 1982-01-22 Rca Corp Method of producing solar battery
JPS5753986A (en) * 1980-07-25 1982-03-31 Eastman Kodak Co
JPS57176778A (en) * 1981-03-31 1982-10-30 Rca Corp Solar battery array

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55108780A (en) * 1979-02-14 1980-08-21 Sharp Corp Thin film solar cell
JPS55121686A (en) * 1979-03-12 1980-09-18 Sanyo Electric Co Ltd Photovoltaic device
JPS5712568A (en) * 1980-06-02 1982-01-22 Rca Corp Method of producing solar battery
JPS5753986A (en) * 1980-07-25 1982-03-31 Eastman Kodak Co
JPS57176778A (en) * 1981-03-31 1982-10-30 Rca Corp Solar battery array

Similar Documents

Publication Publication Date Title
US4593152A (en) Photoelectric conversion device
US4517403A (en) Series connected solar cells and method of formation
US6653550B2 (en) Integrated thin-film photoelectric conversion module
TW201543802A (en) Photovoltaic module with bypass diodes
JPH04276665A (en) Integrated solar battery
JP2008034744A (en) Solar cell module
JPH0419713B2 (en)
US6239474B1 (en) Integration type photovoltaic apparatus and method of fabricating the same
JPS607778A (en) Photoelectric conversion semiconductor device
JPH0476227B2 (en)
JPS6059784A (en) Manufacture of photoelectric conversion semiconductor device
JPH0566754B2 (en)
JPS6095979A (en) Production of photoelectric conversion semiconductor device
JPH0415631B2 (en)
JPH0518273B2 (en)
JPS5996783A (en) Photoelectric conversion device
JPS6095980A (en) Photoelectric conversion device
JPS59144182A (en) Thin film solar battery
JPS60123072A (en) Photoelectric conversion semiconductor device
JPH03132080A (en) Photovoltaic device
JPH0614556B2 (en) Photoelectric conversion device and manufacturing method thereof
JPS59193075A (en) Manufacture of photoelectric conversion semiconductor device
JPS59155973A (en) Photoelectric conversion semiconductor device
JPS59155974A (en) Manufacture of photoelectric converter
JPS6085572A (en) Manufacture of photoelectric conversion semiconductor device