JPS607753A - 半導体集積回路装置のパツケ−ジ構造 - Google Patents
半導体集積回路装置のパツケ−ジ構造Info
- Publication number
- JPS607753A JPS607753A JP58116643A JP11664383A JPS607753A JP S607753 A JPS607753 A JP S607753A JP 58116643 A JP58116643 A JP 58116643A JP 11664383 A JP11664383 A JP 11664383A JP S607753 A JPS607753 A JP S607753A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- blocks
- fixing block
- chip
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
この発明は、内部に収納した集積回路チップを外部取出
端子にワイヤボンディングしてなる半導体集積回路装置
のパッケージ構造に関する。
端子にワイヤボンディングしてなる半導体集積回路装置
のパッケージ構造に関する。
先行技術の説明
一般に、集積回路チップのパッケージ構造は、積層セラ
ミック型、ガラス−セラミック封止型およびプラスチッ
クモールド型の３種類に大別される。このうち特に、プ
ラスチックモールド型のパッケージ構造は、現在、全使
用量の約８０％を占めている。その最大の理由としては
、積層セラミック型やガラス−セラミック封止型のパッ
ケージ構造と比べて、その信頼性が若干低下するものの
、非常に安価に製造できるという利点が挙げられる。
ミック型、ガラス−セラミック封止型およびプラスチッ
クモールド型の３種類に大別される。このうち特に、プ
ラスチックモールド型のパッケージ構造は、現在、全使
用量の約８０％を占めている。その最大の理由としては
、積層セラミック型やガラス−セラミック封止型のパッ
ケージ構造と比べて、その信頼性が若干低下するものの
、非常に安価に製造できるという利点が挙げられる。
この利点ゆえに、プラスチックモールド型パッケージｌ
ｉＩ造は、半導体集積回路＠置の製造者に好まれる。
ｉＩ造は、半導体集積回路＠置の製造者に好まれる。
一方、最近の半導体集積回路装置（ＩＣ）の動向を見る
と、チップ大容量化やパッケージの小型化などのいわゆ
る高密度実装の傾向にある。特に、ロジックやマイクロ
プロセッサなどビン数の多い分野でその要望が高く、ま
たそれらの分野においては今俵益々ビン数の増加が予想
される。このような状況を鑑みたとき、従来の半導体集
積回路装置のパッケージ構造は必ずしも満足すべきもの
ではなかった。
と、チップ大容量化やパッケージの小型化などのいわゆ
る高密度実装の傾向にある。特に、ロジックやマイクロ
プロセッサなどビン数の多い分野でその要望が高く、ま
たそれらの分野においては今俵益々ビン数の増加が予想
される。このような状況を鑑みたとき、従来の半導体集
積回路装置のパッケージ構造は必ずしも満足すべきもの
ではなかった。
ぞの点について以下説明する。
第１図は、従来一般的に用いられているプラスチックモ
ールド型パッケージｍｙａを示す断面図である。図にお
いて、外部取出端子としてのリードフレーム１に、接合
剤２を介して集積回路チップ（ＩＣチップ）３が固着さ
れる。この集積回路チップ３は、リードフレーム１上に
金！被覆を施している部分４に金属ワイヤ５を用いてワ
イヤポンプインクされる。そしてその後、樹脂６による
全体封止が行なわれる。
ールド型パッケージｍｙａを示す断面図である。図にお
いて、外部取出端子としてのリードフレーム１に、接合
剤２を介して集積回路チップ（ＩＣチップ）３が固着さ
れる。この集積回路チップ３は、リードフレーム１上に
金！被覆を施している部分４に金属ワイヤ５を用いてワ
イヤポンプインクされる。そしてその後、樹脂６による
全体封止が行なわれる。
このような従来のプラチックモールド型パッケージ構造
においては、以下に述べるような欠点があった。すなわ
ち、外部取出端子としてのリードフレームとなるべき板
材を打抜加工やエツチング加工する際、端子間の最小間
隔は板厚に依存する。
においては、以下に述べるような欠点があった。すなわ
ち、外部取出端子としてのリードフレームとなるべき板
材を打抜加工やエツチング加工する際、端子間の最小間
隔は板厚に依存する。
つまり、板厚が大きくなれば端子間の最小間隔も大きく
なり、逆に板厚を小さくすれば端子間の最小間隔も小さ
くすることができる。しかしながら、板厚をあまりにも
小さくするならば、外部端子としての機械的強度の点に
おいて、また、たとえばプレス技術などの技術的な点に
おいても問題が生ずる。したがって、端子間の間隔を狭
めるということには限界がある。言い換えれば、リード
フレームを外部端子として平面的に使用するならば、端
子数の増加に伴いリードフレーム全体の大きさも大きく
ならざるを得ず、パッケージ小型化の要請に反すること
になる。結局、パッケージの小型化を維持しながら多ピ
ン化を実現することは非常に困難であった。
なり、逆に板厚を小さくすれば端子間の最小間隔も小さ
くすることができる。しかしながら、板厚をあまりにも
小さくするならば、外部端子としての機械的強度の点に
おいて、また、たとえばプレス技術などの技術的な点に
おいても問題が生ずる。したがって、端子間の間隔を狭
めるということには限界がある。言い換えれば、リード
フレームを外部端子として平面的に使用するならば、端
子数の増加に伴いリードフレーム全体の大きさも大きく
ならざるを得ず、パッケージ小型化の要請に反すること
になる。結局、パッケージの小型化を維持しながら多ピ
ン化を実現することは非常に困難であった。
また、従来のプラスチックモールド型パッケージ構造で
は、集積回路チップ全体が樹脂によって囲まれることに
なるので、集積回路チップの熱放散性が悪いという欠点
があった。
は、集積回路チップ全体が樹脂によって囲まれることに
なるので、集積回路チップの熱放散性が悪いという欠点
があった。
さらに、従来のパッケージ構造では、リードピン数の増
減に応じてその都度リードフレームの設計を新たに行な
う必要があり、その開発に長時間を必要としていた。し
たがって、需要に応じて所望のパッケージ構造を即座に
提供するということが非常に困難であり、いわゆるセミ
カスタム的な対応をとることができなかった。
減に応じてその都度リードフレームの設計を新たに行な
う必要があり、その開発に長時間を必要としていた。し
たがって、需要に応じて所望のパッケージ構造を即座に
提供するということが非常に困難であり、いわゆるセミ
カスタム的な対応をとることができなかった。
発明の目的
この発明は、上述された欠点を解消するためになされた
ものであり、その主たる目的は、゛パッケージの小型化
を維持しつつ、多ビン化の要請にも対処し得る半導体集
積回路装置のパッケージ構造を提供することである。
ものであり、その主たる目的は、゛パッケージの小型化
を維持しつつ、多ビン化の要請にも対処し得る半導体集
積回路装置のパッケージ構造を提供することである。
この発明は、簡単に言えば、互いに隣接して配置される
複数個のブロックを備えたパッケージ構造である。そし
て、複数個のブロックのうちの少なくとも１個は、外部
取出端子として用いられるピンをその上面から底面まで
貫通させた状態で固定したビン固定ブロックを構成する
。また、複数個のブロックのうちの少なくとも１個は、
ピン固定ブロックの上面側に突出するピンの部分との間
にワイヤボンディングされる集積回路チップを、その上
面に固着したチップ固着ブロックを構成する。部上のよ
うな構成によって、上述の目的が達成される。
複数個のブロックを備えたパッケージ構造である。そし
て、複数個のブロックのうちの少なくとも１個は、外部
取出端子として用いられるピンをその上面から底面まで
貫通させた状態で固定したビン固定ブロックを構成する
。また、複数個のブロックのうちの少なくとも１個は、
ピン固定ブロックの上面側に突出するピンの部分との間
にワイヤボンディングされる集積回路チップを、その上
面に固着したチップ固着ブロックを構成する。部上のよ
うな構成によって、上述の目的が達成される。
この発明の上述の目的およびその他の目的と特徴は、図
面を参照して行なう以下の詳細な説明から一層明らかと
なろう。
面を参照して行なう以下の詳細な説明から一層明らかと
なろう。
実施例の説明
第２図は、この発明に従った半導体集積回路装置のパッ
ケージ構造の一実施例を上方側から見た平面図である。
ケージ構造の一実施例を上方側から見た平面図である。
第３図は、第２図の線■−ｍに沿って見た側面断面図で
ある。図示されるように、パッケージ構造は、互いに隣
接して配置される複数個のブロック７．８８よび９を備
える。
ある。図示されるように、パッケージ構造は、互いに隣
接して配置される複数個のブロック７．８８よび９を備
える。
ブロック８および９は、第４図および第５図に示される
ように、外部取出端子として用いられるピン１０をその
上面１１から底面１２まで交通させた状態で固定したピ
ン固定ブロックを構成する。
ように、外部取出端子として用いられるピン１０をその
上面１１から底面１２まで交通させた状態で固定したピ
ン固定ブロックを構成する。
外部取出端子としてのピン１０は、機械的強度、耐蝕性
、導ｆｆｉ性やレジン封止性などを考慮してその材質が
選ばれる。、通常は、Ｆ８−Ｎｉ合金が用いられるが、
上述の特性を考慮するならば他の材料や複合材料などで
も使用できることは言うまでもない。ピン１０の形状と
しては、ス］−レート形状が考えられるがこの実施例で
（よその」：方墳に頭部１３を有した形状とされる。こ
の頭部１３の存在は、安定したボンディングを実現する
のに便宜を与える。頭部１３上には、好ましくは、ボン
ディングの可能な金属１４がコー１−される。このコー
ト材としては、たとえばＡＱが好ましく、またその厚さ
はボンディングの安定性の見地から１〜１０μｍが好ま
しい。
、導ｆｆｉ性やレジン封止性などを考慮してその材質が
選ばれる。、通常は、Ｆ８−Ｎｉ合金が用いられるが、
上述の特性を考慮するならば他の材料や複合材料などで
も使用できることは言うまでもない。ピン１０の形状と
しては、ス］−レート形状が考えられるがこの実施例で
（よその」：方墳に頭部１３を有した形状とされる。こ
の頭部１３の存在は、安定したボンディングを実現する
のに便宜を与える。頭部１３上には、好ましくは、ボン
ディングの可能な金属１４がコー１−される。このコー
ト材としては、たとえばＡＱが好ましく、またその厚さ
はボンディングの安定性の見地から１〜１０μｍが好ま
しい。
ビン固定ブロック８および９としては、加圧成形が可能
でしかも耐温性やピンに対する密着性の高い樹脂がよく
、通常、エポキシ系またはシリコン系の樹脂が用いられ
る。
でしかも耐温性やピンに対する密着性の高い樹脂がよく
、通常、エポキシ系またはシリコン系の樹脂が用いられ
る。
ブロック７は、ｍ２図、第３図、第６図および第７図か
ら明らかなように、ビン固定ブロック８および９の上面
１１側に突出するピンの部分、ずなわち頭部１３との間
にワイヤ５によってワイヤボンディングされる集積回路
チップ３を、その上面１５に接合剤２を介して固着した
チップ固着ブロックを構成する。チップ固着ブロック７
の材料として、好ましくは、集積回路チップ３自体の要
求特性を満足させ得るような材質のものが選ばれる。よ
り具体的に言うならば、集積回路チップ３の熱膨張性、
熱放散性または絶縁性のうちの少なくとも１つの特性を
満足させる材質の材料を用いてチップ固着ブロック７を
構成するのが望ましい。
ら明らかなように、ビン固定ブロック８および９の上面
１１側に突出するピンの部分、ずなわち頭部１３との間
にワイヤ５によってワイヤボンディングされる集積回路
チップ３を、その上面１５に接合剤２を介して固着した
チップ固着ブロックを構成する。チップ固着ブロック７
の材料として、好ましくは、集積回路チップ３自体の要
求特性を満足させ得るような材質のものが選ばれる。よ
り具体的に言うならば、集積回路チップ３の熱膨張性、
熱放散性または絶縁性のうちの少なくとも１つの特性を
満足させる材質の材料を用いてチップ固着ブロック７を
構成するのが望ましい。
たとえば、高熱放散を要求する集積回路チップに対して
は、チップ固着ブロック７の材質として銅または銅合金
を用い、対熱膨張を要求するチップに対してはコバール
などのようにチップと同様な熱膨張係数を有する材質の
ものを用い、またこの両者を要求するチップに対しては
、ＣＵ −Ｗなどの材質のものを用いるのがよい。また
、チップ固着ブロック７自体の材質を適宜に選ぶのでは
なく、チップ固着ブロック７の上面１５上に上述したよ
うな材料をコーティングしてもよい・ この発明に従った半導体集積回路装置のパッケージＩｆ
！５３ｔｘは、少なくとも１個のチップ固着ブロック７
と少なくとも１個のビン固定ブロック８また（、ｔ９と
を備えていればよい。そして、要求されるビン数に応じ
てビン固定ブロック８または９の数が選ばれる。この実
施例では、チップ固着ブロック７の周囲に、合計８個の
ビン固定ブロック８および９が２重に配置されている。
は、チップ固着ブロック７の材質として銅または銅合金
を用い、対熱膨張を要求するチップに対してはコバール
などのようにチップと同様な熱膨張係数を有する材質の
ものを用い、またこの両者を要求するチップに対しては
、ＣＵ −Ｗなどの材質のものを用いるのがよい。また
、チップ固着ブロック７自体の材質を適宜に選ぶのでは
なく、チップ固着ブロック７の上面１５上に上述したよ
うな材料をコーティングしてもよい・ この発明に従った半導体集積回路装置のパッケージＩｆ
！５３ｔｘは、少なくとも１個のチップ固着ブロック７
と少なくとも１個のビン固定ブロック８また（、ｔ９と
を備えていればよい。そして、要求されるビン数に応じ
てビン固定ブロック８または９の数が選ばれる。この実
施例では、チップ固着ブロック７の周囲に、合計８個の
ビン固定ブロック８および９が２重に配置されている。
このように、チップ固着ブロック７の周囲にビン固定ブ
ロック８および９が何重にも配置される場合には、ビン
固定ブロック８および９の上面１１側に突出する頭部１
３の高さは、チップ固着ブロック７に歳も近い内周側に
位置するもの（ビン固定ブロック８に固定されたピン）
から、より外周側に位置するもの（ビン固定ブロック９
に固定されたピン）に至るほど順次高くされるのがよい
。なぜなら、もし同一平面上にピン１０の頭部１３が位
置するならば、ボンディングワイヤ５同士が互いに接触
しそれによって回路ショートの発生のおそれがあるから
である。
ロック８および９が何重にも配置される場合には、ビン
固定ブロック８および９の上面１１側に突出する頭部１
３の高さは、チップ固着ブロック７に歳も近い内周側に
位置するもの（ビン固定ブロック８に固定されたピン）
から、より外周側に位置するもの（ビン固定ブロック９
に固定されたピン）に至るほど順次高くされるのがよい
。なぜなら、もし同一平面上にピン１０の頭部１３が位
置するならば、ボンディングワイヤ５同士が互いに接触
しそれによって回路ショートの発生のおそれがあるから
である。
複数個のブロック７．８および９は、ボンディング時に
おいては互いに集合させる必要があり、かつ自動ボンデ
ィングを行なう際には集積回路チップ３とピン１０との
位置関係を精度よ（保持するために相互に固定される必
要がある。これを達成するための一例として、複数個の
ブロックのそれぞれは、係合凸部を有するブロック支持
台上に配置される。各ブロック７．８および９は、第゛
４図ないし第７図において点線で示すように、この係合
凸部と係合し得る係合凹部１６を有している。
おいては互いに集合させる必要があり、かつ自動ボンデ
ィングを行なう際には集積回路チップ３とピン１０との
位置関係を精度よ（保持するために相互に固定される必
要がある。これを達成するための一例として、複数個の
ブロックのそれぞれは、係合凸部を有するブロック支持
台上に配置される。各ブロック７．８および９は、第゛
４図ないし第７図において点線で示すように、この係合
凸部と係合し得る係合凹部１６を有している。
したがって、この係合凸部と係合凹部１６とが係合する
ことによって、各ブロック７．８および９はブロック支
持台上に位置決めされる。
ことによって、各ブロック７．８および９はブロック支
持台上に位置決めされる。
集積回路チップ３とピン１ｏとの間のワイヤボンディン
グが完了した後、集積回路チップ３、ボンディングワイ
ヤ５およびピン１０の頭部１３にパッシベーションが施
される。そして、最終的に、接着剤などを用いて樹脂キ
ャップ１７のフンプレッション取付けを行なう。この封
止用に用いられるキャップ１７の材質としては樹脂に限
られない。
グが完了した後、集積回路チップ３、ボンディングワイ
ヤ５およびピン１０の頭部１３にパッシベーションが施
される。そして、最終的に、接着剤などを用いて樹脂キ
ャップ１７のフンプレッション取付けを行なう。この封
止用に用いられるキャップ１７の材質としては樹脂に限
られない。
すなわち、機械的強度、熱放散性またはコスト面などを
考慮して、金属を用いることも考えられる。
考慮して、金属を用いることも考えられる。
なお、各ブロック７．８および９の固定安定性を増すた
めに、各ブロックにキー溝を設けること、パッケージ底
面に固定板を設けること、接着剤を塗布すること、ある
いは低温でキャップの取付けを行なうことなどが考えら
れる。
めに、各ブロックにキー溝を設けること、パッケージ底
面に固定板を設けること、接着剤を塗布すること、ある
いは低温でキャップの取付けを行なうことなどが考えら
れる。
友１１
コバールから作られたピンの頭部に、真空蒸着により厚
さ１〜５μｌのＡｍを被覆した。このピンを６〜９本単
位でエポキシ系樹脂により封止したピン固定ブロックを
１６個製作した。一方、チップ固着ブロックとしては、
単一面に厚さ１〜４μｍのＡａ被被覆施したＣｕ合余を
使用した。そして、へｇ被覆面にＡ１１ｌペーストを用
いて予め回路形成しであるＳｉ＊積回路チップを固着し
た。
さ１〜５μｌのＡｍを被覆した。このピンを６〜９本単
位でエポキシ系樹脂により封止したピン固定ブロックを
１６個製作した。一方、チップ固着ブロックとしては、
単一面に厚さ１〜４μｍのＡａ被被覆施したＣｕ合余を
使用した。そして、へｇ被覆面にＡ１１ｌペーストを用
いて予め回路形成しであるＳｉ＊積回路チップを固着し
た。
上記１７個のブロックを、ブロックに予め形成された位
置決め用の係合凹部を用いて集合させ、その後、３′０
μ翔のＡ’ ＩＩＩワイヤを用いて集積回路チップとピ
ンの頭部とを超音波ボンディングにより配線した。さら
にその後、集積回路チップおよびボンディングワイヤを
中心にＳＩＣを用いてパッシベーションを施し、その後
、エポキシ系樹脂から作られたキャップを、集合してい
るブロックに圧入して２４ ｍｍｘ ２４ ＋ｎｉの大
きさの１２０ビンパツケージを作成した。この実施例で
使用した集積回路チップは、最大消費電力が２．５Ｗで
あったが、２０００時間の作動テストを実施しても何ら
異常は認められなかった。
置決め用の係合凹部を用いて集合させ、その後、３′０
μ翔のＡ’ ＩＩＩワイヤを用いて集積回路チップとピ
ンの頭部とを超音波ボンディングにより配線した。さら
にその後、集積回路チップおよびボンディングワイヤを
中心にＳＩＣを用いてパッシベーションを施し、その後
、エポキシ系樹脂から作られたキャップを、集合してい
るブロックに圧入して２４ ｍｍｘ ２４ ＋ｎｉの大
きさの１２０ビンパツケージを作成した。この実施例で
使用した集積回路チップは、最大消費電力が２．５Ｗで
あったが、２０００時間の作動テストを実施しても何ら
異常は認められなかった。
以上のことから、この発明に従ったパッケージ構造を採
用したことにより、従来のパッケージ−と同じ大きざで
多数の外部取出端子の数を確保でき、かつ、大容量の集
積回路チップを搭載することのできるプラスチックモー
ルドタイプ半導体集積回路装置を得ることができた。
用したことにより、従来のパッケージ−と同じ大きざで
多数の外部取出端子の数を確保でき、かつ、大容量の集
積回路チップを搭載することのできるプラスチックモー
ルドタイプ半導体集積回路装置を得ることができた。
発明の効果
以上のように、この発明によれば、少なくとも１個のビ
ン固定ブロックと少なくとも１個のピン固着ブロックと
を集合させたパッケージ構造であり、かつビン固定ブロ
ックがピンをその上面から底面まで貫通させた状態で固
定するものであるので、たとえば適宜にブロックを組合
わせることによって２次元的に任意の位置にピンを配置
することができ、またブロックの高さを適宜に変えるこ
とによって３次元的にも配線することができる。
ン固定ブロックと少なくとも１個のピン固着ブロックと
を集合させたパッケージ構造であり、かつビン固定ブロ
ックがピンをその上面から底面まで貫通させた状態で固
定するものであるので、たとえば適宜にブロックを組合
わせることによって２次元的に任意の位置にピンを配置
することができ、またブロックの高さを適宜に変えるこ
とによって３次元的にも配線することができる。
したがって、従来のパッケージｍ ｔｉに比べて、パッ
ケージの単位面積当たりのビン数を多く採ることができ
る。また、この発明によれば、従来のピングリッドアレ
イ方式のようなメタライズ配線層が不要となり構造も簡
単となることから、必要とされる製造工程数が減少しひ
いては製造コストの低減につながる。
ケージの単位面積当たりのビン数を多く採ることができ
る。また、この発明によれば、従来のピングリッドアレ
イ方式のようなメタライズ配線層が不要となり構造も簡
単となることから、必要とされる製造工程数が減少しひ
いては製造コストの低減につながる。
さらに、用いられるブロックの形状を標準化しておくな
らば、要求されるピン数の増減に応じて即座に対応する
ことができ、その結果多くの品種に対する対応を容易に
行なうことが可能となる。
らば、要求されるピン数の増減に応じて即座に対応する
ことができ、その結果多くの品種に対する対応を容易に
行なうことが可能となる。
また、好ましい実施例として説明したように、チップ固
着ブロック、ビン固定ブロックまたはキャップなどに対
して使用されるべき材料を種々選択することが可能であ
るので、個々の部品の品質向上前ねらうことができ、そ
の結果パッケージ全体の品質を向上させることが可能と
なる。また、これに関連して、チップ固着ブロックとし
て高放熱材を使用するならば、集積回路チップの発熱を
直接外気に放熱することが可能となり、品質向上を図る
ことができる。
着ブロック、ビン固定ブロックまたはキャップなどに対
して使用されるべき材料を種々選択することが可能であ
るので、個々の部品の品質向上前ねらうことができ、そ
の結果パッケージ全体の品質を向上させることが可能と
なる。また、これに関連して、チップ固着ブロックとし
て高放熱材を使用するならば、集積回路チップの発熱を
直接外気に放熱することが可能となり、品質向上を図る
ことができる。
第１図は、従来一般的に用いられているプラスチックモ
ールド型パッケージ橢造を示す断面図である。第２図は
、この発明に従った半導体集積回路装置のパッケージ構
造の一実施例を上方側から見た平面図である。第３図は
、第２図の線■−■に沿って見た側面断面図である。第
４図は、この発明に従ったパッケージ構造を構成するの
に用いられるビン固定ブロックの一例を示す上方側から
見た平面図である。第５図は、第４図の轢ｖ−■に沿っ
て見た側面断面図である。第６図は、この発明に従った
パッケージｍ造を構成するのに用いられるチップ固着ブ
ロックの一例を示す上方側から見た平面図である。第７
図は、第６図の線■−■に沿って見た側面断面図である
。 図において、３は集積回路チップ、５はボンゲイングワ
イヤ、７はチップ固着ブロック、８および９はビン固定
ブロック、１ｏはビン、１１はビン固定ブロックの上面
、１２はビン固定ブロックの底面、１５はチップ固着ブ
ロックの上面、１６は係合凹部を示す。 特許出願人 住友電気工業株式会社 め１［ −４ 不２図 二■？／ｆ モ葺′ 第汀”、−２ −「 心６ ２３５ ｌ ） ７ と 図
ールド型パッケージ橢造を示す断面図である。第２図は
、この発明に従った半導体集積回路装置のパッケージ構
造の一実施例を上方側から見た平面図である。第３図は
、第２図の線■−■に沿って見た側面断面図である。第
４図は、この発明に従ったパッケージ構造を構成するの
に用いられるビン固定ブロックの一例を示す上方側から
見た平面図である。第５図は、第４図の轢ｖ−■に沿っ
て見た側面断面図である。第６図は、この発明に従った
パッケージｍ造を構成するのに用いられるチップ固着ブ
ロックの一例を示す上方側から見た平面図である。第７
図は、第６図の線■−■に沿って見た側面断面図である
。 図において、３は集積回路チップ、５はボンゲイングワ
イヤ、７はチップ固着ブロック、８および９はビン固定
ブロック、１ｏはビン、１１はビン固定ブロックの上面
、１２はビン固定ブロックの底面、１５はチップ固着ブ
ロックの上面、１６は係合凹部を示す。 特許出願人 住友電気工業株式会社 め１［ −４ 不２図 二■？／ｆ モ葺′ 第汀”、−２ −「 心６ ２３５ ｌ ） ７ と 図
Claims (4)
- （１） 内ａ１１に収納した集積回路チップを外部取出
端子にソイＡ２ボンディングしてなる半導体集積回路′
ａＡｍのパンケージ構造において、Ｎいに隣接して配置
される複数個のブロックを備え、 前記複数個のブロックのうちの少なくとも１個は、外部
取出端子として用いられるビンをその上面から底面まで
貫通さびた状態で固定したビン１＠定ブロツクを構成し
、 前記複数個のブロックのうちの少なくとも１個は、前記
ビン固定ブロックの上面側に突出するビンの部分との間
にワイヤボンディングされる巣１負回路チップを、その
上面に固着しＩ；チップ固着ブロックをＷ４成する、半
導体集積回路装置のノ（ツケージ愼造。 - （２） 前記チップ固着ブロックの周囲に１よ、複数個
の前記ビン固定７０ツクが少なくとも２ｍに配置され、 前記ビン固定ブロックの上面側に突出するビンの部分の
高さは、前記チップ固着ブロックに最も近い内周側に位
置するものから、より外周側に位置するものに至るほど
順次高くされる、特許請求の範囲第１項記載の半導体集
積回路装置のパッケージ構造。 - （３） 前記チップ固着ブロックは、集積回路チップの
熱膨張性、Ｐ！ｌ放散性または絶縁性のうちの少なくと
も１つの特性を満足させる材質の材料から作られる、特
許請求の範ｌ！Ｉｌ第１項または第２項記載の半導体集
積回路装置のパッケージ構造。 - （４） 前記複数個のブロックはブロック支持。 台上に５１！置され、 前記複数個のブロックのそれぞれは、係合凸部と係合凹
部との係合によってブロック支持台上に位置決めされる
、特許請求の範囲第１項ないし第３項のいずれかに記載
の半導体集積回路装置のパッケージ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116643A JPS607753A (ja) | 1983-06-27 | 1983-06-27 | 半導体集積回路装置のパツケ−ジ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116643A JPS607753A (ja) | 1983-06-27 | 1983-06-27 | 半導体集積回路装置のパツケ−ジ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607753A true JPS607753A (ja) | 1985-01-16 |
Family
ID=14692285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58116643A Pending JPS607753A (ja) | 1983-06-27 | 1983-06-27 | 半導体集積回路装置のパツケ−ジ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607753A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940279A (en) * | 1996-09-30 | 1999-08-17 | Robert Bosch Gmbh | Metal support element for electronic components or circuit supports |
-
1983
- 1983-06-27 JP JP58116643A patent/JPS607753A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940279A (en) * | 1996-09-30 | 1999-08-17 | Robert Bosch Gmbh | Metal support element for electronic components or circuit supports |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6781242B1 (en) | Thin ball grid array package | |
| US6060778A (en) | Ball grid array package | |
| US6621152B2 (en) | Thin, small-sized power semiconductor package | |
| US6294830B1 (en) | Microelectronic assembly with conductive terminals having an exposed surface through a dielectric layer | |
| US6864566B2 (en) | Duel die package | |
| US20020125556A1 (en) | Stacking structure of semiconductor chips and semiconductor package using it | |
| EP0247775A2 (en) | Semiconductor package with high density I/O lead connection | |
| JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
| KR20040062764A (ko) | 칩 스케일 적층 패키지 | |
| KR20040009679A (ko) | 적층형 반도체 모듈 및 그 제조방법 | |
| JP2009506539A (ja) | マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法 | |
| KR19990014257A (ko) | 반도체 장치, 반도체 장치용 탭 테이프, 탭 테이프 제조방법 및 반도체 장치 제조방법 | |
| US5808872A (en) | Semiconductor package and method of mounting the same on circuit board | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| KR100788341B1 (ko) | 칩 적층형 반도체 패키지 | |
| JPS607753A (ja) | 半導体集積回路装置のパツケ−ジ構造 | |
| TWM615149U (zh) | 四方扁平無引腳封裝結構 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS61168926A (ja) | 樹脂基板 | |
| KR100340862B1 (ko) | 스택패키지및그의제조방법 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| JPH01302757A (ja) | 基板集合シート | |
| KR19980025877A (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 |