JPS6074961A - フリツカ−補償装置 - Google Patents
フリツカ−補償装置Info
- Publication number
- JPS6074961A JPS6074961A JP18249383A JP18249383A JPS6074961A JP S6074961 A JPS6074961 A JP S6074961A JP 18249383 A JP18249383 A JP 18249383A JP 18249383 A JP18249383 A JP 18249383A JP S6074961 A JPS6074961 A JP S6074961A
- Authority
- JP
- Japan
- Prior art keywords
- response delay
- flicker
- load
- signal
- reactive power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、大容量、間欠運転負荷、特に抵抗溶接機など
のフリッカ−発生負荷を有する回路において、負荷と並
列に接続したフリッカ−補償装置に関するものである。
のフリッカ−発生負荷を有する回路において、負荷と並
列に接続したフリッカ−補償装置に関するものである。
従来フリッカ−補償装置は、第１図（ａ）のごとく溶接
機１の電流を変流機２によシ検出し、制御部３で選定し
、富力用半導体スイ、ンチ４をＯＮ、ＯＦＦさせること
によジ、直列リアクトル５と、進相コンデンサ６により
構成され、進相無効電力の制御が行われていたが、この
方式では検出の応答遅れによシ、フリッカ−補償装置の
電圧降下特性は、第１図（Ｉ））のごとく、投入時、引
外し時に凹凸となり、フリッカ−改善効果が低下する要
因となっていた。図中縦軸は電圧降下、横軸Ｔは溶接機
通電時間を示す。丑だ従来第２図（ａ）のごとく応答遅
れを改善する方式として抵抗１容接機１の運転信号に同
時して、フリッカ−補償装＠を動作させる方式も提案さ
れているが、この方式では、例えば被溶接物の材料変化
、ｍ接条件の変化など、負荷容量が変化した場合、フリ
ッカ−補償装置の無効電力は追従しないために、第２図
の）のごとく電圧変動を有し、フリッカ−改善効果が低
下する要因となっていた。
機１の電流を変流機２によシ検出し、制御部３で選定し
、富力用半導体スイ、ンチ４をＯＮ、ＯＦＦさせること
によジ、直列リアクトル５と、進相コンデンサ６により
構成され、進相無効電力の制御が行われていたが、この
方式では検出の応答遅れによシ、フリッカ−補償装置の
電圧降下特性は、第１図（Ｉ））のごとく、投入時、引
外し時に凹凸となり、フリッカ−改善効果が低下する要
因となっていた。図中縦軸は電圧降下、横軸Ｔは溶接機
通電時間を示す。丑だ従来第２図（ａ）のごとく応答遅
れを改善する方式として抵抗１容接機１の運転信号に同
時して、フリッカ−補償装＠を動作させる方式も提案さ
れているが、この方式では、例えば被溶接物の材料変化
、ｍ接条件の変化など、負荷容量が変化した場合、フリ
ッカ−補償装置の無効電力は追従しないために、第２図
の）のごとく電圧変動を有し、フリッカ−改善効果が低
下する要因となっていた。
本発明は上述の問題を解消し、負荷電流または負荷無効
電力検出時の応答遅れ全浴捩機信号により投入、引外し
時のみに補足させて応答遅れをなくし、かつ、それ以外
では負荷を疏または負荷無効電力値によりｊ；ｊ正１ｊ
イー相無効電力を投入することにより、フリッカ−教養
効果を向上させたフリッカ−補償装置を提供するもので
ある。
電力検出時の応答遅れ全浴捩機信号により投入、引外し
時のみに補足させて応答遅れをなくし、かつ、それ以外
では負荷を疏または負荷無効電力値によりｊ；ｊ正１ｊ
イー相無効電力を投入することにより、フリッカ−教養
効果を向上させたフリッカ−補償装置を提供するもので
ある。
以下、本発明を第３図〜第５図に示す突施例について説
明する。
明する。
第３図はフリッカ−補償装置の回路説明図で、Ｊは・酸
路に接続されたｌ溶接機で、運転と同期した信号をトラ
ンジスタ７よジ送出し、その信号をパルス発生器である
ホトカプラ８で受けて単安定マルチバイブレータ９ａ、
′９ｂｉＣｚ（ルスｍ−ｑを送り各々半サイクル間程度
のみ半導体スイッチ］、、Ｏａ、１０ｂをＯＮさせ、運
転開始時は等制電圧を加算器ｊ］へ入力し、また運転終
了時は検出回路１３の等制電圧を反転増幅′ａ１５を介
して、極性を逆転させた等制電圧として加算器１１へ入
力される。
路に接続されたｌ溶接機で、運転と同期した信号をトラ
ンジスタ７よジ送出し、その信号をパルス発生器である
ホトカプラ８で受けて単安定マルチバイブレータ９ａ、
′９ｂｉＣｚ（ルスｍ−ｑを送り各々半サイクル間程度
のみ半導体スイッチ］、、Ｏａ、１０ｂをＯＮさせ、運
転開始時は等制電圧を加算器ｊ］へ入力し、また運転終
了時は検出回路１３の等制電圧を反転増幅′ａ１５を介
して、極性を逆転させた等制電圧として加算器１１へ入
力される。
丑た一方変隋器２よｐ負荷電流全検出し、その検出回路
１３により等制電圧を出力して上記加ｎ器１１に入力し
、上記半サイクル間の等制電圧を加算した信号を選択回
路１２に入力される。ここで適正な進相無効電力を選択
し、電力用半導体スイッチ４ａ、４ｂ、４ｃ’ｆｉ＝Ｏ
Ｎさせて直列リアクトル ５ａ、５ｂ、５ｃ と進相コ
ンデンサ５ａ、５ｂ、６ｃにて構成された進相無効−１
紅力金電路に供給する。
１３により等制電圧を出力して上記加ｎ器１１に入力し
、上記半サイクル間の等制電圧を加算した信号を選択回
路１２に入力される。ここで適正な進相無効電力を選択
し、電力用半導体スイッチ４ａ、４ｂ、４ｃ’ｆｉ＝Ｏ
Ｎさせて直列リアクトル ５ａ、５ｂ、５ｃ と進相コ
ンデンサ５ａ、５ｂ、６ｃにて構成された進相無効−１
紅力金電路に供給する。
次に動作を第３図および第４図によシ説明する。
溶接機電流または無効電力を検出回路１３では半サイク
ルごとにサンプリングホールドして半サイクル遅れにて
直流等価″電圧Ｑ１を出力する。また浴接機の運転によ
りトランジスタ７７１１Ｅ ＯＮ Ｌ、ホトカプラ８の
ＬＥＤを点灯させ、出力信号ｓ１はＨとがる。この信号
の立）：如エツジにより第１の単安定マルチバイブレー
タ９ａをトリガーシ、半サイクル間Ｈとなシ、半導体ス
イッチ１０ａをＯＮさせる。これより溶接ｓ１台分の等
価無効電力の加算用直流等価電圧＋ＶＱ＋ を信号Ｓ４
として加算器１１に供給する。次に溶接機運転終了時の
出力信号Ｓ１が立下るとき、第２の単安定マルチバイブ
レータ９ｂをトリガーし、約手サイクル間半導体スイッ
チ１０ｂをＯＮさせ、上記検出回路出力のＱｌを反転増
幅器１５により−Ｑ１を信号Ｓ５として加算器１１に供
給する。
ルごとにサンプリングホールドして半サイクル遅れにて
直流等価″電圧Ｑ１を出力する。また浴接機の運転によ
りトランジスタ７７１１Ｅ ＯＮ Ｌ、ホトカプラ８の
ＬＥＤを点灯させ、出力信号ｓ１はＨとがる。この信号
の立）：如エツジにより第１の単安定マルチバイブレー
タ９ａをトリガーシ、半サイクル間Ｈとなシ、半導体ス
イッチ１０ａをＯＮさせる。これより溶接ｓ１台分の等
価無効電力の加算用直流等価電圧＋ＶＱ＋ を信号Ｓ４
として加算器１１に供給する。次に溶接機運転終了時の
出力信号Ｓ１が立下るとき、第２の単安定マルチバイブ
レータ９ｂをトリガーし、約手サイクル間半導体スイッ
チ１０ｂをＯＮさせ、上記検出回路出力のＱｌを反転増
幅器１５により−Ｑ１を信号Ｓ５として加算器１１に供
給する。
上記出力信号Ｓ４．Ｓ５と検出回路出力Ｑ１の約手サイ
クル分の加減算処理によシ、第４図の出力信号Ｑ２のご
とくに合成される。
クル分の加減算処理によシ、第４図の出力信号Ｑ２のご
とくに合成される。
とくに負荷容量のＶ化に対し、運転終了時は検出値の反
転電圧のため、常に適正な減算となり、合成値Ｑ２は溶
接機の出力信号Ｓ１と同一タイミングで、かつ適正投入
時を得れら、電力用半導体スイッチ４ａ、４ｂ、４ｃの
どれかをＯＮ、 ＯＦＦ Ｌ、適正な進相無効電力を供
給することができる。
転電圧のため、常に適正な減算となり、合成値Ｑ２は溶
接機の出力信号Ｓ１と同一タイミングで、かつ適正投入
時を得れら、電力用半導体スイッチ４ａ、４ｂ、４ｃの
どれかをＯＮ、 ＯＦＦ Ｌ、適正な進相無効電力を供
給することができる。
なお、溶接機電流の投入時にビルドアップしている場合
には、投入側の等制電圧＋ＶＱ＋ を低くし最初の投入
進相無効電力を低くし、溶接機電流と同様に進相無効電
力をビルドアップさせて、電圧降下を補償することもで
きる。
には、投入側の等制電圧＋ＶＱ＋ を低くし最初の投入
進相無効電力を低くし、溶接機電流と同様に進相無効電
力をビルドアップさせて、電圧降下を補償することもで
きる。
また溶接機が複数台ある場合、第５図のごとく検出回路
１３以外の溶接機の信−号受信部１４内のホトカプラ８
、単安定マルチバイブレータ９ａ１９ｂ。
１３以外の溶接機の信−号受信部１４内のホトカプラ８
、単安定マルチバイブレータ９ａ１９ｂ。
半導体スイッチ１０ａ、１０ｂの回路を各溶接機ｌａ、
ｌｂ、ｌｃ・・・・・・・・・・・・・・・１ｚに接続
し、出力信号Ｓ４、Ｓ５を全て加算機１１に接続するこ
とにより複数台でも応答でき、また溶接機に重なシがあ
っても、各々１台分の等制電圧を加減算処理し、適正容
量で応答できる。
ｌｂ、ｌｃ・・・・・・・・・・・・・・・１ｚに接続
し、出力信号Ｓ４、Ｓ５を全て加算機１１に接続するこ
とにより複数台でも応答でき、また溶接機に重なシがあ
っても、各々１台分の等制電圧を加減算処理し、適正容
量で応答できる。
以上のごとく本発明によれば、溶接機信号により投入、
引外し時の半サイクル間のみ、等価電流電圧を、負荷電
流または無効′電力検出等価直流電圧出力に加減算処理
し、検量の応答遅れを補正し、かつ、投入、引外し時の
半サイクル以外は検出値により適正進相無効電力を制御
するために、フリツカー改善効果の低下を防止できるな
どの利点を有し、工業的々らひに実用的価値の大なるも
のである。
引外し時の半サイクル間のみ、等価電流電圧を、負荷電
流または無効′電力検出等価直流電圧出力に加減算処理
し、検量の応答遅れを補正し、かつ、投入、引外し時の
半サイクル以外は検出値により適正進相無効電力を制御
するために、フリツカー改善効果の低下を防止できるな
どの利点を有し、工業的々らひに実用的価値の大なるも
のである。
第１図（ａｌは従来のフリッカ−補償装置の回路説明図
、同図（ｂ）は同従来のフリッカ−補償装置の１イ圧降
下特性図、２ｇ２図（ａｌは従来の他の７リツカー補償
装＋ａの回路説明図、同図（ｂ）は同従来のフリッカ−
補償装置の゛ＩＪｆ圧降下特性図、第３図は本発明のフ
リ、カー補償装置の一実施例の回路説明図、第４図は同
本発１す１のフリッカ−補償装置の動作波形説明図、第
５図は本発明のフリッカ−補償装置ｄの他の実Ｍ例の回
路説明図である。 ］；溶接機 ４．４ ａ、 ４ｂ、 ４ ｃ ： ’＋（（力用半導
体スイッチ５．５ａ、５ｂ、５ｃ ： ｋ列すアクトル
６．５ａ、 ６ｂ、 ６ｃ ：進相コンデンサ９ａ：第
１の単安定マルチバイブレータ９ｂ：第２の単安定マル
チバイブレータ１０ａ、１０ｂ ：半導体スイッチ １１：加算器 １３；検出回路 特許出願人 日本コンデンサ工業株式会社 第 □□−□−一 第 （ａ） （ｂ）
、同図（ｂ）は同従来のフリッカ−補償装置の１イ圧降
下特性図、２ｇ２図（ａｌは従来の他の７リツカー補償
装＋ａの回路説明図、同図（ｂ）は同従来のフリッカ−
補償装置の゛ＩＪｆ圧降下特性図、第３図は本発明のフ
リ、カー補償装置の一実施例の回路説明図、第４図は同
本発１す１のフリッカ−補償装置の動作波形説明図、第
５図は本発明のフリッカ−補償装置ｄの他の実Ｍ例の回
路説明図である。 ］；溶接機 ４．４ ａ、 ４ｂ、 ４ ｃ ： ’＋（（力用半導
体スイッチ５．５ａ、５ｂ、５ｃ ： ｋ列すアクトル
６．５ａ、 ６ｂ、 ６ｃ ：進相コンデンサ９ａ：第
１の単安定マルチバイブレータ９ｂ：第２の単安定マル
チバイブレータ１０ａ、１０ｂ ：半導体スイッチ １１：加算器 １３；検出回路 特許出願人 日本コンデンサ工業株式会社 第 □□−□−一 第 （ａ） （ｂ）
Claims (1)
- 電力用半導体スイッチ、直列リアクトルおよび進相コン
デンサを直列接続した回路を負荷に複数並列接続してな
るフリッカ−補償装置において、フリッカ−発生負荷の
電流または無効電力を応答遅れを有して検出し、直流等
価電圧を送出する検出回路と、複数の負荷の運転と同期
したパルス信号を受けて、その信号の立上りでトリガー
する第１の単安定マルチバイブレータと、その信号の立
下りでトリガーする第２の単安定マルチバイブレークに
よって負荷の運転開始時の立上りパルスと運転終了時の
立下クパル７で、上記単安定マルチバイブレークが検出
回路の応答遅れ時間分のパルス信号を発生させ、その信
号により半導体スイッチを介して運転開始時は専価′敬
圧を、また運転終了時は検出回路の出力を反転させた等
価電圧を各各月算器に送出し、ト記検出（１路の出力と
加減算処理し、検出の応答遅れ分を補正することにより
、応答遅れなしに電力用半導体スイッチを制御すること
を特徴とするフリッカ−補償装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18249383A JP2527158B2 (ja) | 1983-09-29 | 1983-09-29 | フリツカ−補償装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18249383A JP2527158B2 (ja) | 1983-09-29 | 1983-09-29 | フリツカ−補償装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6074961A true JPS6074961A (ja) | 1985-04-27 |
| JP2527158B2 JP2527158B2 (ja) | 1996-08-21 |
Family
ID=16119246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18249383A Expired - Lifetime JP2527158B2 (ja) | 1983-09-29 | 1983-09-29 | フリツカ−補償装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2527158B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007272550A (ja) * | 2006-03-31 | 2007-10-18 | Nichicon Corp | 電圧変動補償装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4521163B2 (ja) | 2003-06-03 | 2010-08-11 | オリンパス株式会社 | 実体顕微鏡用同軸落射照明装置 |
-
1983
- 1983-09-29 JP JP18249383A patent/JP2527158B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007272550A (ja) * | 2006-03-31 | 2007-10-18 | Nichicon Corp | 電圧変動補償装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2527158B2 (ja) | 1996-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0524398B1 (en) | Circuit for controlling output current balance between parallel driven PWM-type power inverting units | |
| EP0492396B1 (en) | Parallel inverter system | |
| JP3664040B2 (ja) | モータ制御用ｐｗｍインバータ | |
| KR960000802B1 (ko) | 3상 교류 출력 변환기의 병렬 운전 제어장치 | |
| JPS61500297A (ja) | 簡単にろ波できる出力を供給するためのインバ−タ制御装置 | |
| JPS6074961A (ja) | フリツカ−補償装置 | |
| US11038437B2 (en) | AC inverter with active neutral balance | |
| JPH06351255A (ja) | Ｐｗｍ制御インバータの制御回路 | |
| JPH06178545A (ja) | 電力変換器の制御方法及びその装置 | |
| JPH08223806A (ja) | 自励式無効電力補償装置の運転方法 | |
| JPH02151911A (ja) | フリッカー補償装置 | |
| JP6933306B2 (ja) | 電力変換装置 | |
| US7239534B2 (en) | Cellular inverter with reduced switching distortion rate | |
| JPH0851735A (ja) | 電源装置 | |
| JPH1075586A (ja) | 同期式ｐｗｍのデッドタイム補償装置 | |
| JP4207400B2 (ja) | 電力変換装置 | |
| JPH02100116A (ja) | 無停電電源装置 | |
| JP2616384B2 (ja) | 定電流直流給電装置 | |
| JPH01321078A (ja) | パルスアーク溶接電源 | |
| JP3077300B2 (ja) | 瞬時電圧低下補償装置 | |
| JPS61224866A (ja) | 電力変換装置の制御装置 | |
| JP2000224767A (ja) | 無効電力補償装置及びその制御方法 | |
| JP2792085B2 (ja) | 無効電力補償装置の制御方式 | |
| JPH07212977A (ja) | 無効電力補償装置 | |
| JPH02278317A (ja) | 直流アーク炉のフリッカ補償装置 |