JPS6074642A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6074642A JPS6074642A JP58183432A JP18343283A JPS6074642A JP S6074642 A JPS6074642 A JP S6074642A JP 58183432 A JP58183432 A JP 58183432A JP 18343283 A JP18343283 A JP 18343283A JP S6074642 A JPS6074642 A JP S6074642A
- Authority
- JP
- Japan
- Prior art keywords
- blade
- groove
- wafer
- dicing
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
- B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特にグイシング
工程に関するものである。
工程に関するものである。
従来、半導体ウェハーをダイシングする際、ダイシング
溝を一回で形成していすこため、クラックが入り易く、
さらにブレードの消耗が早いという欠点があった。
溝を一回で形成していすこため、クラックが入り易く、
さらにブレードの消耗が早いという欠点があった。
本発明の目的はかかる欠点を除去し、クラックが入り難
く、ブレードの消耗を少くするダイシング方法を提供す
ることである。
く、ブレードの消耗を少くするダイシング方法を提供す
ることである。
本発明のダイシング方法は初めに幅の大々るブレードで
浅くダイシングした後、より幅の小々るブレードで深く
、さらに必要に応じてはこれを繰り返し、従来のダイシ
ング深さまで溝を形成し、その仮名素子片に破断分離す
る方法をとっている。
浅くダイシングした後、より幅の小々るブレードで深く
、さらに必要に応じてはこれを繰り返し、従来のダイシ
ング深さまで溝を形成し、その仮名素子片に破断分離す
る方法をとっている。
この方法によれば、ブレードがダイシング溝の側面に接
触する面積が小さく々す、したがって半導体素子へクラ
ックが入り難り、ブレードの消耗も少く々るという効果
がある。
触する面積が小さく々す、したがって半導体素子へクラ
ックが入り難り、ブレードの消耗も少く々るという効果
がある。
次に図面を参照してより詳細に説明する。
第1図は従来のダイシング溝の形状の一例である。ペレ
、タイズするブレーキング工程においてウェハー1に形
成する溝3はウェハー1の厚さの2/3の深さが必要だ
と言われており、ウェハー1の直径が大口径化するにつ
れ、つエバー1の厚さも厚くなっており1例えば4イン
チウェハーではウェハー1の厚さが500μm程度であ
るから、ダイシング溝3の深さは300βm以上必要で
ある。ここで、ブレード幅は20μm8度であり、ブレ
ード2とダイシング溝3の側面との接触からウェハー1
にクラック4が入り、半導体素子部5と に悪影41J及ぼすという欠点があり、さらにはブレー
ド2とダイシング溝3の側面との接触からブレード2が
消耗し、もしくは破損するという欠点があった。
、タイズするブレーキング工程においてウェハー1に形
成する溝3はウェハー1の厚さの2/3の深さが必要だ
と言われており、ウェハー1の直径が大口径化するにつ
れ、つエバー1の厚さも厚くなっており1例えば4イン
チウェハーではウェハー1の厚さが500μm程度であ
るから、ダイシング溝3の深さは300βm以上必要で
ある。ここで、ブレード幅は20μm8度であり、ブレ
ード2とダイシング溝3の側面との接触からウェハー1
にクラック4が入り、半導体素子部5と に悪影41J及ぼすという欠点があり、さらにはブレー
ド2とダイシング溝3の側面との接触からブレード2が
消耗し、もしくは破損するという欠点があった。
次に、本発明の一実施例を第2図に示す、まず。
同図(a)に示される様に幅の大々るブレード6により
、浅く溝8を形成し、次いで、同図(b)に示される様
により幅の小なるブレード7により所定の深さまで深い
溝9を形成する。その後ウェハー1を破断して各素子片
に分離する。これによればブレード6及び7と溝8,9
の側面との接触面積が従来より小さく、クラックの発生
を防止でき、ブレード6.7の消耗及び破損も少なく々
る。
、浅く溝8を形成し、次いで、同図(b)に示される様
により幅の小なるブレード7により所定の深さまで深い
溝9を形成する。その後ウェハー1を破断して各素子片
に分離する。これによればブレード6及び7と溝8,9
の側面との接触面積が従来より小さく、クラックの発生
を防止でき、ブレード6.7の消耗及び破損も少なく々
る。
また、ととでは溝を2段に形成した場合の実施例を示し
たが3段以上の場合にも効果があることは言を待たガい
。
たが3段以上の場合にも効果があることは言を待たガい
。
第1図は従来のダイシング方法を説明する断面図であり
、第2図(a)および(b)は本発明の一実施例をその
工程順に示す断面図である。
、第2図(a)および(b)は本発明の一実施例をその
工程順に示す断面図である。
Claims (1)
- 半導体ウェハーをダイシングのブレード幅の大なるブレ
ードにより浅くダイシングを行い、さらに続けて該ブレ
ードよりも幅の小なるブレードでより深いダイシングを
行いその仮名素子に破断分離することを特徴とする半導
体装置の製造方法、
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58183432A JPS6074642A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58183432A JPS6074642A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6074642A true JPS6074642A (ja) | 1985-04-26 |
Family
ID=16135671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58183432A Pending JPS6074642A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6074642A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0884775A1 (en) * | 1997-06-10 | 1998-12-16 | Murata Manufacturing Co., Ltd. | Electronic component and manufacturing method therefor |
-
1983
- 1983-09-30 JP JP58183432A patent/JPS6074642A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0884775A1 (en) * | 1997-06-10 | 1998-12-16 | Murata Manufacturing Co., Ltd. | Electronic component and manufacturing method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5882988A (en) | Semiconductor chip-making without scribing | |
KR960005047B1 (ko) | 화합물 반도체 웨이퍼의 다이싱방법 | |
US6518079B2 (en) | Separation method for gallium nitride devices on lattice-mismatched substrates | |
JP2006510232A5 (ja) | ||
KR20120036896A (ko) | 발광 다이오드(led) 웨이퍼 및 생성 장치의 전반부 말미 스크라이빙 | |
US9490103B2 (en) | Separation of chips on a substrate | |
JP5509057B2 (ja) | 半導体チップの製造方法 | |
JP2005051007A (ja) | 半導体チップの製造方法 | |
US4097310A (en) | Method of forming silicon solar energy cells | |
JP2005123263A (ja) | 半導体ウェハの加工方法 | |
JPS6074642A (ja) | 半導体装置の製造方法 | |
US7179720B2 (en) | Pre-fabrication scribing | |
JP2644069B2 (ja) | 半導体装置の製造方法 | |
JPH02305207A (ja) | 弾性表面波素子の製造方法 | |
JP5509051B2 (ja) | 半導体チップの製造方法 | |
JPH02162750A (ja) | 半導体装置の製造方法 | |
US3337374A (en) | Semiconductor device having p-n junction defined by the boundary between two intersecting semiconductor layers | |
JP4013664B2 (ja) | 半導体発光素子の製造方法 | |
JPH0444336A (ja) | 半導体装置の製造方法 | |
JPS588141B2 (ja) | 3−5族化合物半導体チップの切出し方法 | |
JPS59188939A (ja) | 半導体装置の製造法 | |
JPS5527623A (en) | Semiconductor wafer dividing method | |
JP2005032895A (ja) | ダイシング方法 | |
JPS6387743A (ja) | 半導体装置の製造方法 | |
KR20040008542A (ko) | 반도체 웨이퍼의 절단 방법 |