JPS59188939A - 半導体装置の製造法 - Google Patents
半導体装置の製造法Info
- Publication number
- JPS59188939A JPS59188939A JP58064063A JP6406383A JPS59188939A JP S59188939 A JPS59188939 A JP S59188939A JP 58064063 A JP58064063 A JP 58064063A JP 6406383 A JP6406383 A JP 6406383A JP S59188939 A JPS59188939 A JP S59188939A
- Authority
- JP
- Japan
- Prior art keywords
- dividing
- semiconductor
- groove
- wafer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造法に関し、特ＶＣ半導体ウェ
ハーから個々の半導体素子へ分割する方法に関する・ 半導体装置は、写真製版技術全駆使して第１図に示した
半導体ウェノ−−ＩＫ作り込まれる。ウェハー１は、半
導体素子（一般に、ダイ、チップ又はペレットなどと呼
ぶ）２の集合体−ズあるから、素子領域や電極配線等の
工程が終了した最後に、個々ＶＣ分割され、半導体装置
としての組み立て工程が行なわれる。
ハーから個々の半導体素子へ分割する方法に関する・ 半導体装置は、写真製版技術全駆使して第１図に示した
半導体ウェノ−−ＩＫ作り込まれる。ウェハー１は、半
導体素子（一般に、ダイ、チップ又はペレットなどと呼
ぶ）２の集合体−ズあるから、素子領域や電極配線等の
工程が終了した最後に、個々ＶＣ分割され、半導体装置
としての組み立て工程が行なわれる。
分割するためには、小片（単一半導体素子）と小片との
境界にあるスクライプ領域に沿って、ガラス切りの要領
で、ダイアモンド・ポイントなるもので、傷をつけて割
るか、ダイアモンド・ンーあるいはレーザーを用いて分
割するのが一般的である。このため、ウェハーからペレ
ットにするために多大な工数が、費やされるという点が
ある。
境界にあるスクライプ領域に沿って、ガラス切りの要領
で、ダイアモンド・ポイントなるもので、傷をつけて割
るか、ダイアモンド・ンーあるいはレーザーを用いて分
割するのが一般的である。このため、ウェハーからペレ
ットにするために多大な工数が、費やされるという点が
ある。
本発明の目的は工数が簡略化された方法全提供するＣと
にある。
にある。
本発明は、半導体素子形成工程の一つであるエツチング
工程を利用し、これと同時にスクライプ領域もエツチン
グして溝を形成し、この溝を利用して個々の素子に分割
すること全特徴とする・第２図は、本発明の一実施例を
示すものであって、分割する前の素子との境界付近の断
面図である。一般に、半導体デバイスは、拡散とエツチ
ングの操り返しによって作り込まれることは前ＶＣも記
述した。本発明は、かかるエツチングに着目し、第２図
に示すように、エツチングの際には、分割部７をエツチ
ングして溝８を形成する。形成された溝８は、ダイアモ
ンド・ポイントによるきずあるいは、ダイアモンド・ノ
ーによる溝と同様の結果もたらすことは明白である。要
するｌＣ１ダイアモンド・ポイントあるいはソーを用い
ずとも、ウェハーを小片つｔｐベレットＶＣ分割するこ
とが可能となる６尚、第３図で３はＰ型基板、４はＮ型
エピタキシャル層、５は絶縁分離領域、６は酸化膜であ
る。
工程を利用し、これと同時にスクライプ領域もエツチン
グして溝を形成し、この溝を利用して個々の素子に分割
すること全特徴とする・第２図は、本発明の一実施例を
示すものであって、分割する前の素子との境界付近の断
面図である。一般に、半導体デバイスは、拡散とエツチ
ングの操り返しによって作り込まれることは前ＶＣも記
述した。本発明は、かかるエツチングに着目し、第２図
に示すように、エツチングの際には、分割部７をエツチ
ングして溝８を形成する。形成された溝８は、ダイアモ
ンド・ポイントによるきずあるいは、ダイアモンド・ノ
ーによる溝と同様の結果もたらすことは明白である。要
するｌＣ１ダイアモンド・ポイントあるいはソーを用い
ずとも、ウェハーを小片つｔｐベレットＶＣ分割するこ
とが可能となる６尚、第３図で３はＰ型基板、４はＮ型
エピタキシャル層、５は絶縁分離領域、６は酸化膜であ
る。
上述した様ＶＣ１不発明によれば、ウェハーからベレッ
トＶＣ分割するため多大なる工数が削減できる。しかも
、ダイアモンド・ポイント等を用いた際におこる半導体
材料のクズの発生も防止される。
トＶＣ分割するため多大なる工数が削減できる。しかも
、ダイアモンド・ポイント等を用いた際におこる半導体
材料のクズの発生も防止される。
第１図は多数の素子が形成されたウェノ１−を示す斜視
図である。 第２図は本発明の一実施例であって１分割する煎の分割
部における断面図である。 １・・・・・・ウェハー、２・・・・・ベレット、３・
・・・・Ｐｍ半導体サブストレート層、４・・・・・・
Ｎ型半導体エピタキシャル層、訃・・・・・Ｐ＋型半導
体拡散層、６・・・・・・絶縁酸化膜層、７・・・・・
・分割部、８・・・・・・溝。
図である。 第２図は本発明の一実施例であって１分割する煎の分割
部における断面図である。 １・・・・・・ウェハー、２・・・・・ベレット、３・
・・・・Ｐｍ半導体サブストレート層、４・・・・・・
Ｎ型半導体エピタキシャル層、訃・・・・・Ｐ＋型半導
体拡散層、６・・・・・・絶縁酸化膜層、７・・・・・
・分割部、８・・・・・・溝。
Claims (1)
- 半導体素子を形成するために用いられる半導体のエツチ
ング工程を利用し、これと同時ＶＣ分害ｕ部にｓ全形成
し、かかる溝を半導体小片ｒＣ分割するために用いるこ
とを特徴とする半導体装置の製造法・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58064063A JPS59188939A (ja) | 1983-04-12 | 1983-04-12 | 半導体装置の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58064063A JPS59188939A (ja) | 1983-04-12 | 1983-04-12 | 半導体装置の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59188939A true JPS59188939A (ja) | 1984-10-26 |
Family
ID=13247256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58064063A Pending JPS59188939A (ja) | 1983-04-12 | 1983-04-12 | 半導体装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188939A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4883771A (en) * | 1986-11-13 | 1989-11-28 | Mitsubishi Denki Kabushiki Kaisha | Method of making and separating semiconductor lasers |
-
1983
- 1983-04-12 JP JP58064063A patent/JPS59188939A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4883771A (en) * | 1986-11-13 | 1989-11-28 | Mitsubishi Denki Kabushiki Kaisha | Method of making and separating semiconductor lasers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3422527A (en) | Method of manufacture of high voltage solar cell | |
| US3411051A (en) | Transistor with an isolated region having a p-n junction extending from the isolation wall to a surface | |
| JPS584814B2 (ja) | 半導体装置 | |
| JPH01179342A (ja) | 複合半導体結晶体 | |
| US5654226A (en) | Wafer bonding for power devices | |
| US3535774A (en) | Method of fabricating semiconductor devices | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| US4040084A (en) | Semiconductor device having high blocking voltage with peripheral circular groove | |
| US3997378A (en) | Method of manufacturing a semiconductor device utilizing monocrystalline-polycrystalline growth | |
| US3128213A (en) | Method of making a semiconductor device | |
| US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
| US4216491A (en) | Semiconductor integrated circuit isolated through dielectric material | |
| US4224734A (en) | Low electrical and thermal impedance semiconductor component and method of manufacture | |
| JPS59188939A (ja) | 半導体装置の製造法 | |
| JPH06232250A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US3163916A (en) | Unijunction transistor device | |
| JPS60144949A (ja) | 半導体装置の製造方法 | |
| US3934331A (en) | Method of manufacturing semiconductor devices | |
| US3337374A (en) | Semiconductor device having p-n junction defined by the boundary between two intersecting semiconductor layers | |
| US3596348A (en) | Thyristors and other semiconductor devices | |
| JPH08124879A (ja) | メサ型半導体装置の製造方法 | |
| JPS613469A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JPS61253830A (ja) | 半導体装置の製造方法 | |
| JPH11186568A (ja) | 高耐圧ダイオードおよびその製造方法 | |
| JPH0444336A (ja) | 半導体装置の製造方法 |