JPS607383A - Time counter - Google Patents
Time counterInfo
- Publication number
- JPS607383A JPS607383A JP58117537A JP11753783A JPS607383A JP S607383 A JPS607383 A JP S607383A JP 58117537 A JP58117537 A JP 58117537A JP 11753783 A JP11753783 A JP 11753783A JP S607383 A JPS607383 A JP S607383A
- Authority
- JP
- Japan
- Prior art keywords
- time
- data
- memory
- timekeeping
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G99/00—Subject matter not provided for in other groups of this subclass
- G04G99/006—Electronic time-pieces using a microcomputer, e.g. for multi-function clocks
Abstract
Description
【発明の詳細な説明】
(1) 発明の属する技術分野の説明
本発明は、計時装置に関し、特に、マイクロコンピュー
タシステムに接続されるN個の計時回路を1個の無停電
型カウンタで実現する計時装置に関する。[Detailed Description of the Invention] (1) Description of the technical field to which the invention pertains The present invention relates to a timekeeping device, and in particular, to realizing N timekeeping circuits connected to a microcomputer system with one uninterruptible counter. Relating to a timekeeping device.
(,2)従来技術の説明
従来、マイクロコンピュータシステムに接続される計時
回路では、N個の計時回路を実現のN個のカウンタを用
いて実現していたために、多数のカウンタを必要とし、
下記に示す■〜■の欠点があった。(,2) Description of Prior Art Conventionally, in a clock circuit connected to a microcomputer system, N clock circuits were realized using N counters, so a large number of counters were required.
There were drawbacks (■ to ■) shown below.
■、多数のIC素子を必要とする。(2) It requires a large number of IC elements.
■、上記■の為に、装置の小型化が難かしい。(2) Due to the above (2), it is difficult to miniaturize the device.
■、上記■の為に、コスト高になる。(2) Due to the above (2), the cost will be high.
■、上記■の為に、信頼性が低下し、安定性に欠ける。(2) Due to the above (2), reliability is reduced and stability is lacking.
(3)発明の詳細な説明
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、従来の上記諸欠点を解消するこ
とができる新規な計時装置を提供することにある。(3) Detailed description of the invention The present invention has been made in view of the above-mentioned conventional circumstances,
Therefore, an object of the present invention is to provide a new timekeeping device that can overcome the above-mentioned drawbacks of the conventional technology.
(り)発明の構成
上記目的を達成する為に、本発明に係る計時装置は、N
個の計時回路を実現させる1個の計時用カウンタ機能と
、カウンタの時分割使用を制御する計時制御機能と、無
停電で電源供給するためのバッテリ機能とを具備して構
成され、しかして、従来、N個の計時装置を実現させる
ためにejN個のカウンタを用いていたものを、無停電
カウンタ1個でN個の計時ができるようになった。。(i) Structure of the Invention In order to achieve the above object, a timekeeping device according to the present invention comprises N
It is configured with one timekeeping counter function that realizes two timekeeping circuits, a timekeeping control function that controls time-sharing use of the counter, and a battery function that provides uninterrupted power supply. Conventionally, ejN counters were used to implement N timekeeping devices, but now a single uninterruptible counter can now measure N times. .
(5)発明の詳細な説明
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。(5) Detailed Description of the Invention Next, a preferred embodiment of the present invention will be specifically described with reference to the drawings.
力7図は本発明の一実施例を示すブロック構成図である
。図において、参照番号/はマイクロコンピュータシス
テムとのインタフェースを制御するインタフェース制御
部、コは計時制御部、Jはメモリデータレジスタ、弘は
メモリ、!はメモリアドレスレジスタ、6はカウンタ、
りは計時データの値の零を検出する辱検出回路、gはタ
イムアウトレジスタ、ワはクロック発振器、ioは分周
器、l/はバッチ+)、isはマイクロコンピュータシ
ステムをそれぞれ示す。Figure 7 is a block diagram showing an embodiment of the present invention. In the figure, the reference number / is an interface control unit that controls the interface with the microcomputer system, ko is a clock control unit, J is a memory data register, Hiroshi is a memory, ! is the memory address register, 6 is the counter,
1 is a detection circuit for detecting zero value of time data, g is a timeout register, wa is a clock oscillator, io is a frequency divider, l/ is a batch+), and is is a microcomputer system.
この計時回路をイニシャライズすると、メモリグの内容
、つまり計時データの値はすべて零となる。イニシャラ
イズ後に、−計時制御部コは、計時の実行、計時のため
のデータ受信及び計時のためのデータの送信を行う。ま
た、計時の実行の結果、タイムアウトになると、タイム
アウトレジスタざヲセリトン、マイクロコンピュータシ
ステム7.2に対してタイムアウトを示す信号をインタ
フェース制御部/全通して転送する。計時の実行と計時
データの転送とタイムアウトを示す信号の転送は、分周
器10より計時制御部コヘ送られる基準周期信号と次の
基準周期信号の間に、言1時制御部コによシ実行される
。計時の実行及び計時データとタイムアウト信号の転送
の詳細を以下に示す。When this clock circuit is initialized, the contents of the memory register, that is, the values of the clock data all become zero. After initialization, the timekeeping control unit executes timekeeping, receives data for timekeeping, and transmits data for timekeeping. Further, when a timeout occurs as a result of the time measurement, a signal indicating the timeout is transferred to the timeout register and the microcomputer system 7.2 through the interface control unit. Execution of time measurement, transfer of time measurement data, and transfer of a signal indicating timeout are performed by the time control section between the reference period signal sent from the frequency divider 10 to the time control section and the next reference period signal. executed. Details of time measurement execution and transfer of time measurement data and timeout signal are shown below.
メモIJ p中への計時データの書きこみは次に示す動
作により行なわれる。マイクロコンピュータシステム/
2からの命令は、線/3、インタフェース部lさらに線
/ダを通って計時制御部λにより受けとられる。この命
令は、計時制御部−によりf%’F ;lJiされ、書
込命令ならば、計時制御1111部、7V」1、命・1
テ中に含1れるメモリグのアドレスを示すアドレス情報
を線/Sを通してメモリアドレスレジスタS−〜−)き
こみ、アドレス情報に示されるアドレスのタイムアウト
レジスタを線、2.2を通してリセットする。Writing of clock data into the memo IJp is performed by the following operation. Microcomputer system/
The command from 2 is received by the time control section λ via line /3, interface section l, and line/da. This command is f%'F;lJi by the clock control unit, and if it is a write command, the clock control unit 1111, 7V''1, instruction 1.
Address information indicating the address of the memory register contained in the memory address register S---- is read through the line /S, and the timeout register of the address indicated by the address information is reset through the line 2.2.
さらに、計時制御部コは命令を汀r析し、命令中に含ま
れる計時データを腺/7を通してメモリデータレジスタ
3へ書きこむ。メモリデータレジスタ3とメモリアドレ
スレジスタSをメモリの書きこみに必要な時間保持する
ことによシ、メモリlへの書きこみが実行される。Further, the time control unit analyzes the instruction and writes the time measurement data included in the instruction to the memory data register 3 through the gland/7. Writing to the memory 1 is executed by holding the memory data register 3 and the memory address register S for the time required for writing to the memory.
計時の実行は、次に示す動作により行なわれる。Execution of time measurement is performed by the following operations.
分周期10から線、2りを通して計時制御部ユに基準周
期ごとに入力される信号は、計時制御部コにトリガをか
け、計時の実行が始する。計時制御部コはメモリアドレ
スレジスタSへ線/3を通してアドレスを書きこみ、メ
モリ読み出しのために必要な時間経過後、計時データは
メモリデータレジスタ3へ線/ざを通して入力される。A signal input from the minute period 10 through lines and 2 to the timekeeping control unit Y every reference period triggers the timekeeping control unit KO, and the execution of timekeeping begins. The clock control unit writes an address to the memory address register S through the line /3, and after the time required for reading the memory has elapsed, the clock data is input to the memory data register 3 through the line /3.
さらにメモリデータレジスタ3中のデータは、綜/Aを
通してカウンタ6へ癲:きこ寸れ、カウンタ基により計
時のための演算が実行される。もし計時データが零なら
ば、零検出回路7により、計時の演算を実行させないた
めの信号が腺2/を通してカウンタ6へ入力され、計時
のための演算は実行されない。Further, the data in the memory data register 3 is transferred to the counter 6 through the input/A, and the counter base performs arithmetic operations for measuring time. If the time measurement data is zero, the zero detection circuit 7 inputs a signal to the counter 6 through the gland 2/ to prevent the time measurement calculation from being performed, and the time measurement calculation is not performed.
計時の演算実行後、カウンタ6中のデータが零、つまり
タイムアウトになったならば、タイムアウトレジスタg
が線20を通してセットされる。)宣:!″1゜後カウ
ンタ6中のデータは線/7を通してメモリデータレジス
タ3へ書きこまれ、碧きこみ時間経過後にメモリpへ書
きこまれる。これを基準周期と次の基準周期の間にメモ
リ<を中の計時データのすべてに対して実行する。After executing the time calculation, if the data in the counter 6 becomes zero, that is, a timeout occurs, the timeout register g
is set through line 20. ) Sen:! After ``1 degree'', the data in the counter 6 is written to the memory data register 3 through the line /7, and then written to the memory p after the elapse of the blue write time. Execute on all the timing data in the file.
メモリグ中の計時データをマイクロコンビj−−−タシ
ステム/コが読み出す動作は次のようにして行なわれる
。マイクロコンピュータシステムからの命令は、腺/3
、インタフェース制御部、1t91りを通して、計時制
御部コヘ入力される。計時制御部コはこの命令を解析し
、読み出し命令ならば、泪時制御部コは命令中に示され
る一アドレスをメモリアドレスレジスタs VC、tQ
isを通して書きこみ、メモリグの読出しに必要な時
間後にメモリデータレジスタ3へ線/ざを通して、アド
レスで示されるメモリの内容が書きこまれる。次にメモ
リデータレジスタ3は綜/6を通して計時制御部コヘ読
み出され線/ll、インタフェース制御部’、縄i3を
通して、マイクロコンピュータシステムノコへ転送サレ
ル。The operation in which the microcomputer system/co reads out the clock data being memorized is performed as follows. Instructions from the microcomputer system are sent to the gland/3
, interface control section, and 1t91 to the timekeeping control section. The timing control unit analyzes this instruction, and if it is a read instruction, the timing control unit stores the address indicated in the instruction in the memory address registers VC, tQ.
After the time required to read the memory register 3, the contents of the memory indicated by the address are written to the memory data register 3 through a line/wire. Next, the memory data register 3 is read out to the time control unit through wire /6 and transferred to the microcomputer system through line /ll, interface control unit', and line i3.
計時データのメモリダへの書込は、メモリlとマイクロ
コンピュータシステム72間での計時データの転送よシ
も高い優先度を持つ。The writing of clock data to the memory has a higher priority than the transfer of clock data between the memory l and the microcomputer system 72.
以上に説明した動作をまとめると次のような動きとなる
。The operations explained above can be summarized as follows.
分周器10から腺、2弘を通して計時制御部コへ入力さ
れる信号により、計時制御部スは計時データの計時を開
始し、メモIJ 9中のすべての計時データに対して計
時を実行する。メモリダ中のすべての計時データに対し
て計時を実行している間は、計時制御部コは、マイクロ
コンピュータシステム/:1から命令が入力されても、
計時が終了するまで待たされる。計時が終了し、マイク
ロコンピュータシステム/2からの命令が来ていれば実
行し、来ていない時には分周器10からの次の信号を待
つ。In response to the signal input from the frequency divider 10 to the time control unit through the two wires, the time control unit starts counting the time data and executes time measurement for all the time data in the memo IJ9. . While the time is being measured for all the time data in the memory, the time control unit will not respond even if commands are input from the microcomputer system/:1.
You will have to wait until the timer finishes counting. When the time measurement ends, if a command has arrived from the microcomputer system/2, it is executed; if no command has come, it waits for the next signal from the frequency divider 10.
バッテリ//は、計時回路f:m成する各部へ無停電で
電源を供給する。The battery // supplies power to each part of the timekeeping circuit f:m without interruption.
以上本発明をその良好な一実施例について説明したが、
それは単なる例示的なものであり、ここで説明された実
施例によってのみ本願発明が限定されるものではなく、
その範囲内におけるすべての変形、変更を含むことは勿
論である。The present invention has been described above with respect to one preferred embodiment thereof, but
It is merely an example, and the present invention is not limited to the embodiments described herein.
It goes without saying that it includes all modifications and changes within its scope.
(6)発明の詳細な説明
本発明は、以上説明したように、マイクロコンピュータ
システムに接続される計時装置に於て、N個の計時回路
を実現する1個の計時用カウンタと、カウンタの時分割
使用を制御する計時制御部と、無停電で電源供給するた
めのバッテリとから構成され、N個の計時を無停電型カ
ウンタ/個で行うことにより次のような効果がある。(6) Detailed Description of the Invention As explained above, the present invention provides a timekeeping device connected to a microcomputer system that includes one timekeeping counter that realizes N timekeeping circuits, and a clock counter for the counter. It is composed of a timekeeping control unit that controls divided usage and a battery that supplies power uninterruptedly, and the following effects can be achieved by measuring N times with each uninterruptible counter.
■、工0素子の量を削減することができる。(2) The amount of unprocessed elements can be reduced.
■、上記のにより装置の小型化ができる。(2) Due to the above, the device can be made smaller.
■、上記のによシコストを低下できる。(2) The above-mentioned costs can be reduced.
■、上記のにより信頼性が増す。■The reliability increases due to the above.
第7図は本発明に係る計時装置の一実施例を示すブロッ
ク構成図である。
/・・・インタフェース部、λ・・・計時制御部、3・
・・メモリデータレジスタ、ダ・・・メモリ、j・・・
メモリアドレスレジスタ、6・・・カウンタ、り・・・
零検出回路、g・・・タイムアウトレジスタ、り・・・
クロック発振器、 10・・・分周器、/I・・・バッ
テリ、/ス・・・マイクロコンピュータシステム、73
〜.21I・・・綜特許出願人 日本電気株式会社
代 理 人 弁理士 熊谷雄太部FIG. 7 is a block diagram showing an embodiment of a timekeeping device according to the present invention. /...interface section, λ...timekeeping control section, 3.
...Memory data register, da...memory, j...
Memory address register, 6... Counter, ri...
Zero detection circuit, g...timeout register, r...
Clock oscillator, 10... Frequency divider, /I... Battery, /S... Microcomputer system, 73
~. 21I... Patent applicant Representative of NEC Corporation Patent attorney Yutabe Kumagai
Claims (1)
於て、複数個の計時回路を実現する1個の計時用カウン
タ部と、該計時用カウンタ部の時分割使用を制御する計
時制御部と、無停電で電源を供給するためのバッテリ部
とを具備し、複数個の計時を無停電カウンタ1個で行う
ことを特徴とする計時装置。In a timekeeping device connected to a microcomputer system, there is one timekeeping counter unit that realizes multiple timekeeping circuits, a timekeeping control unit that controls time-sharing use of the timekeeping counter unit, and an uninterrupted What is claimed is: 1. A timekeeping device comprising a battery section for supplying power, and measuring a plurality of times using one uninterruptible counter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58117537A JPS607383A (en) | 1983-06-28 | 1983-06-28 | Time counter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58117537A JPS607383A (en) | 1983-06-28 | 1983-06-28 | Time counter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS607383A true JPS607383A (en) | 1985-01-16 |
Family
ID=14714249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58117537A Pending JPS607383A (en) | 1983-06-28 | 1983-06-28 | Time counter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS607383A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61166035A (en) * | 1985-12-09 | 1986-07-26 | Hitachi Ltd | Wire bonding method |
-
1983
- 1983-06-28 JP JP58117537A patent/JPS607383A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61166035A (en) * | 1985-12-09 | 1986-07-26 | Hitachi Ltd | Wire bonding method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4497022A (en) | Method and apparatus for measurements of channel operation | |
US5715438A (en) | System and method for providing time base adjustment | |
JP3188862B2 (en) | Power consumption analysis method and device | |
EP0076921A2 (en) | Method and system for time measurements of data processing channels | |
EP0592165A2 (en) | Pulse generation/sensing arrangement for use in a microprocessor system | |
EP0494610A2 (en) | TFT LCD control method for setting display controller in sleep state when no access to vram is made | |
EP0498148A2 (en) | TFT LCD display control system for displaying data upon detection of VRAM write access | |
JPS607383A (en) | Time counter | |
TW559693B (en) | Apparatus for changing pulse width modulation at desired timing | |
US6633237B2 (en) | Methods and apparatus for data transfer in electronic energy meters | |
JPS59161716A (en) | Timer control system of information processor | |
JP2522051B2 (en) | Control device | |
JPS62150453A (en) | Standby control system for microcontroller | |
JPH02267648A (en) | Detection system for memory access error | |
JPS58134338A (en) | Controlling system of digital computer | |
JPS6284347A (en) | Electronic computer | |
JPH02161537A (en) | I/o access interval tracing circuit | |
JPS63181045A (en) | Data processor | |
JPS6269331A (en) | Through put measuring system | |
JPH0812561B2 (en) | Pulse interval measuring device | |
JPH03266146A (en) | Performance measuring instrument | |
JPS6168652A (en) | System operation state measuring instrument | |
JPS6010357A (en) | Data collecting device for measuring performance of computer | |
JPS6043762A (en) | Measurement system for maximum transfer capacity of transfer device | |
JPH02158846A (en) | Data processor |