JPS6073576A - Color graphic display - Google Patents
Color graphic displayInfo
- Publication number
- JPS6073576A JPS6073576A JP58180542A JP18054283A JPS6073576A JP S6073576 A JPS6073576 A JP S6073576A JP 58180542 A JP58180542 A JP 58180542A JP 18054283 A JP18054283 A JP 18054283A JP S6073576 A JPS6073576 A JP S6073576A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- color
- display
- register
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明はカラーグラフィックディスプレイに関する。[Detailed description of the invention] [Technical field of invention] The present invention relates to color graphic displays.
最近、オフィスコンピュータ等に搭載されるCRTディ
スプレイ′は1文字と共にグラフィック表示を行なうも
のが増えており、且つカラー化の要求も強まっている。Recently, an increasing number of CRT displays' installed in office computers and the like display graphics in addition to single characters, and demands for color display are also increasing.
この種システムに使用されるカラーグラフィーツクディ
スプレイの概略構成例をm1図に示す。An example of a schematic configuration of a color graphic display used in this type of system is shown in Fig. m1.
図中、1,2.3は各々赤、緑、青の各基本色に対応し
た表示データを保持するメモリ回路であり、RAMによ
り構成されるメモリブレーンである。表示すべきイメー
ジデータは、プロセッサ(図示せず)よりこのメモリブ
レーンl。In the figure, numerals 1, 2, and 3 are memory circuits that hold display data corresponding to the basic colors of red, green, and blue, respectively, and are memory brains constituted by RAM. Image data to be displayed is sent from a processor (not shown) to this memory brain.
2.3に書込まれ、このメモリブレーンl、2゜3から
得られる各色毎の表示データは、それぞれドライバ4,
5.6を介しCRTモニタ(図示せず)へ供給され1色
付けがなされ所望の表示を得る。The display data for each color written in 2.3 and obtained from the memory brains 1 and 2.3 is sent to the drivers 4 and 2.3 respectively.
5.6 to a CRT monitor (not shown) and one color is added to obtain the desired display.
今、仮りに書込むべきデータのCRTモニタへの表示色
を黄としよう。このとき、書込みパルスは、赤と緑のブ
レーンメモリ1.2に対してのみ送られ、プロセッサよ
り送られる表示データは、この2面のメモリに対しての
み書込まれ、冑のブレーンメモリ3には′0”が書込ま
れる。そして、3プレーンメモリ1,2.3の内容を読
出し1重ね合せ等種々の修飾を行なうことで所望の色付
けがなされた表示データをCRTモニタ上に得ることが
できる。Now, let us assume that the display color of the data to be written on the CRT monitor is yellow. At this time, the write pulse is sent only to the red and green brain memories 1.2, and the display data sent from the processor is written only to the memories on these two sides, and is sent to the helmet brain memory 3. By reading out the contents of the three plane memories 1, 2, and 3 and performing various modifications such as superimposing them, display data with desired coloring can be obtained on the CRT monitor. can.
ところで従来例によれば上記方式にて色付けがなされる
ため、同一表示データに対し、色の切替え等の指定があ
っても表示データを各プレーンメモリ毎書替える必要が
あり、プロセッサの負世はもちろんのこと、速度面にお
いて問題があった。By the way, according to the conventional example, coloring is done using the above method, so even if there is a specification such as color switching for the same display data, it is necessary to rewrite the display data for each plane memory, which is a disadvantage for the processor. Of course, there were problems with speed.
本発明は上記欠点に鑑みてなされたものであり、小量の
ハードウェアを追加することによりプロセッサの負荷軽
減をはかることはもちろんのこと、処理速度の向上をは
かったカラーグラフィックディスプレイを提供すること
を目的とする。The present invention has been made in view of the above drawbacks, and an object of the present invention is to provide a color graphic display that not only reduces the load on the processor by adding a small amount of hardware, but also improves processing speed. With the goal.
本発明は上記目的を実現するため、色選択のための情報
が設定されるレジスタ、及びそのレジスタへの設定情報
に基づき対応するメモリ内容を選択出力するセレクタを
それぞれ造本色対応に設けられるメモリ個数だけ準備し
たものである。In order to achieve the above object, the present invention includes a register in which information for color selection is set, and a selector that selects and outputs the corresponding memory contents based on the setting information in the register, and the number of memories provided for each bookbinding color. It was prepared only.
上記各レジスタに色選択のための情報を設定することに
より1表示画面デー、夕の色付けを任意に切替え表示で
きる。By setting information for color selection in each of the above-mentioned registers, the coloring of day and evening can be arbitrarily switched and displayed on one display screen.
このことにより、色の塗り替えは上記ハードウェアによ
り実行され、又、塗り替えのための再書込み操作を省略
できるため、プロセッサの負荷が軽減されると共に制辿
処理が可能となる。As a result, the recoloring is executed by the hardware, and the rewriting operation for recoloring can be omitted, which reduces the load on the processor and enables tracing processing.
以下、図面を使用して本発明実施例につき詳述する。 Embodiments of the present invention will be described in detail below using the drawings.
第2図は本発明の実施例を示すブロック図である。図に
おいて、11は表示データを貯えるメモリであって、説
明の便宜上、それぞれMl。FIG. 2 is a block diagram showing an embodiment of the present invention. In the figure, reference numeral 11 denotes a memory for storing display data, and for convenience of explanation, M1 is used for storing display data.
M2 、M、の3つの区分がなされる。21゜22.2
3はレジスタである。レジスタ21゜22.23は上記
メモリ区分M1’tM、、Δ43に対応して設けられ、
それぞれにプロセッサ(図示せず)より色選択のための
情報(パターンl−n ; (表)参照のこと)が設定
される。Three divisions are made: M2, M,. 21°22.2
3 is a register. Registers 21゜22.23 are provided corresponding to the memory sections M1'tM, .DELTA.43,
Information for color selection (pattern l-n; see (table)) is set for each by a processor (not shown).
31.32.33はマルチプレクサである。マルチブレ
クf31.32.33には、それぞれに上記メモリll
出力が供給されており、対応するレジスタ値に基づき、
いずれか1個のメモリ区分の内容が選択出力されるもの
である。31, 32, and 33 are multiplexers. The multi-break f31, 32, and 33 each have the above memory ll.
The output is supplied and based on the corresponding register value,
The contents of any one memory section are selectively output.
尚、41,42.43はドライバであって。Incidentally, 41, 42, and 43 are drivers.
ビデオ制御部44を介して到来する同期信号との協動の
もと、それぞれ赤、緑、青のビデオ信号の生成を行なう
。この部分については従来より周知であり、本発明の主
旨とシス直接関係しないため、総称してビデオ信号生成
回路■とし。In cooperation with the synchronization signal arriving via the video control section 44, red, green, and blue video signals are generated, respectively. Since this part has been well known in the past and is not directly related to the gist of the present invention, it will be collectively referred to as the video signal generation circuit (2).
これ以上の詳細は述べない。No further details will be given.
以下、本発明実施例の動作につき詳述する。The operation of the embodiment of the present invention will be described in detail below.
まず、プロセッサユニットより、メモリ11に対し1表
示データが書込まれる。通常、プロセッサユニットは、
メモリ区分M1に赤、メモリ区分M2に緑、メモリ区分
M3に宵の各色データが書込まれる様、レジスタ21,
22.23にその情報を設定しておく。このことによっ
て。First, one display data is written into the memory 11 by the processor unit. Typically, the processor unit is
The registers 21 and 21 are arranged so that each color data is written in the memory section M1 for red, the memory section M2 for green, and the memory section M3 for evening.
Set that information in 22.23. By this.
マルチプレクサ31.32.33はそれぞれの色データ
を辺択し、ビデオ信号生成回路40を介しCR’I’モ
ニタ(図示せず)に対しビデオ信号を送出する。Multiplexers 31, 32, and 33 select each color data and send a video signal to a CR'I' monitor (not shown) via a video signal generation circuit 40.
ここで、プロセッサが同一データの色替えを指定した場
合、例えば赤で表示されているデータを一度に緑色に救
えてしまう様な場合の動作につき説明を行なう。この場
合、レジスタ21゜22.23の設定値を変えることに
より容易に実現される。Here, an explanation will be given of the operation when the processor specifies color change of the same data, for example, data displayed in red can be saved to green at once. In this case, this can be easily achieved by changing the set values of the registers 21, 22, and 23.
具体例を以下の表に示す。Specific examples are shown in the table below.
く表〉
上記表′に示す如く、レジスタ21,22゜23に対し
パターンのを示すデータが設定されると、マルチプレク
サ31からM、出力、マルチプレクサ32からM2出力
、マルチプレクサ33からへi3出力が選択され、それ
ぞれの基本色に対応するビデオ信号R,()、Bが生成
される。次に、レジスタ21,22.23に対し、パタ
ーン■を示ずデータが設定されると、マルチプレクサ3
1からM、出力、マルチプレクサ32からM 3出力、
マルチプレクサ33からM1出力が選択され、今まで表
示されていたデータの色の塗り替えが瞬時になされる。As shown in the above table, when data indicating a pattern is set in the registers 21, 22 and 23, the M output from the multiplexer 31, the M2 output from the multiplexer 32, and the i3 output from the multiplexer 33 are selected. video signals R, (), and B corresponding to the respective basic colors are generated. Next, when data is set to the registers 21, 22, and 23 without indicating the pattern ■, the multiplexer 3
1 to M output, multiplexer 32 to M 3 output,
The M1 output is selected from the multiplexer 33, and the color of the data that has been displayed so far is instantly repainted.
又、レジスタ21,22.23のロジックの組み方によ
っては、M、、M2 、M、を重ね。Also, depending on how the logic of registers 21, 22, and 23 is configured, M, , M2, and M may be overlapped.
同一色で指定することも可能となる。この模様は上記表
のうち、パターン■以降に示されている。It is also possible to specify the same color. This pattern is shown after pattern (■) in the table above.
尚、更に表示修飾用のメモリを付加すれば上記と同一方
式にて点滅・反転等の表示画面修飾も実現することがで
きる。If a memory for display modification is further added, display screen modifications such as blinking and reversing can also be realized in the same manner as described above.
以上説明の如く本発明によれば1色の塗り替えはハード
ウェアにより実現されるため、プロセッサの負担は軽減
される。又、色の塗り替えのため、メモリに対する再書
込みの操作を省略できるため、その分だけ高速処理が可
能となる。As described above, according to the present invention, repainting of one color is realized by hardware, so the burden on the processor is reduced. Furthermore, because the color is repainted, it is possible to omit the operation of rewriting the memory, which allows for faster processing.
m1図は従来例、第2図は本発明実施例におけるカラー
グラフィックディスプレイの構成例を示すブロック図で
ある。
11・・・メモリ、21,22,23・・・レジスタ。
31.32.33・・・マルチプレクサ、40・・・ビ
デオ信号生成回路。
出願人代理人 弁理士 鈴 江 武 型箱1口
第2図FIG. m1 is a block diagram showing a conventional example, and FIG. 2 is a block diagram showing an example of the configuration of a color graphic display according to an embodiment of the present invention. 11...Memory, 21, 22, 23...Register. 31.32.33... Multiplexer, 40... Video signal generation circuit. Applicant's agent Patent attorney Takeshi Suzue Model box 1 unit Diagram 2
Claims (1)
のメモリと、このメモリ毎設けられ。 それぞれに外部から色選択のための情報が設定されるレ
ジスタと、上記メモリ毎設けられ、該メモリから得られ
るそれぞれの出力を得、対応するレジスタによって指定
される情報に基づき。 いずれか1個のメモリ内容を選択出力するセレクタと、
各セレクタ出力を得、外部より到来する表示のための同
期信号と共にそれぞれのドライバを介してビデオ信号を
生成するビデオ信号生成回路とを有し、上記レジスタに
色選択のための任意情報を設定することにより1表示l
I!11面データの色付けを切替え表示することを特徴
とするカラーグラフィックディスプレイ。[Claims] Each memory is provided with each memory in which display screen data corresponding to the basic colors is stored. A register is provided for each memory to which information for color selection is set from the outside, and each output obtained from the memory is obtained based on the information specified by the corresponding register. a selector that selectively outputs one of the memory contents;
It has a video signal generation circuit that obtains the output of each selector and generates a video signal through each driver together with a synchronization signal for display arriving from the outside, and sets arbitrary information for color selection in the above register. Possibly 1 display l
I! A color graphic display characterized by switching and displaying the coloring of data on 11 pages.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58180542A JPS6073576A (en) | 1983-09-30 | 1983-09-30 | Color graphic display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58180542A JPS6073576A (en) | 1983-09-30 | 1983-09-30 | Color graphic display |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6073576A true JPS6073576A (en) | 1985-04-25 |
Family
ID=16085090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58180542A Pending JPS6073576A (en) | 1983-09-30 | 1983-09-30 | Color graphic display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6073576A (en) |
-
1983
- 1983-09-30 JP JP58180542A patent/JPS6073576A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0327119B2 (en) | ||
JPS61254983A (en) | Display character attribute control system | |
JP2579362B2 (en) | Screen display device | |
JPS59231591A (en) | Image generator | |
JP2000122030A (en) | Method for driving matrix type liquid crystal display panel and device for executing this method | |
JPS6073576A (en) | Color graphic display | |
JPH0120430B2 (en) | ||
JPH0352067B2 (en) | ||
JPS60184292A (en) | Dot blinking circuit for color display | |
JPS6126085A (en) | Image display system | |
JPS60209786A (en) | Color display unit | |
JPS5974590A (en) | Memory control system for display | |
JP3146946B2 (en) | Display control device | |
JP2637519B2 (en) | Data transfer control device | |
JPS61272881A (en) | System for controlling priority display of image information | |
JP3397964B2 (en) | Memory device | |
JPS62102288A (en) | Bit map display unit | |
JPH01112327A (en) | Memory | |
JPS59177588A (en) | Animation display unit | |
JPH0253797B2 (en) | ||
JPH05333844A (en) | Display controller | |
JPS6365489A (en) | Frame buffer writing system for color display device | |
JPS63138394A (en) | Color image memory | |
JPH0990923A (en) | Display controller | |
JPS63243991A (en) | Graphic display device |